JPH01223764A - 集積回路装置の製造方法 - Google Patents
集積回路装置の製造方法Info
- Publication number
- JPH01223764A JPH01223764A JP5005388A JP5005388A JPH01223764A JP H01223764 A JPH01223764 A JP H01223764A JP 5005388 A JP5005388 A JP 5005388A JP 5005388 A JP5005388 A JP 5005388A JP H01223764 A JPH01223764 A JP H01223764A
- Authority
- JP
- Japan
- Prior art keywords
- type
- epitaxial layer
- layer
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路装置の製造方法に関する。
従来、この種の集積回路装置は、例えば第３図に示すよ
うに、Ｐ型半導体基板４上に形成されたＮ型エピタキシ
ャル層３にＰ型ベース６、コレクタコンタクト８．Ｎ型
エミッタ７等からなる回路素子を形成した構造となって
いた。
うに、Ｐ型半導体基板４上に形成されたＮ型エピタキシ
ャル層３にＰ型ベース６、コレクタコンタクト８．Ｎ型
エミッタ７等からなる回路素子を形成した構造となって
いた。
上述した従来の集積回路装置は、エピタキシャル層上に
回路素子、例えばＮＰＮトランジスタを形成していたが
、エピタキシャル層の抵抗率が１０〜１５％と大きくば
らつくため、コレクタの抵抗が増大し動作しなくなると
いう擬似飽和現象がよ著となって高周波特性を・悪化さ
せるという欠点がある。
回路素子、例えばＮＰＮトランジスタを形成していたが
、エピタキシャル層の抵抗率が１０〜１５％と大きくば
らつくため、コレクタの抵抗が増大し動作しなくなると
いう擬似飽和現象がよ著となって高周波特性を・悪化さ
せるという欠点がある。
本発明の集積回路装置の製造方法は、半導体基板上にエ
ピタキシャル層を形成する工程と、前記エピタキシャル
層の少くとも素子形成領域内にエピタキシャル層と同一
導電型の高濃度不純物層を形成する工程とを含んで構成
される。
ピタキシャル層を形成する工程と、前記エピタキシャル
層の少くとも素子形成領域内にエピタキシャル層と同一
導電型の高濃度不純物層を形成する工程とを含んで構成
される。
一般に擬似飽和領域は、エピタキシャル層の厚さ及びエ
ミッタの面積を一定とするとエピタキシャル層の抵抗率
に比例し大きくなる。従ってエピタキシャル層の抵抗率
を下ることにより擬似飽和現象の発生を抑制することが
できる。
ミッタの面積を一定とするとエピタキシャル層の抵抗率
に比例し大きくなる。従ってエピタキシャル層の抵抗率
を下ることにより擬似飽和現象の発生を抑制することが
できる。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を説明するための半導体
チップの断面図である。
チップの断面図である。
まずＰ型半導体基板４にＮ型埋込層５を形成しな後Ｎ型
エピタキシャル層３を４〜５μｍの厚さに成長させる。
エピタキシャル層３を４〜５μｍの厚さに成長させる。
次に全面にリン（Ｐ）をイオン注入し、Ｎ型エピタキシ
ャル層３内にこのエピタキシャル層より不純物濃度の高
いＮ＋型不純物層２を形成する。
ャル層３内にこのエピタキシャル層より不純物濃度の高
いＮ＋型不純物層２を形成する。
以下従来の製造方法と同様の工程により、Ｐ型絶縁領域
１．Ｐ型ベース６、コレクタコンタクト８、Ｎ型エミッ
タ７等を形成してＮＰＮトランジスタを完成させる。
１．Ｐ型ベース６、コレクタコンタクト８、Ｎ型エミッ
タ７等を形成してＮＰＮトランジスタを完成させる。
このように本第１の実施例によれば、Ｎ型エピタキシャ
ル層３内にＮ＋型不純物層２を形成して抵抗率を低下さ
せ、このＮ＋型不純物層２に回路素子を形成するため擬
似飽和現象の発生は抑制される。
ル層３内にＮ＋型不純物層２を形成して抵抗率を低下さ
せ、このＮ＋型不純物層２に回路素子を形成するため擬
似飽和現象の発生は抑制される。
第２図は本発明の第２の実施例を説明するための半導体
チップの断面図である。
チップの断面図である。
第２図においてＰ型半導体基板４にＮ型埋込層５及びＮ
型エピタキシャル層３を形成するまでは第１の実施例と
同じである０次に、絶縁領域１を形成した後必要な素子
形成領域にＮ＋型不純物層２を形成する。以下このＮ“
型不純物層２に回路素子を形成する。
型エピタキシャル層３を形成するまでは第１の実施例と
同じである０次に、絶縁領域１を形成した後必要な素子
形成領域にＮ＋型不純物層２を形成する。以下このＮ“
型不純物層２に回路素子を形成する。
本第２の実施例では、高周波特性を要求される素子形成
領域にのみＮ１型不純物層２を形成するため、同一半導
体基板に高耐圧を要求される半導体素子を形成できる利
点がある。
領域にのみＮ１型不純物層２を形成するため、同一半導
体基板に高耐圧を要求される半導体素子を形成できる利
点がある。
以上説明したように本発明は、エピタキシャル成長層に
同じ導電型で、より高濃度の不純物層を形成することに
より、擬似飽和現象の発生を抑制できる効果がある。従
って高周波特性の向上した集積回路装置が得られる。
同じ導電型で、より高濃度の不純物層を形成することに
より、擬似飽和現象の発生を抑制できる効果がある。従
って高周波特性の向上した集積回路装置が得られる。
第１図及び第２区は本発明の第１及び第２の実施例を説
明するための断面図、第３図は従来の集積回路装置の断
面図である。 １・・・絶縁領域、２・・・Ｎ＋型不純物層、３・・・
Ｎ型エピタキシャル層、４・・・Ｐ型半導体基板、５・
・・Ｎ型埋込層、６・・・Ｐ型ベース、７・・・Ｎ型エ
ミッタ、８・・・コレクタコンタクト。
明するための断面図、第３図は従来の集積回路装置の断
面図である。 １・・・絶縁領域、２・・・Ｎ＋型不純物層、３・・・
Ｎ型エピタキシャル層、４・・・Ｐ型半導体基板、５・
・・Ｎ型埋込層、６・・・Ｐ型ベース、７・・・Ｎ型エ
ミッタ、８・・・コレクタコンタクト。
Claims (1)
- 半導体基板上にエピタキシャル層を形成する工程と、
前記エピタキシャル層の少くとも素子形成領域内にエピ
タキシャル層と同一導電型の高濃度不純物層を形成する
工程とを含むことを特徴とする集積回路装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5005388A JPH01223764A (ja) | 1988-03-02 | 1988-03-02 | 集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5005388A JPH01223764A (ja) | 1988-03-02 | 1988-03-02 | 集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01223764A true JPH01223764A (ja) | 1989-09-06 |
Family
ID=12848252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5005388A Pending JPH01223764A (ja) | 1988-03-02 | 1988-03-02 | 集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01223764A (ja) |
-
1988
- 1988-03-02 JP JP5005388A patent/JPH01223764A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038680A (en) | Semiconductor integrated circuit device | |
| JPH06151723A (ja) | モノリシック半導体素子のバイポーラトランジスタ構造、及び前記モノリシック半導体素子の製造方法 | |
| JPH022664A (ja) | 半導体装置およびその製造方法 | |
| JPS6322070B2 (ja) | ||
| JPH07326773A (ja) | ダイオードおよびその製造方法 | |
| JP3122118B2 (ja) | 半導体装置 | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| JPS6119171A (ja) | 縦型ｎｐｎトランジスタ構造体 | |
| US6911715B2 (en) | Bipolar transistors and methods of manufacturing the same | |
| JP2004266275A (ja) | 縦形バイポーラトランジスタ及びその製造方法 | |
| KR920010434B1 (ko) | 바이폴라 트랜지스터와 iil을 갖는 반도체 장치 | |
| JPH01223764A (ja) | 集積回路装置の製造方法 | |
| JPH07321347A (ja) | 高濃度ｐｎ接合面を有する半導体装置の製造方法 | |
| JPS61134036A (ja) | 半導体集積回路の製造方法 | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 | |
| JPH03234054A (ja) | 半導体装置の製造方法 | |
| JP3356538B2 (ja) | トランジスタの製法 | |
| JP3068510B2 (ja) | 半導体装置 | |
| JPS586168A (ja) | 半導体集積回路 | |
| JP2558472B2 (ja) | 半導体集積回路 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPH03203333A (ja) | 半導体装置及びその製法 | |
| JPH03222357A (ja) | 半導体装置及びその製造方法 | |
| JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01187868A (ja) | 半導体装置 |