JPH0121918B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、電子式デイジタル表示装置の調整装
置、より詳細には、計数パルスを発生するための
第１のパルス発生器と、プリセツトカウンタを有
する電子式計数装置と、第２のパルス発生器を有
し、少なくとも操作素子により操作することがで
きる表示装置の調整装置とを備え、第２のパルス
発生器を、パルス発生用接点要素およびそれと電
気的に協働する対向接触要素とを持つパルス発信
器から構成し、パルス発生用接点要素と対向接触
要素とを、表示装置の調整のために用いる可変パ
ルス周波数の電気パルスを発生するために、相対
的に動かすことができるようにした、電子装置、
特に時間測定装置における電子式デイジタル表示
装置の調整装置に関する。

この種の調整装置は特開昭52−36067号公報に
記載されていて公知である。この公報において
は、電子式デイジタル表示装置の調整用のパルス
を発生することができるパルス発生器群について
述べられている。しかしながら、このパルス発生
器はその入力速度が約200パルス／秒に制限され
ている。このことは、時間測定装置の表示装置を
調整する際に、所望の表示値に達するまで、数時
間にわたつて、パルス発生器をかなりの回数回転
させなければならないことを意味している。この
ことは、接作者にとつてやつかいなことである。

パルス発生器の入力速度は特別な処置を施さな
い限り、高めることはできない。というのは、一
方では機械的な問題、特にチヤタリングの問題が
あり、他方では場合により電子回路の処理時間の
問題があるからである。処理時間の問題は、デイ
ジタル表示装置の入力パルスの処理と共に電子装
置の制御機能をも果すマイクロプロセツサーを使
用することにより解決できる。つまり、この異な
つた問題は、プログラムごとに、マイクロプロセ
ツサーによつて、次のように、すなわち重要なデ
ータ、たとえば第２のパルス発生器から生じるデ
ータが各プログラムにおいて呼び出されるよう
に、処理される。従つて、マイクロプロセツサー
は、そのプログラムが終了するまでの間に短い期
間のみ、第２のパルス発生器のデータを呼び出す
ための時間を持つ。それに対して、次のプログラ
ムの開始までの期間は比較的長い。パルス発生器
が第２のパルス発生器によつて非常に速く行なわ
れた場合には、発生されたパルスは、そのマイク
ロプロセツサーが第２のパルス発生器に呼び出し
をしていない期間内に入つていまう。その場合に
は、相当のパルスがなくなつてしまう。

本発明は、先行技術によるパルス発生器を使用
しながら、パルスの通常速度での入力のほかに、
より高速での入力を簡単かつ容易に可能とし、そ
れにより表示装置の調整時間を減少させることが
できる表示装置の調整装置を提供することを目的
とする。

このような目的は、本発明によれば、第２のパ
ルス発生器から発生されたパルスのパルス周波数
が設定限界値を超えたかどうかを確かめる弁別器
と、前記パルス周波数が前記設定限界値を超えた
場合に前記弁別器によつて表示装置に接続され、
この表示装置に周波数の高められた調整パルスを
供給する第３のパルス発生器とを設け、前記弁別
器には、前記第３のパルス発生器を、前記表示装
置を調整するために、その表示装置のプリセツト
カウンタに接続する論理回路が含まれており、前
記弁別器はさらに時限要素を有し、前記論理回路
はこの時限要素の出力側に接続され、前記第３の
パルス発生器は、前記論理回路によつて前記表示
装置のプリセツトカウンタに、前記第２のパルス
発生器の２つのパルスが前記時限要素の時定数よ
りも小さい間隔で連続したときに接続されること
によつて達成される。

本発明の基礎となつている思想は、第２のパル
ス発生器から発生されたパルスのある所定のパル
ス周波数から後は、この調整装置の電子式周波数
発生器が動作を開始し、この周波数発生器が第２
のパルス発生器よりも明らかに速いパルスを発生
し、このパルスにより表示装置を歩進せしめると
いうことにある。このことは、このパルス周波数
から後はパルス発生が入力パルスに依存しないこ
とを意味している。このようにして、表示装置を
非常に速く調整することができる。

次に本発明の実施例を図面に基づいて詳細に説
明する。

第１図には、本発明にいう第１のパルス発生器
の図示は省略されており、第２のパルス発生器と
して調整パルスを発生するためのパルス発生器が
番号１で示されている。このパルス発生器１にお
いて、パルス車２は例えば手動で駆動される。パ
ルス車２は絶縁材料とくに耐摩耗性合成樹脂によ
つて成形されており、この合成樹脂体の内には導
電性接点リング３が設けられている。この接点リ
ング３はこのリングに星状に取付けられた導電性
片４をパルス発生用接点要素として多数有してい
る。この導電性片４はパルス車２の滑かな外周面
に向かつて放射状に案内され、その外周面におい
てその端面がパルス発生用接点要素すなわち接点
面５を形成している。接点面５に接触する対向接
触要素として、この実施例においては、パルス車
２の滑かな外周面に接触する接点ばね６が設けら
れている。この接点ばね６のピツクアツプ部６ａ
は、パルス車２の接点面５に、このパルス車が回
転する際、チヤタリングを起こすことなく接触す
る。この接点ばね６と接点リング３上を滑る接点
ばね７とは、パルス発信用電気回路に接続され
る。接点ばね６と接点ばね７とは、一端が固定さ
れた板ばねによつて形成され、それらの端部がパ
ルス形成器８に接続されている。このパルス形成
器８の出力側には信号路切換器９が接続されてい
る。この切換器９には加算側または減算側に切換
えるための切換装置１０が接続されている。この
切換装置１０はアーム１１を有する。このアーム
１１は詳細には示されていない開閉円板１２付き
連結部を介してパルス車２に摩擦結合されてい
る。パルス車２が例えば手動により回転される
と、その回転方向に応じて、アーム１１が切換装
置１０の一方の端子１０ａに通じている一方の接
点あるいは他方の端子１０ｂに通じている他方の
接点に接触し、パルス車２の加算計数パルスもし
くは減算計数パルスがその一方の端子１０ａもし
くは他方の端子１０ｂに伝えられる。さらに、番
号１３で停止ばねが示されている。この停止ばね
１３はパルス車２の停止歯輪１４と噛み合つてい
る。

このパルス発生器、すなわちこの調整装置の第
２のパルス発生器１は、特に時計のデイジタル表
示装置の調整用に適する。しかしながら一般的に
は電子装置における表示装置の調整用にも適す
る。このような表示装置、例えば液晶表示装置あ
るいはLED表示装置、並びにこの調整装置の第
１のパルス発生器（水晶発振器あるいは電源周波
数式パルス発信器）、並びにプリセツトカウンタ
の図示および説明はここでは省略する。というの
は、これらの部分は公知であり、前述の特開昭52
−36067号公報においても説明されているからで
ある。

第２図には本発明の弁別器の第１の実施例が示
されている。この実施例には、第１図のパルス発
生器１の両端子１０ａ，１０ｂに発生する２種の
パルスのうち、一方の端子１０ａに発生するパル
スを処理する回路が示されている。因みに、端子
１０ｂに発生するパルスを処理するためには、第
２図に示したものと実質的に同一の回路がもう１
組設けられる。

第２図に示す実施例においては、パルス発生器
１の端子１０ａに発生したパルスが設定限界周波
数を超えているか否かが調べられる。この目的の
ために、ここではRC回路が使用され、このRC回
路の充電状態が、連続する２つの入力パルス相互
間の休止期間中に、その限界周波数の弁別のため
に用いられる。

第２のパルス発生器１の出力端子１０ａには充
電コンデンサ２０が充電抵抗２１を介して接続さ
れている。このコンデンサ２０の放電のために放
電抵抗２２が用いられる。番号２３でＤ型フリツ
プフロツプが示されている。フリツプフロツプ２
３はクロツクパルス入力端子２３ａ、情報入力端
子２３ｂ、リセツト入力端子２３ｃ、真出力端子
２３ｅおよび偽出力端子２３ｄを有している。こ
のフリツプフロツプ２３の入力端子２３ｂ，２３
ｃ間には否定閾値回路２４たとえばシユミツトト
リガー回路が接続されている。このフリツプフロ
ツプ２３の出力端子２３ｄ，２３ｅにはNAND
ゲート２５，２６，２７が接続されている。
NANDゲート２７の出力側には、電子装置のプ
リセツトカウンタ、たとえば時計の分カウンタの
１つであるカウンタ２８の加算入力端子が接続さ
れる。さらに第３のパルス発生器２９が設けられ
ている。このパルス発生器２９は設定された限界
周波数よりも高い周波数を発生する。たとえば、
このパルス発生器２９の発生周波数は600Hzであ
る。このパルス発生器２９は、独立したパルス発
生源であつてもよいが、電子装置の第１のパルス
発生器すなわちたとえば水晶発振器あるいは電源
周波数式パルス発信器から導出される周波数を発
信するようにしてもよい。

次に第２図の実施例の動作について第２ａ図の
タイムチヤートに基づいて詳細に説明する。この
第２ａ図の各パルス列には第２図のそれぞれの構
成回路の参照番号が記入されており、これらの構
成回路の出力には対応するパルスが現われること
を示している。

パルス発生器１の端子１０ａにパルスが現われ
ると、このパルスは一方では充電抵抗２１を介し
てコンデンサ２０を充電し、他方ではフリツプフ
ロツプ２３のクロツクパルス入力端子２３ａに与
えられる。このパルスの前縁（立上がり）はフリ
ツプフロツプ２３を切換えることができない。と
いうのは、この時点では入力端子２３ｃには、リ
セツト信号、つまりコンデンサ２０の充電電圧が
上昇したら、すなわち閾値回路２４の閾値が超え
られたら、消滅するリセツト信号が印加されてい
るからである。従つて、入力端子２３ｂへの信号
は有効ではなく、出力端子２３ｅには信号が発生
しない。それに対して、出力端子２３ｄの信号は
持続し、NANDゲート２５，２７を介してカウ
ンタ２８まで入力パルスを通過させる。端子１０
ａのパルス信号が無くなつた後、コンデンサ２０
が放電抵抗２２を通して放電し、充電電圧が閾値
回路２４の閾値を下回ると、フリツプフロツプ２
３の入力端子２３ｃにリセツト信号が現われると
共に入力端子２３ｂへの信号が消滅する。

今、端子１０ａに別の入力パルスの立上がりが
新たに現われると、既に上述した説明と同じ動作
が繰返される。しかしながら、この信号が前述の
パルスよりも短い周期を持ち、かつ次に続くパル
スまでの休止時間がその前述のパルスの休止時間
よりも短いと、もはやコンデンサ２０は閾値回路
２４の切換閾値を下回る程に放電することができ
なくなる。端子１０ａに次の入力パルスが与えら
れると、リセツト入力端子２３ｃにはもはやリセ
ツト信号が印加されなくなるので、今やこの入力
パルスの立上がりによつてフリツプフロツプ２３
が切換えられ、その出力端子２３ｅに信号が現わ
れる。一方、フリツプフロツプ２３の出力端子２
３ｄの信号は消滅する。フリツプフロツプ２３の
この切換は、入力パルスの周波数が許容された限
界周波数よりも高く、かつ第３のパルス発生器２
９の高いパルス周波数がNANDゲート２６およ
びNANDゲート２７を介してカウンタ２８に導
かれることを表わしている。第２ａ図から明らか
なように、この入力パルスおよび次に続くパルス
までの長い休止期間は限界周波数よりも長く、従
つてコンデンサ２０の放電は、閾値回路２４の切
換閾値を下回り、かつフリツプフロツプ２３の入
力端子２３ｃにこのフリツプフロツプ２３をリセ
ツトするリセツト信号を再び生ぜしめる。次に続
く入力パルスのパルス周波数が限界周波数よりも
著しく短い場合、コンデンサ２０の放電は閾値回
路２４の切換閾値を下回る程には行なわれない。
このことは、今やフリツプフロツプ２３が再び切
換えられ、パルス発生器２９の高いパルス周波数
がカウンタ２８に導かれることを意味する。

上述の説明から次のことが明らかになる。すな
わち、第２図の回路装置は、設定限界周波数より
も高いか低いかを弁別する弁別器として機能し、
パルス発生器２９の高い周波数のパルスをカウン
タ２８に導くことにより、パルス発生器１によつ
て発生される調整パルスよりも著しく周波数の高
められた調整パルスを生ぜしめることができる。
このようにして、デイジタル表示装置の調整を極
めて高速で行なうことが可能になる。

第３図には本発明の第２の実施例が示されてい
る。この実施例においては、弁別器における時間
決定要素として４パルス用の記憶装置３０が設け
られている。この記憶装置３０はその出力側に接
続された論理回路と協働する。記憶装置３０は、
カウンタあるいはシフトレジスタとして構成する
ことができ、第３のパルス発生器２９（これは第
２図の実施例の場合と同じパルス源でもよい）か
ら定常的にその入力にパルスが供給される。端子
１０ａは微分回路３１，３２およびインバータ回
路３３を介して記憶装置３０のリセツト入力端子
３０ｂに接続されている。記憶装置３０の出力端
子３０ｃは否定回路３４およびANDゲート３５
を介してその入力端子３０ａに接続されている。
これは、４番目のパルスを記憶した後に出力端子
３０ｃに出力信号が現われた場合、パルス発生器
２９の次のパルスのために記憶装置３０の入力端
子３０ａの入力状態を記憶しておくことができる
ようにするためである。

記憶装置３０の出力端子３０ｃにはNORゲー
ト３６とインバータ回路３７と２つのNANDゲ
ート３８，３９とが接続されている。NANDゲ
ート３９の出力側にカウンタ２８が接続されてい
る。

第３ａ図から明らかなように、端子１０ａに生
ずるパルスのパルス幅が記憶装置３０の４つのパ
ルスの記録時間よりも長いときには、端子１０ａ
からのパルスは常にカウンタ２８の入力端子すな
わち加算入力端子に印加される。このような場合
には、すなわち端子１０ａからの新しいパルスの
開始の際にはいつもリセツト入力端子３０ｂにリ
セツトパルスが発生し、このリセツトパルスは、
出力端子３０ｃの出力信号が消滅することによつ
て、記憶装置３０の記録過程の開始を決める。
今、端子１０ａに生ずるパルスのパルス幅が記憶
装置３０の記録時間よりも短い場合には、出力端
子３０ｃに生ずる出力信号は相変らず零である。
それに対して、端子１０ａのパルスは既に終了し
ている。このことは、NANDゲート３８には第
３のパルス発生器２９からのパルスがカウンタ２
８に与えられることを意味する。

タイムチヤートから明らかなように、第２のパ
ルス発生器１が非常に高速で回転する際、すなわ
ち端子１０ａに生ずるパルスのパルス幅が非常に
短い場合には、カウンタ２８への入力パルスの個
数が増加する。

第４図には本発明の第３の実施例が示されてい
る。この実施例においては、弁別器４０として、
第２図に示した装置が次のような形式で、すなわ
ち第４図の弁別器４０の出力端子４０ａ，４０ｂ
が第２図のフリツプフロツプ２３の出力端子２３
ｄ，２３ｅに相当する形式で使用されている。第
３のパルス発生器２９の代わりに周波数逓倍器４
１が設けられている。この周波数逓倍器４１は端
子１０ａに生ずるパルスの周波数を４倍化する。

第４ａ図および第４ｂ図にはこの周波数逓倍器
の動作が示されている。第４ａ図から明らかなよ
うに、端子１０ａに生ずるパルスはその立上がり
および立下がりコンデンサ４２ａおよび４２ｂに
よつて微分され、従つて１つの入力パルスから２
つのパルスが生ずる。これらのパルスはインバー
タ回路４３ａ，４３ｂを介してさらに微分用コン
デンサ４４ａ，４４ｂ，４４ｃ，４４ｄに供給さ
れ、そこにおいて新たな立上がり微分および立下
がり微分により最初の１つの入力パルスから今や
合計４個のパルスが生ぜしめられる。（第４ｂ図
「46」参照）。次に接続されたインバータ回路４５
ａ，４５ｂ，４５ｃ，４５ｄにおいてこのパルス
信号は反転され、NORゲート４６を介して結合
される。

第２のパルス発生器１をその出力端子１０ａ，
１０ｂでマイクロプロセツサーに接続すると、限
界値超過の弁別は与えられたパルスのパルス周波
数によつてマイクロプロセツサーのプログラムご
とに行なわれる。そのような場合に行なわれるフ
ローチヤートが第５図に示されている。マイクロ
プロセツサーのプログラムが全て終了するまでの
間に、第５図に示されたプログラムもまた一定の
時間間隔で繰り返される。この時間間隔は上述し
たパルス周波数に合わせられる。各プログラムの
開始時に、計数用基準がセツトされ、そして信号
が出ているかどうか（すなわち入力が“Ｈ”であ
るかどうか）、端子１０ａもしくは１０ｂの信号
の内容が判断される。入力信号が“Ｈ”でない場
合すなわち“Ｌ”である場合には、計数用基準が
リセツトされ、かつ端子１０ａもしくは１０ｂに
生ずるパルスの広い間隔用のためにおそらくセツ
トされた基準も同様にリセツトされながら、１番
目の“Ｌ”（ただし、図面には“L₀”と記載）サ
イクルが行なわれる。さらに、マイクロプロセツ
サーの残りのプログラムが１サイクル以内に実行
され、その後たとえば約２マイクロ秒（μS）後
に入力は新たなに“Ｈ”であるかどうかが判断さ
れる。その判断結果が“NO”である場合には、
計数用基準がセツトされないので、今度は第２の
“Ｌ”サイクルが行なわれ、広いパルス間隔用の
基準がセツトされる。つまり、入力が２度“Ｈ”
でない場合には、それは、広いパルス間隔用の基
準、すなわち限界値よりも小さなパルス周波数用
の基準である。入力が“Ｈ”であるかどうかの３
番目の判断の際にようやく判断結果が“YES”
であると、今度はフローチヤートの右側の部分が
行なわれる。この場合、計数用基準はセツトされ
ておらず、従つて今度この計数用基準をセツトし
なければならない。さらに、広いパルス間隔用の
基準は２番目の“Ｌ”サイクルにおいて既にセツ
トされ、従つて対応する判断は“YES”の結果
となる。このことは、カウンタ２８において１つ
カウントされることを意味する。

これに対して、プログラムサイクルの２番目の
実施の際に既に入力が“Ｈ”である場合には、こ
のことは２番目の“Ｌ”サイクルが行なわれない
ことを意味し、この場合にはフローチヤートの右
側の部分が直ちに行なわれる。その場合には、２
番目の“Ｌ”サイクルが行なわれないので、広い
パルス間隔用の基準はセツトされない。このこと
は、パルス周波数が限界周波数を超過したことの
指標として、カウンタ２８が今度は３つのパルス
をカウントすることを意味する。

表示装置の調整をパルス車２によつて加算方向
および減算方向の両方で行ないたい場合には、パ
ルス車２の回転方向に従つてパルスは第２のパル
ス発生器１の端子１０ａおよび１０ｂから取出さ
れる。このような場合には加算入力端子と減算入
力端子とを備えたカウンタ２８が使用される。第
６図に示した回路は、パルスが加算・減算切換装
置１０の端子１０ａもしくは１０ｂのどちらに現
われたかに応じて、カウンタ２８の入力を制御す
るために使用される。Ｄはこの場合弁別器を示
し、この弁別器Ｄは、第３のパルス発生器２９を
含みカウンタ２８を除いた第２図もしくは第３図
の装置を備える。この弁別器Ｄの出力側に
NAND回路６０，６１，６２が設けられている。
６３で、リセツトパルスを反転するインバータ回
路が示されている。

【図面の簡単な説明】

第１図は本発明の調整装置において第２のパル
ス発生器として使用されるパルス車の端面図、第
２図は弁別器の時限要素としてRC素子を設けた
本発明の第１の実施例の回路ブロツク図、第２ａ
図は第２の実施例の動作を説明するためのタイム
チヤート、第３図は弁別器の時限要素としてシフ
トレジスタを設けた本発明の第２の実施例の回路
ブロツク図、第３ａ図は第３図の実施例の動作を
説明するためのタイムチヤート、第４図は第２図
の弁別器と周波数逓倍器とを使用した本発明の第
３の実施例の回路ブロツク図、第４ａ図は周波数
逓倍器の一例の回路図、第４ｂ図は第４図の実施
例の動作を説明するためのタイムチヤート、第５
図は本発明の第４の実施例としてマイクロプロセ
ツサーを使用した場合のフローチヤート、第６図
は第２のパルス発生器の加算計数パルスおよび減
算計数パルスを判別するための回路のブロツク図
である。 １……第２のパルス発生器、２……パルス車、
４……パルス発生用接点要素、６……対向接触要
素、２０……コンデンサ、２１，２２……抵抗、
２３……Ｄ型フリツプフロツプ、２４……閾値回
路、２５，２６，２７……NANDゲート、２８
……カウンタ、２６……第３のパルス発生器。

Claims (1)

1. 【特許請求の範囲】 １ 計数パルスを発生するための第１のパルス発
   生器と、プリセツトカウンタ２８を有する電子式
   計数装置と、第２のパルス発生器１を有し、少な
   くとも操作素子により操作することができる表示
   装置の調整装置を備え、第２のパルス発生器１
   を、パルス発生用接点要素４およびそれと電気的
   に協働する対向接触要素６とを持つパルス発信器
   から構成し、パルス発生用接点要素４と対向接触
   要素６とを、表示装置の調整のために用いる可変
   パルス周波数の電気パルスを発生するために、相
   対的に動かすことができるようにした電子式デイ
   ジタル表示装置の調整装置において、 前記第２のパルス発生器１から発生されたパル
   スのパルス周波数が設定限界値を超えたかどうか
   を確める弁別器２０，２１，２２，２３；３０，
   ３１，３２；４０と、前記パルス周波数が前記設
   定限界値を超えた場合に前記弁別器によつて前記
   表示装置に接続され、この表示装置に周波数の高
   められた調整パルスを供給する第３のパルス発生
   器２９とを設け、 前記弁別器には、前記第３のパルス発生器２
   ９；４１を、前記表示装置を調整するために、そ
   の表示装置のプリセツトカウンタ２８に接続する
   論理回路２５，２６，２７；３６，３７，３８，
   ３９が含まれており、 前記弁別器はさらに時限要素２０，２１，２
   ２；３０；４０を有し、前記論理回路はこの時限
   要素の出力側に接続され、前記第３のパルス発生
   器２９；４１は、前記論理回路によつて前記表示
   装置のプリセツトカウンタ２８に、前記第２のパ
   ルス発生器１の２つのパルスが前記時限要素の時
   定数よりも小さい間隔で連続したときに接続され
   ることを特徴とする電子式デイジタル表示装置の
   調整装置。 ２ 特許請求の範囲第１項に記載の調整装置にお
   いて、第３のパルス発生器として周波数逓倍器４
   １が用いられていることを特徴とする電子式デイ
   ジタル表示装置の調整装置。 ３ 特許請求の範囲第１項に記載の調整装置にお
   いて、弁別器としてマイクロプロセツサーが設け
   られ、このマイクロプロセツサーがプログラムご
   とに第２のパルス発生器のパルス周波数の弁別を
   行なうことを特徴とする電子式デイジタル表示装
   置の調整装置。