JPH01214150A - セラミックパッケージの製造方法 - Google Patents

セラミックパッケージの製造方法

Info

Publication number
JPH01214150A
JPH01214150A JP4034388A JP4034388A JPH01214150A JP H01214150 A JPH01214150 A JP H01214150A JP 4034388 A JP4034388 A JP 4034388A JP 4034388 A JP4034388 A JP 4034388A JP H01214150 A JPH01214150 A JP H01214150A
Authority
JP
Japan
Prior art keywords
layer
nickel plating
plating
gold
metallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4034388A
Other languages
English (en)
Other versions
JP2517047B2 (ja
Inventor
Kunihiko Imai
邦彦 今井
Atsushi Kinoshita
淳 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP63040343A priority Critical patent/JP2517047B2/ja
Publication of JPH01214150A publication Critical patent/JPH01214150A/ja
Application granted granted Critical
Publication of JP2517047B2 publication Critical patent/JP2517047B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (M東上の利用分野) 本発明は外部リードをセラミック基体にろう付けして成
るセラミックパッケージの製造方法に関する。
(従来の技術) 半導体チップを収納するセラミックパッケージには、良
好なダイ(素子)付け性あるいはワイヤボンディング性
を備えるために、セラミックパッケージのダイ付け部お
よび内部リード部等の所定部位に金めつきが施されてい
る。また、自動ボンディング機でワイヤボンディングを
行う際の、基点出しあるいは位置決め用としてインデッ
クスマークあるいは所定のネームが設けられている。
従来、PGAタイプのセラミックパッケージ等のように
外部リードがメタライズ層を備えたセラミック基体に銀
ろう付げによって接合されて成るセラミックパッケージ
に金めつきを施す場合は、まず、所定パターンに焼成し
て得られたメタライズ層のろう付け性およびろう材との
濡れ性を良好に確保するため、メタライズ層上に無電解
ニッケルめっきを施したのち、外部リードをろう付けす
るようにしている。この無電解ニッケルめっきは、めっ
き厚のばらつきが小さいためろう材との濡゛れが安定な
うえ、メタライズ層から成る所定パターンと電気的導通
をとる必要がないため、作業上多くの工数を必要としな
い利点がある。そして、この無電解ニッケルめっき層上
に電解ニッケルめっきを施し、加熱処理後に金めつきを
施している。
(発明が解決しようとする課題) ところで、上述したインデックスマークあるいはネーム
はメタライズペーストを用いてセラミックグリーンシー
トに設ける配線パターンとともに印刷され、このグリー
ンシートと同時に焼成してセラミック基体上にメタライ
ズ層として形成される。このインデックスマークあるい
はネームには電気的導通がとられていないが、メタライ
ズ層上に無電序ニッケルめっきを施す際にニッケルが析
出してしまうため、後工程の金めつきを施す際に、この
無電解ニッケルめっきの際に析出したニッケルと金との
イオン化傾向の相違からインデックスマークあるいはネ
ーム上に金がニッケルと置換して析出する。
こうして、置換析出した金は密着性がきわめて悪いため
、ワイヤボンディングなどの際に剥離して内部リード部
に付着したりして、短絡の原因となったり、均一に析出
しないので外観や識別性も悪いため、製造時にインデッ
クスマークあるいはネーム上に金を置換析出させないよ
うにすることが望まれる。
これらの問題点を解消するため、従来はたとえばインデ
ックスマークあるいはネーム部をあらかじめマスキング
して金めつき液が直接インデックスマークあるいはネー
ム部に触れないようにする等の方法をとっているが、マ
スキングの請度出しが困難なうえ、マスキング材の接着
とその剥離にきわめて多くの工数がかかるという作業上
の問題点があった。
そこで、本発明は上記問題点を解消すべくなされたもの
であり、その目的とするところは、リードピンなどの外
部リードをろう付けによってセラミック基体に接合して
成るセラミックパッケージにおいて、インデックスマー
ク等の電気的導通をとらない部分には金めつき時に金を
置換析出させないようにして金めつきを施すことができ
、かつ耐熱性等に優れたセラミックパッケージを得るこ
とができるセラミックパッケージの製造方法を提供する
にある。
(課題を解決するための手段) 本発明は上記目的を達成するため次の構成をそなえる。
すなわち、外部リードをセラミック基体に形成したメタ
ライズ層にろう付けにより接合して成るセラミックパッ
ケージの製造方法において、前記メタライズ層上に無電
解ニッケルめっきを施して無電解ニッケルめっき層を形
成した後、外部リードをろう付けし、その後、このろう
付け部位を除くメタライズ層上の前記無電解ニッケルめ
っき層を剥離して除去し、ついで、前記メタライズ層の
めっき所要部位に電、解ニッケルめっきを施した後、金
めつきを施すことを特徴とする。
(実施例) 以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
第1図は本発明の製造方法によって製造されたPGAタ
イプのセラミックパッケージの例である。
図で10はセラミックパッケージ本体であるセラミック
基体、12はセラミック基体10の表面に設けられるイ
ンデックスマーク、14はキャップシールのためのシー
ルフレームである。16はセラミック基体10に凹設さ
れたキャビティ内に設けられる内部リード、18はキャ
ビティ底部の半導体チップを接合するダイ付け部である
。20は銀ろう付げによって立設される外部リードピン
である。
前記シールフレーム14、内部リード16、ダイ付け部
18、外部リードピン20はいずれも外表面が金めつき
によって被覆される。
次に、上記セラミックパッケージに金めつきを施す方法
について述べる。
■ まず、セラミックグリーンシート上に所定の配線パ
ターンおよびインデックスマークに応じ、タングステン
ペースト等のメタライズペーストをスクリーン印刷法等
によって印刷し、このグリーンシートを必要により積層
した後、所定温度で焼成してセラミック基体10を得る
。これにより所定の配線パターン部およびインデックス
マーク部にメタライズF!:I22が形成される。
■ ついで、セラミツク基体10全体にたいして無電解
ニッケルめっきを施す、これにより、前記メタライズ層
が無電解ニッケルめっき層24によって被覆される。こ
の無電解ニッケルめっきは外部リードピン20をろう付
けするメタライズ層のろう付け性、ろう材との濡れ性を
良好に確保する目的でなされるものである。
■ 次に、外部リードピン20を無電解ニッケルめっき
されたメタライズ層の所定位置に銀ろう付けする。
■ そして、ろう付け完了後、セラミック基体全体をニ
ッケルを溶かす酸系などの剥離液中に浸漬し、ろう付け
部位を除く■の工程で形成された無電解ニッケルめっき
層をすべて化学的に剥離して除去する。これにより、■
の工程で形成されたシールフレーム、内部リード、ダイ
付け部およびインデックスマークの無電解ニッケルめっ
き層が剥離して除去されメタライズ層が露出する。
■ 次に、電解ニッケルめっきを施す、この電解ニッケ
ルめっきではシールフレーム14、内部リード16、ダ
イ付け部18、外部リードピン20等の金めつきを施す
部位についてはすべて電気的導通をとり、インデックス
マーク等の電解ニッケルめっき層で被覆しない部分につ
いては電気的導通をとらない。
なお、このtSニッケルめっき層を形成後に加熱処理を
施してニッケルの結晶を大きくしておくことにより、後
工程でダイ付け工程等の加熱工程を受けた際にニッケル
がその上層に形成された金めつき層に拡散することをよ
り効果的に抑えることができる。
■ 最後に金めつきを施す、この金めつきによって、前
記シールフレーム14、内部リード16、ダイ付け部1
8、外部リードピン20は金めつきによって被覆される
なお、このときインデックスマーク等は電解ニッケルめ
っき工程■によってニッケルめっき層が表面に被覆され
ていないから、メタライズ層が露出した状態で金めつき
が施される。このとき、タングステンメタライズ層と金
は置換しないので、これらの部位には従来のように金め
つきを施す際に金が置換して析出することがない。
こうして得られたセラミックパッケージの最終状態を第
2図に示す。
第2図(a)はインデックスマーク12を示す断面図で
、このインデックスマーク12ではメタライズ層22が
形成された後に施された無電解ニッケルめっき層24が
剥離され、金めつきにおいても金が置換析出し、ないか
ら最終的にメタライズ層22のみが残る。
第2図(b)はシールフレーム14、内部リード16、
ダイ付け部18のめっき層を示すもので、これらの部分
ではメタライズに!I22の上層に電解ニッケルめっき
工程■において被覆された電解ニッケルめっき層26が
形成され、さらに上層に金めつき層28が形成される。
また、第2図(c)は外部リードピン20に対するめっ
き層を示すもので、ここでは無電解ニッケルめっき層2
4の上層に外部リードピン20を接合した際の銀ろう層
30が形成され、銀ろう層30に重ねて電解ニッケルめ
っき層26、金めつき層28が形成される。外部リード
ピン20は無電解ニッケルめっき層を剥離して除去する
前に銀ろう付けがなされるので、第2図(a)、■)と
異なり無電解ニッケルめっき層24が残っている。
なお、第3図(a)、0)は上述した方法の比較例とし
て従来のめっき工程によって形成された例を示すもので
ある。
第3図(a)は電がニッケルめっきの際に電気的導通を
とらずにめっきされたインデックスマーク部で、この場
合は、無電解ニッケルめっき層を剥離する処理が施され
ていないので、インデックスマークのメタライズ層22
の上層に無電解ニッケルめっき層24が被覆されている
。このため、電解ニッケルめっきの後に施される金めつ
きの際に無電解ニッケルめっき層24上に金が置換析出
し、インデックスマークの外観不良が発生する。
第3図山)は電解ニッケルめっきの際に電気的導通をと
ってめっきされるシールフレーム、内部リード、ダイ付
け部のめっき層を示し、ここでは、メタライズ層22の
上層に順に、無電解ニッケルめっき層24、電解ニッケ
ルめっき層26、金めつき層28が形成される。これと
1本発明の方法によるめっき層を比較すると、本発明の
方法によれば第2図山)に示すように無電解ニッケルめ
っき層24が形成されていないという特徴がある。
なお、外部リードピン20のめっき層については従来の
方法で得られるものと本発明で得られるものとは同じで
ある。
本発明の製造方法によって得られたセラミックパッケー
ジは、上述したようにインデックスマーク等に金が置換
析出しないので、金めつきの際にインデックスマークを
マスキングする等の作業が不要となり、複雑なパターン
であってもマスキングせずに金めつきでき作業性を大き
く向上させることができる。
なお、この製造方法で得られるセラミックパッケージで
は、無電解ニッケルめっきの際に生じる配線パターンの
滲み等が無電解ニッケルめっき層を剥離する際に除去さ
れるため、電解ニッケルめっきおよび金めつきが施され
た後のパターンが鮮明になるという特徴がある。この結
果、内部リード等のような微細パターンで生じる短絡等
の不良の発生を防止することができ、従来数%程度発生
していた短絡不良の発生率を従来の174程度にまで減
少させることができた。
また、さらに上記無電解ニッケルめっき層を剥離して除
去したことにより、ダイ付け時やワイヤボンディング時
等における金めつき部分の耐熱性が向上するという特性
上の向上が認められた。
これは、下地に無電解ニッケルめっき層がある場合は下
地の無電解ニッケルめっき層が非晶質であるために、そ
の上層の電解ニッケルめっき層および金めつき層の結晶
が微細となり、その結果高温に加熱した場合下地から表
面の金めつき層にニッケルが拡散しやすく変色しやすく
なるのに対し、下地の無電解ニッケルめっき層を取り去
った場合は、より大きな結晶を有する電解ニッケルめっ
き層および金めつき層が得られることによりニッケルが
金めつき層に拡散することが抑えられるためと考えられ
る。実施例では450℃、10分の加熱によっても変色
は認められなかった。
なお、上述した実施例においては、PGAタイプのセラ
ミックパッケージについて説明したが、本発明の製造方
法はもちろんP晶タイプのセラミックパッケージに限定
されるものではなく、各種形状の外部リードをセラミッ
ク基体にろう付けによって接合して成るDIPタイプや
フラットタイプなどの各種タイプのセラミックパッケー
ジに対しても同様に適用することができる。
以上、本発明について好適な実施例を挙げて種々説明し
たが、本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。
(発明の効果) 本発明の製造方法によれば、金めつきを施す際にインデ
ックスマーク等の所定部位に金が置換析出しないので、
従来のマスキング等の作業が不要であり、製造上の工数
を減らすことができ、作業性を大幅に向上させることが
できる。また、インデックスマーク等の外観不良や配線
パターンの短絡不良の発生を防止することができるから
製造上の歩留まりを向上させることができる。
またさらに、配線パターンがより鮮明に形成されるから
、パターンの高密度化に対処することができるとともに
、金めつきの耐熱性が向上する等のパッケージの特性を
向上させることができる等の著効を奏する。
【図面の簡単な説明】
第1図は本発明に係る製造方法によって得られるセラミ
ックパッケージの一実施例を示す斜視図、第2図(a)
、(b)、(c)はセラミックパッケージの各部のめっ
き層等を示す断面図、第3図(a)、世)は従来の製造
方法で得られるセラミックパッケージの各部のめっき層
を示す断面図である。 10・・・セラミック基体、 12・・・インデックス
マーク、  14・・・シールフレーム、16・・・内
部リード、  18・・・ダイ付け部、20・・・外部
リードピン、  22・・・メタライズ層、  24・
・・無電解ニッケルめっき層、26・・・電解ニッケル
めっき層、  28・・・金めつき層、  30・・・
銀ろう層。

Claims (1)

  1. 【特許請求の範囲】 1、外部リードをセラミック基体に形成したメタライズ
    層にろう付けにより接合して成るセラミックパッケージ
    の製造方法において、 前記メタライズ層上に無電解ニッケルめっ きを施して無電解ニッケルめっき層を形成した後、外部
    リードをろう付けし、その後、このろう付け部位を除く
    メタライズ層上の前記無電解ニッケルめっき層を剥離し
    て除去し、ついで、前記メタライズ層のめっき所要部位
    に電解ニッケルめっきを施した後、金めっきを施すこと
    を特徴とするセラミックパッケージの製造方法。
JP63040343A 1988-02-23 1988-02-23 セラミックパッケ―ジの製造方法 Expired - Fee Related JP2517047B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63040343A JP2517047B2 (ja) 1988-02-23 1988-02-23 セラミックパッケ―ジの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63040343A JP2517047B2 (ja) 1988-02-23 1988-02-23 セラミックパッケ―ジの製造方法

Publications (2)

Publication Number Publication Date
JPH01214150A true JPH01214150A (ja) 1989-08-28
JP2517047B2 JP2517047B2 (ja) 1996-07-24

Family

ID=12577985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63040343A Expired - Fee Related JP2517047B2 (ja) 1988-02-23 1988-02-23 セラミックパッケ―ジの製造方法

Country Status (1)

Country Link
JP (1) JP2517047B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395663U (ja) * 1990-01-11 1991-09-30
US5240588A (en) * 1991-08-27 1993-08-31 Nec Corporation Method for electroplating the lead pins of a semiconductor device pin grid array package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594062A (ja) * 1982-06-30 1984-01-10 Toshiba Corp 電子部品外囲器及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594062A (ja) * 1982-06-30 1984-01-10 Toshiba Corp 電子部品外囲器及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395663U (ja) * 1990-01-11 1991-09-30
US5240588A (en) * 1991-08-27 1993-08-31 Nec Corporation Method for electroplating the lead pins of a semiconductor device pin grid array package

Also Published As

Publication number Publication date
JP2517047B2 (ja) 1996-07-24

Similar Documents

Publication Publication Date Title
CN102017142B (zh) 三维安装半导体装置及其制造方法
JPH08321671A (ja) バンプ電極の構造およびその製造方法
TW501240B (en) Printed-wiring substrate and method for fabricating the printed-wiring substrate
JP2517047B2 (ja) セラミックパッケ―ジの製造方法
JPS5850421B2 (ja) 薄膜回路
JP4385434B2 (ja) 厚膜回路基板及びその製造方法
JP3021508B2 (ja) 導電突起の形成方法
JP3687623B2 (ja) 半導体装置用テープキャリア
JPS5811113B2 (ja) 電子回路装置
JP2000340594A (ja) 転写バンプシートとその製造方法
JPH10294549A (ja) プリント配線基板の製造方法及びプリント配線基板
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法
JPH0223031B2 (ja)
JP2003163442A (ja) セラミック配線基板
JPS61225839A (ja) バンプ電極の形成方法
JP3622160B2 (ja) セラミック基板およびその製造方法
JP2000164801A (ja) 集積化半導体装置
JPS63177582A (ja) 混成集積回路装置の製造方法
JP2867547B2 (ja) 導電突起の形成方法
JPH054213A (ja) セラミツクスパツケージのめつき方法
JP2002252322A (ja) 電子部品実装基板及びその製造方法
JP2003078237A (ja) セラミック配線基板
JPH01238132A (ja) 半田接続用電極及び半田接続用電極の製造方法
JPH0327588A (ja) 回路基板の製造方法
JPH10224027A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees