JPH054213A - セラミツクスパツケージのめつき方法 - Google Patents
セラミツクスパツケージのめつき方法Info
- Publication number
- JPH054213A JPH054213A JP15712091A JP15712091A JPH054213A JP H054213 A JPH054213 A JP H054213A JP 15712091 A JP15712091 A JP 15712091A JP 15712091 A JP15712091 A JP 15712091A JP H054213 A JPH054213 A JP H054213A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- package
- plated
- jig
- electroplating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は電気めっき用の引出し線を形成
することが設計上不可能なパッケージ表面に対してめっ
き層を容易かつ効率的に形成することが可能であり、不
良品の発生が少ないセラミックスパッケージのめっき方
法を提供することにある。 【構成】本発明に係るセラミックスパッケージのめっき
方法は、セラミックスパッケージの表面部に形成された
電極パッドや接続ピンなどの多数の被めっき施工部に電
気めっきを施工するセラミックスパッケージのめっき方
法であり、各被めっき施工部相互間に電気的な導通状態
を形成する導通治具をパッケージに装着した後に、各め
っき施工部に同時に電気めっきを施工することを特徴と
する。
することが設計上不可能なパッケージ表面に対してめっ
き層を容易かつ効率的に形成することが可能であり、不
良品の発生が少ないセラミックスパッケージのめっき方
法を提供することにある。 【構成】本発明に係るセラミックスパッケージのめっき
方法は、セラミックスパッケージの表面部に形成された
電極パッドや接続ピンなどの多数の被めっき施工部に電
気めっきを施工するセラミックスパッケージのめっき方
法であり、各被めっき施工部相互間に電気的な導通状態
を形成する導通治具をパッケージに装着した後に、各め
っき施工部に同時に電気めっきを施工することを特徴と
する。
Description
【０００１】
【産業上の利用分野】本発明は電子機器やＬＳＩなどの
半導体部品を構成するセラミックスパッケージのめっき
方法に係り、特に厚いめっき層を容易かつ効率的に形成
することが可能であり、不良品の発生が少ないセラミッ
クスパッケージのめっき方法に関する。
半導体部品を構成するセラミックスパッケージのめっき
方法に係り、特に厚いめっき層を容易かつ効率的に形成
することが可能であり、不良品の発生が少ないセラミッ
クスパッケージのめっき方法に関する。
【０００２】
【従来の技術】一般に、半導体用セラミックスパッケー
ジは、下記のような工程を経て製造される。すなわち、
まずセラミックスグリーンシート上に所望の回路パター
ンや電極パッド（Ｉ／Ｏパッド）を印刷し、必要に応じ
て異なる回路パターンを印刷した複数のセラミックスグ
リーンシートを積層して一体化し、次に一体化したワー
クを焼成して焼結体とした後に、さらに焼結体外表面に
無電解めっき処理および電気めっき処理を施して製造さ
れる。
ジは、下記のような工程を経て製造される。すなわち、
まずセラミックスグリーンシート上に所望の回路パター
ンや電極パッド（Ｉ／Ｏパッド）を印刷し、必要に応じ
て異なる回路パターンを印刷した複数のセラミックスグ
リーンシートを積層して一体化し、次に一体化したワー
クを焼成して焼結体とした後に、さらに焼結体外表面に
無電解めっき処理および電気めっき処理を施して製造さ
れる。
【０００３】図４は、ＡｌＮ（窒化アルミニウム）製の
セラミックスパッケージ１の典型例を示しており、外表
面には円形の電極パッド（Ｉ／Ｏパッド）２が列状に多
数配設されている一方、パッケージ１の中央部には図示
しない半導体ＩＣペレット等を収容するための凹陥部３
が形成され、その周囲には、ワイヤボンディングパッド
（ＷＢＰ）４が形成されている。また図５に示すように
セラミックスパッケージ１の外周側面には、積層した内
部配線パターンを外部に引き出すための引出し線５が形
成されており、この引出し線は後述する電極パッド２お
よび接続ピン６の表面を電気めっき処理する際の導通線
として利用される。
セラミックスパッケージ１の典型例を示しており、外表
面には円形の電極パッド（Ｉ／Ｏパッド）２が列状に多
数配設されている一方、パッケージ１の中央部には図示
しない半導体ＩＣペレット等を収容するための凹陥部３
が形成され、その周囲には、ワイヤボンディングパッド
（ＷＢＰ）４が形成されている。また図５に示すように
セラミックスパッケージ１の外周側面には、積層した内
部配線パターンを外部に引き出すための引出し線５が形
成されており、この引出し線は後述する電極パッド２お
よび接続ピン６の表面を電気めっき処理する際の導通線
として利用される。
【０００４】ここで上記電極パッド（Ｉ／Ｏパッド）２
は例えばグリーンシート上にタングステンペーストを転
写し、さらに焼成して形成されており、このＩ／Ｏパッ
ド２表面に接続ピン（Ｉ／Ｏピン）６が、例えば銀ろう
（ＢＡｇ−８）等によってろう付け接合される。このと
きろう材の濡れ性を高め、Ｉ／Ｏパッド２とＩ／Ｏピン
６との接合性を高めるため、Ｉ／Ｏパッド２の表面には
Ｎｉめっき層が形成される。また接続ピン６の外表面に
は電気抵抗を低減して高速動作を可能とするために、厚
いＡｕめっき層が形成される。
は例えばグリーンシート上にタングステンペーストを転
写し、さらに焼成して形成されており、このＩ／Ｏパッ
ド２表面に接続ピン（Ｉ／Ｏピン）６が、例えば銀ろう
（ＢＡｇ−８）等によってろう付け接合される。このと
きろう材の濡れ性を高め、Ｉ／Ｏパッド２とＩ／Ｏピン
６との接合性を高めるため、Ｉ／Ｏパッド２の表面には
Ｎｉめっき層が形成される。また接続ピン６の外表面に
は電気抵抗を低減して高速動作を可能とするために、厚
いＡｕめっき層が形成される。
【０００５】上記各めっき層はパッケージ１の側面に形
成した引出し線５を利用して電極パッド２および接続ピ
ン６を相互に導通させ、陰極側に保持した状態でパッケ
ージ全体をめっき浴中に浸漬し、直流電流によって所望
のＮｉ，Ａｕなどの金属膜を電解析出させ形成してい
た。
成した引出し線５を利用して電極パッド２および接続ピ
ン６を相互に導通させ、陰極側に保持した状態でパッケ
ージ全体をめっき浴中に浸漬し、直流電流によって所望
のＮｉ，Ａｕなどの金属膜を電解析出させ形成してい
た。
【０００６】
【発明が解決しようとする課題】しかしながら、近年、
電子機器の高速化がより希求され、例えば動作速度が５
０〜１００ｎｓ程度の高速用（ＥＣＬ）セラミックスパ
ッケージが主流となりつつある。この高速用セラミック
スパッケージにおいては、配線長が配線間の電気容量、
インダクタンスを変え使用デバイスの信号伝達速度に大
きく影響を及ぼすこととなるために、単なるめっき操作
のための引出し線５を設けることが不可能になり、従来
からの電気めっき方式を採用することも困難となり、無
電解めっき処理を採用せざるを得ない状況であった。
電子機器の高速化がより希求され、例えば動作速度が５
０〜１００ｎｓ程度の高速用（ＥＣＬ）セラミックスパ
ッケージが主流となりつつある。この高速用セラミック
スパッケージにおいては、配線長が配線間の電気容量、
インダクタンスを変え使用デバイスの信号伝達速度に大
きく影響を及ぼすこととなるために、単なるめっき操作
のための引出し線５を設けることが不可能になり、従来
からの電気めっき方式を採用することも困難となり、無
電解めっき処理を採用せざるを得ない状況であった。
【０００７】しかし、無電解めっき法においては、めっ
き液の成分が分離したり、ｐＨの変動に伴って組成が不
安定になり易く、めっき浴の管理が難しい問題点があ
り、研究開発用の少量生産には適するが量産法としては
不向きである。
き液の成分が分離したり、ｐＨの変動に伴って組成が不
安定になり易く、めっき浴の管理が難しい問題点があ
り、研究開発用の少量生産には適するが量産法としては
不向きである。
【０００８】まためっき液がパッケージのメタライズ部
以外の領域に浸透し易く、その部分にめっき付着が発生
し易いなど不良原因の１つとなる。
以外の領域に浸透し易く、その部分にめっき付着が発生
し易いなど不良原因の１つとなる。
【０００９】一方、従来のパッケージ用セラミックス材
料として、機械的特性に優れた点からアルミナ（Ａｌ2
Ｏ3 ）が採用されていたが、熱伝導率が低い難点があ
り、高速で消費電力が大きいデバイスには不向きであっ
た。そこでアルミナと比較して熱伝導率が極めて高く、
放熱性に優れた窒化アルミニウム（ＡｌＮ）が広く使用
されるようになった。ところが、ＡｌＮは強アルカリに
対して侵食され易い性質を有しており、ｐＨ値が１２〜
１５であるＡｕめっき液中に長時間パッケージを浸漬し
て厚いAu膜を形成することは困難であった。
料として、機械的特性に優れた点からアルミナ（Ａｌ2
Ｏ3 ）が採用されていたが、熱伝導率が低い難点があ
り、高速で消費電力が大きいデバイスには不向きであっ
た。そこでアルミナと比較して熱伝導率が極めて高く、
放熱性に優れた窒化アルミニウム（ＡｌＮ）が広く使用
されるようになった。ところが、ＡｌＮは強アルカリに
対して侵食され易い性質を有しており、ｐＨ値が１２〜
１５であるＡｕめっき液中に長時間パッケージを浸漬し
て厚いAu膜を形成することは困難であった。
【００１０】さらに、この無電解めっき処理は電気めっ
き処理と比較して３〜５倍の処理時間を要し、パッケー
ジ全体の製造コストが高騰する問題点がある。
き処理と比較して３〜５倍の処理時間を要し、パッケー
ジ全体の製造コストが高騰する問題点がある。
【００１１】上記問題点を解決するために、各パッケー
ジ毎に導通処理を施して電気めっき処理を行なう方法も
採用されている。すなわち、最初に無電解めっき処理を
行なって各Ｉ／Ｏパッド２表面にＩ／Ｏピン６を接合し
た後に、各Ｉ／Ｏピン６に細い導電線（例えば線径０．
１mm程度の銅線）を手作業で１本ずつ全てのピンに巻き
付けて電気的に導通をとり、この導電線の他端をめっき
装置の陰電極に巻き付けて接続し、パッケージ１の陰極
として電気めっき処理を行ない、厚いＡｕめっき層を形
成していた。
ジ毎に導通処理を施して電気めっき処理を行なう方法も
採用されている。すなわち、最初に無電解めっき処理を
行なって各Ｉ／Ｏパッド２表面にＩ／Ｏピン６を接合し
た後に、各Ｉ／Ｏピン６に細い導電線（例えば線径０．
１mm程度の銅線）を手作業で１本ずつ全てのピンに巻き
付けて電気的に導通をとり、この導電線の他端をめっき
装置の陰電極に巻き付けて接続し、パッケージ１の陰極
として電気めっき処理を行ない、厚いＡｕめっき層を形
成していた。
【００１２】しかしながら上記の方法によれば、１本１
本のＩ／Ｏピンに導電線を手作業で巻き付ける操作が極
めて煩雑であり、また巻きつけ操作に充分に習熟しない
うちには、Ｉ／Ｏピンを曲げてしまったり、一部に導通
不良を起こしてめっき不着を引き起こしたり、巻付けの
作業時間が長く、例えばＩ／Ｏピン数が１３５本のパッ
ケージにおいては、１個につき１５〜３０分程度の作業
時間を要し、パッケージの製造工数が増加してしまう問
題点があった。
本のＩ／Ｏピンに導電線を手作業で巻き付ける操作が極
めて煩雑であり、また巻きつけ操作に充分に習熟しない
うちには、Ｉ／Ｏピンを曲げてしまったり、一部に導通
不良を起こしてめっき不着を引き起こしたり、巻付けの
作業時間が長く、例えばＩ／Ｏピン数が１３５本のパッ
ケージにおいては、１個につき１５〜３０分程度の作業
時間を要し、パッケージの製造工数が増加してしまう問
題点があった。
【００１３】本発明は上記の問題点を解決するためにな
されたものであり、特に電気めっき用の引出し線を形成
することが設計上不可能なパッケージ表面に対してめっ
き層を容易かつ効率的に形成することが可能であり、不
良品の発生が少ないセラミックスパッケージのめっき方
法を提供することを目的とする。
されたものであり、特に電気めっき用の引出し線を形成
することが設計上不可能なパッケージ表面に対してめっ
き層を容易かつ効率的に形成することが可能であり、不
良品の発生が少ないセラミックスパッケージのめっき方
法を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、セラミックスパッケージの表面部に形成
された電極パッドや接続ピンなどの多数の被めっき施工
部に電気めっきを施工するセラミックスパッケージのめ
っき方法において、各被めっき施工部相互間に電気的な
導通状態を形成する導通治具をパッケージに装着した後
に、各めっき施工部に同時に電気めっきを施工すること
を特徴とする。
め、本発明は、セラミックスパッケージの表面部に形成
された電極パッドや接続ピンなどの多数の被めっき施工
部に電気めっきを施工するセラミックスパッケージのめ
っき方法において、各被めっき施工部相互間に電気的な
導通状態を形成する導通治具をパッケージに装着した後
に、各めっき施工部に同時に電気めっきを施工すること
を特徴とする。
【００１５】
【作用】上記構成に係るセラミックスパッケージのめっ
き方法によれば、導通治具をワンタッチでパッケージに
装着して各被めっき施工部に同時に電気めっきを施工し
ているため、従来の導電線を各被めっき施工部に手作業
で巻いていた従来方法とは異なり、導通をとるための時
間が短縮され作業工数も大幅に低減することができる。
また導電線の巻き方の良否による導通不良が起こること
も少なく、さらに被めっき施工部を巻き操作時に曲げて
しまうおそれもなく、めっき作業を効率的に実施するこ
とができる。
き方法によれば、導通治具をワンタッチでパッケージに
装着して各被めっき施工部に同時に電気めっきを施工し
ているため、従来の導電線を各被めっき施工部に手作業
で巻いていた従来方法とは異なり、導通をとるための時
間が短縮され作業工数も大幅に低減することができる。
また導電線の巻き方の良否による導通不良が起こること
も少なく、さらに被めっき施工部を巻き操作時に曲げて
しまうおそれもなく、めっき作業を効率的に実施するこ
とができる。
【００１６】
【実施例】以下本発明の一実施例について添付図面を参
照して説明する。
照して説明する。
【００１７】実施例１および比較例１
窒化アルミニウム（ＡｌＮ）製グリーシート（ＧＳ）を
ブランク型で多数打抜き、各グリーンシートにスルーホ
ールを穿設するとともに所望の配線パターンおよび電極
パッドを印刷した後、その複数枚を熱圧着法で一体に積
層して積層体を形成した。次にこの積層体を縦横５３mm
に切断した後に、脱脂し、さらに窒素ガス雰囲気におい
て温度１８００℃で６時間焼結してＡｌＮ製セラミック
スパッケージを形成した。
ブランク型で多数打抜き、各グリーンシートにスルーホ
ールを穿設するとともに所望の配線パターンおよび電極
パッドを印刷した後、その複数枚を熱圧着法で一体に積
層して積層体を形成した。次にこの積層体を縦横５３mm
に切断した後に、脱脂し、さらに窒素ガス雰囲気におい
て温度１８００℃で６時間焼結してＡｌＮ製セラミック
スパッケージを形成した。
【００１８】次に得られたセラミックスパッケージの表
面パターン上に無電解めっき法によりＮｉ膜を形成し
た。この無電解Ｎｉめっき処理の条件等は下記の通りで
ある。すなわちセラミックスパッケージを２０個ずつ１
ロットとしてラック上に装填し、温度１１±２℃の５％
−ＨＣｌ溶液中に０．５分間浸漬して酸洗いを行なった
後に、温度５０±２℃のスルニック浴中に６分間浸漬し
てＮｉストライクを行ない、厚さ１．０±０．５μｍの
Ｎｉ膜を形成した。Ｎｉ膜形成後、湯洗，超音波洗浄、
フロン乾燥を行ない、仕上り状態を検査した。
面パターン上に無電解めっき法によりＮｉ膜を形成し
た。この無電解Ｎｉめっき処理の条件等は下記の通りで
ある。すなわちセラミックスパッケージを２０個ずつ１
ロットとしてラック上に装填し、温度１１±２℃の５％
−ＨＣｌ溶液中に０．５分間浸漬して酸洗いを行なった
後に、温度５０±２℃のスルニック浴中に６分間浸漬し
てＮｉストライクを行ない、厚さ１．０±０．５μｍの
Ｎｉ膜を形成した。Ｎｉ膜形成後、湯洗，超音波洗浄、
フロン乾燥を行ない、仕上り状態を検査した。
【００１９】ここで検査としては、めっき膜の剥離の有
無を確認するテーピングテストと、めっきのリークおよ
びパターン外へのはみ出し量を実体顕微鏡にて確認する
方法を採用した。そして各ロットから１個のパッケージ
を抜き取り、テーピングテストを実施したところ、Ｎｉ
めっき膜の剥離は観察されなかった。また倍率２０倍の
実体顕微鏡にて、めっきリークの長さｄ0 およびパター
ン外部へのはみ出し幅Ｗをそれぞれチェックしたとこ
ろ、いずれもパターン間隔Ｄの１／３以下であり、規格
を満足した。
無を確認するテーピングテストと、めっきのリークおよ
びパターン外へのはみ出し量を実体顕微鏡にて確認する
方法を採用した。そして各ロットから１個のパッケージ
を抜き取り、テーピングテストを実施したところ、Ｎｉ
めっき膜の剥離は観察されなかった。また倍率２０倍の
実体顕微鏡にて、めっきリークの長さｄ0 およびパター
ン外部へのはみ出し幅Ｗをそれぞれチェックしたとこ
ろ、いずれもパターン間隔Ｄの１／３以下であり、規格
を満足した。
【００２０】次に無電解Ｎｉめっきを施したセラミック
スパッケージの各電極パッド（Ｉ／Ｏパッド）に接続ピ
ン（Ｉ／Ｏピン）を取り付けた。すなわち頭部に接合用
の銀ろうを付着させた１３５本の接続ピンを各Ｉ／Ｏパ
ッドに対向するようにカーボン治具中に整列させてお
き、各Ｉ／ＯピンをＩ／Ｏパッドに当接させた状態で、
温度８１０℃の加熱炉を通すことにより図１に示すよう
なピングリッドアレイ型（ＰＧＡ：Pin Grid Array）の
セラミックスパッケージ１ａを製造した。各Ｉ／Ｏピン
６は、Ｎｉめっきを施したＩ／Ｏパッド２の表面に一体
にろう接合されている。
スパッケージの各電極パッド（Ｉ／Ｏパッド）に接続ピ
ン（Ｉ／Ｏピン）を取り付けた。すなわち頭部に接合用
の銀ろうを付着させた１３５本の接続ピンを各Ｉ／Ｏパ
ッドに対向するようにカーボン治具中に整列させてお
き、各Ｉ／ＯピンをＩ／Ｏパッドに当接させた状態で、
温度８１０℃の加熱炉を通すことにより図１に示すよう
なピングリッドアレイ型（ＰＧＡ：Pin Grid Array）の
セラミックスパッケージ１ａを製造した。各Ｉ／Ｏピン
６は、Ｎｉめっきを施したＩ／Ｏパッド２の表面に一体
にろう接合されている。
【００２１】次にＩ／Ｏピン６を一体に接合したセラミ
ックスパッケージ１ａに電気めっき法により厚膜のＮｉ
めっき層およびＡｕめっき層を形成した。すなわち図１
に示すようにセラミックスパッケージ１ａのＩ／Ｏピン
６と同数のソケット要素７を突設した導通治具８として
のコネクタソケット９を用意する。コネクタソケット９
の各ソケット要素７の基端部は、半田付けされた導通線
１０によって互いに導通するように形成されている。
ックスパッケージ１ａに電気めっき法により厚膜のＮｉ
めっき層およびＡｕめっき層を形成した。すなわち図１
に示すようにセラミックスパッケージ１ａのＩ／Ｏピン
６と同数のソケット要素７を突設した導通治具８として
のコネクタソケット９を用意する。コネクタソケット９
の各ソケット要素７の基端部は、半田付けされた導通線
１０によって互いに導通するように形成されている。
【００２２】このコネクタソケット９は各ＰＧＡ型のパ
ッケージのＩ／Ｏピン数に応じて選択され、ここでは一
般に市販されている１３５ピン用のソケットを使用す
る。
ッケージのＩ／Ｏピン数に応じて選択され、ここでは一
般に市販されている１３５ピン用のソケットを使用す
る。
【００２３】そして図１に示すように、セラミックスパ
ッケージ１ａにコネクタソケット９を装着して全てのＩ
／Ｏピン６の導通状態を確保した後に、温度１１±２℃
の５％ＨＣｌ溶液中に０．５分間浸漬して酸洗処理し
た。そしてコネクタソケット９の導通線１０をめっき装
置の陰極側に接続した後に、Ｎｉめっき液を満たした温
度５０±２℃のスルニック浴にパッケージを１０分間浸
漬して３〜５μｍの厚膜Ｎｉめっき層を、Ｉ／Ｏピンお
よびパッケージの表面に形成した。めっき条件は、電圧
１．８Ｖ、電流３．０〜３．２Ａ、時間１０分間とし
た。さらにＡｕのストライクメッキを行なった後に、温
度６０±２℃のＡｕめっき液中に１０分間パッケージを
浸漬して厚さ１．５〜３μｍのＡｕめっき層を形成し
た。めっき条件は、電圧２．３Ｖ、電流１．２〜１．３
Ａ、時間１０分間とした。最後にパッケージ１ａからコ
ネクタソケット９を脱着し、湯洗、フロン乾燥を行なっ
て、めっき層の外観や剥離性を測定評価した。
ッケージ１ａにコネクタソケット９を装着して全てのＩ
／Ｏピン６の導通状態を確保した後に、温度１１±２℃
の５％ＨＣｌ溶液中に０．５分間浸漬して酸洗処理し
た。そしてコネクタソケット９の導通線１０をめっき装
置の陰極側に接続した後に、Ｎｉめっき液を満たした温
度５０±２℃のスルニック浴にパッケージを１０分間浸
漬して３〜５μｍの厚膜Ｎｉめっき層を、Ｉ／Ｏピンお
よびパッケージの表面に形成した。めっき条件は、電圧
１．８Ｖ、電流３．０〜３．２Ａ、時間１０分間とし
た。さらにＡｕのストライクメッキを行なった後に、温
度６０±２℃のＡｕめっき液中に１０分間パッケージを
浸漬して厚さ１．５〜３μｍのＡｕめっき層を形成し
た。めっき条件は、電圧２．３Ｖ、電流１．２〜１．３
Ａ、時間１０分間とした。最後にパッケージ１ａからコ
ネクタソケット９を脱着し、湯洗、フロン乾燥を行なっ
て、めっき層の外観や剥離性を測定評価した。
【００２４】その結果、本実施例方法によって製造した
セラミックスパッケージのめっき層には、むら、変色、
めっき付着などが観察されず良好な状態であった。また
めっき層を形成したワイヤボンディングパッド（ＷＢ
Ｐ）４に、線径が３０〜５０μｍのＡｕワイヤを実際に
ボンディングして接合した後に、接合部のワイヤを引っ
張り、ワイヤが破断するときの引張力を測定したとこ
ろ、いずれも５ｇ以上となり、一般的な規格を満たして
いた。
セラミックスパッケージのめっき層には、むら、変色、
めっき付着などが観察されず良好な状態であった。また
めっき層を形成したワイヤボンディングパッド（ＷＢ
Ｐ）４に、線径が３０〜５０μｍのＡｕワイヤを実際に
ボンディングして接合した後に、接合部のワイヤを引っ
張り、ワイヤが破断するときの引張力を測定したとこ
ろ、いずれも５ｇ以上となり、一般的な規格を満たして
いた。
【００２５】一方比較例１として電気めっき処理を行な
うに際して、全てのＩ／Ｏピンに手作業で導電線を巻き
付ける方法で電気的な導通を確保する従来方法によって
めっき処理を行ない、作業性および製品品質について実
施例１の場合と比較した。
うに際して、全てのＩ／Ｏピンに手作業で導電線を巻き
付ける方法で電気的な導通を確保する従来方法によって
めっき処理を行ない、作業性および製品品質について実
施例１の場合と比較した。
【００２６】その結果、本実施例によれば電気めっき用
引出し線を形成できないような高速動作用のセラミック
スパッケージの場合であっても、パッケージ１ａのＩ／
Ｏピン６にワンタッチでコネクタソケット９を嵌め込む
だけで電気的な導通を確保することが可能であり、手作
業でワイヤを巻く比較例１と比較して作業工数を１／１
０以下に低減でき、セラミックスパッケージの製造コス
トを大幅に低減することができた。
引出し線を形成できないような高速動作用のセラミック
スパッケージの場合であっても、パッケージ１ａのＩ／
Ｏピン６にワンタッチでコネクタソケット９を嵌め込む
だけで電気的な導通を確保することが可能であり、手作
業でワイヤを巻く比較例１と比較して作業工数を１／１
０以下に低減でき、セラミックスパッケージの製造コス
トを大幅に低減することができた。
【００２７】またコネクタソケット９によれば全Ｉ／Ｏ
ピン６についてむらなく均一に導通をとることが可能で
あるが、比較例１の場合には、巻き方の相違によって、
導通がとれない部位を生じることもあり、めっき付着な
どの欠陥も発生し易い。
ピン６についてむらなく均一に導通をとることが可能で
あるが、比較例１の場合には、巻き方の相違によって、
導通がとれない部位を生じることもあり、めっき付着な
どの欠陥も発生し易い。
【００２８】さらに本実施例法によれば、比較例１のよ
うにワイヤ巻き操作で誤ってＩ／Ｏピン６を曲げてしま
うトラブルも回避でき、製品の歩留りを向上させること
ができる。
うにワイヤ巻き操作で誤ってＩ／Ｏピン６を曲げてしま
うトラブルも回避でき、製品の歩留りを向上させること
ができる。
【００２９】実施例２および比較例２
次に被めっき施工部が電極パッド（Ｉ／Ｏパッド）であ
る場合について説明する。例えば図４に示すように多数
の電極パッド（Ｉ／Ｏパッド）２を有するセラミックス
パッケージ１に電気めっき処理を行なう場合において、
実施例２では、図２に示すような導通治具８ａを使用し
て各Ｉ／Ｏパッド２の電気的な導通を確保していた。
る場合について説明する。例えば図４に示すように多数
の電極パッド（Ｉ／Ｏパッド）２を有するセラミックス
パッケージ１に電気めっき処理を行なう場合において、
実施例２では、図２に示すような導通治具８ａを使用し
て各Ｉ／Ｏパッド２の電気的な導通を確保していた。
【００３０】この導通治具８ａは、図２に示すように、
例えばテフロン製の治具本体１１に、セラミックスパッ
ケージ１の各Ｉ／Ｏパッド２と対向する位置に摺動穴１
２を多数設け、各摺動穴１２内に金属製針状端子１３を
配設して構成される。各針状端子１３は摺動穴１２内に
収容されたばね１４によってＩ／Ｏパッド２方向に進退
自在に付勢されている。また各針状端子１３は、金属製
のばね１４と、各ばね１４を相互に接続する導通線１０
ａとによって電気的に接続されている。
例えばテフロン製の治具本体１１に、セラミックスパッ
ケージ１の各Ｉ／Ｏパッド２と対向する位置に摺動穴１
２を多数設け、各摺動穴１２内に金属製針状端子１３を
配設して構成される。各針状端子１３は摺動穴１２内に
収容されたばね１４によってＩ／Ｏパッド２方向に進退
自在に付勢されている。また各針状端子１３は、金属製
のばね１４と、各ばね１４を相互に接続する導通線１０
ａとによって電気的に接続されている。
【００３１】電気Ｎｉめっき処理は、図３に示すよう
に、セラミックスパッケージ１の各Ｉ／Ｏパッド２およ
びワイヤボンディングパッド４に導通治具８ａの針状端
子１３が当接した状態に保持し、さらに導通線１０ａを
めっき装置の陰電極に接続して、実施例１と同一条件で
実施した。
に、セラミックスパッケージ１の各Ｉ／Ｏパッド２およ
びワイヤボンディングパッド４に導通治具８ａの針状端
子１３が当接した状態に保持し、さらに導通線１０ａを
めっき装置の陰電極に接続して、実施例１と同一条件で
実施した。
【００３２】上記導通治具８ａを使用することにより、
従来のめっき用引出し線を利用した場合と同様に、高品
質で厚いＮｉめっき層を効率的に形成することができ
た。
従来のめっき用引出し線を利用した場合と同様に、高品
質で厚いＮｉめっき層を効率的に形成することができ
た。
【００３３】また上記実施例方法によってＮｉめっき処
理した各セラミックスパッケージ１のＮｉめっき膜につ
いてＸ線膜厚計を使用して膜厚を測定したところ、いず
れも２〜３μｍの厚さを有する均一なＮｉめっき膜が形
成されていることが確認された。
理した各セラミックスパッケージ１のＮｉめっき膜につ
いてＸ線膜厚計を使用して膜厚を測定したところ、いず
れも２〜３μｍの厚さを有する均一なＮｉめっき膜が形
成されていることが確認された。
【００３４】さらに倍率２５００倍の走査型電子顕微鏡
（ＳＥＭ）で各サンプルのめっき膜を観察したところ、
いずれのめっき膜も平滑でかつ割れが発生していなこと
が確認された。
（ＳＥＭ）で各サンプルのめっき膜を観察したところ、
いずれのめっき膜も平滑でかつ割れが発生していなこと
が確認された。
【００３５】また各セラミックスパッケージ１につい
て、熱衝撃試験（ＴＣＴ）を５００サイクルずつ実施し
た後において、倍率２５００倍のＳＥＭにて、被めっき
施工部を観察したところ、めっき膜のふくれ、割れは皆
無であり、高強度のめっき膜が形成できることが実証さ
れた。また高温高湿条件下における耐性を評価するため
に各セラミックスパッケージ１について２００時間に亘
りＰＣＴ（PressureCooker Test ）を実施し、試験後に
おいて、倍率２５００倍のＳＥＭによってめっき膜を観
察したところ、ふくれや割れの発生が皆無であった。
て、熱衝撃試験（ＴＣＴ）を５００サイクルずつ実施し
た後において、倍率２５００倍のＳＥＭにて、被めっき
施工部を観察したところ、めっき膜のふくれ、割れは皆
無であり、高強度のめっき膜が形成できることが実証さ
れた。また高温高湿条件下における耐性を評価するため
に各セラミックスパッケージ１について２００時間に亘
りＰＣＴ（PressureCooker Test ）を実施し、試験後に
おいて、倍率２５００倍のＳＥＭによってめっき膜を観
察したところ、ふくれや割れの発生が皆無であった。
【００３６】一方、比較例２として、従来の無電解めっ
き法により実施例２と同一厚さのＮｉめっき膜を形成す
ることを試行した。しかしながらめっき液の組成を変
え、さらに浸漬時間を長期化しても、厚膜のめっき膜を
形成することは困難であり、さらに浸漬時間の長期化に
比例して被めっき施工部以外の領域にめっき液が浸透し
たり、セラミックス自体がめっき液によって変質したり
して不良製品が発生する割合も急増し実用的でないこと
が確認された。
き法により実施例２と同一厚さのＮｉめっき膜を形成す
ることを試行した。しかしながらめっき液の組成を変
え、さらに浸漬時間を長期化しても、厚膜のめっき膜を
形成することは困難であり、さらに浸漬時間の長期化に
比例して被めっき施工部以外の領域にめっき液が浸透し
たり、セラミックス自体がめっき液によって変質したり
して不良製品が発生する割合も急増し実用的でないこと
が確認された。
【００３７】
【発明の効果】以上説明の通り、本発明に係るセラミッ
クスパッケージのめっき方法によれば、導通治具をワン
タッチでパッケージに装着して各被めっき施工部に同時
に電気めっきを施工しているため、従来の導電線を各被
めっき施工部に手作業で巻いていた従来方法とは異な
り、導通をとるための時間が短縮され作業工数も大幅に
低減することができる。また導電線の巻き方の良否によ
る導通不良が起こることも少なく、さらに被めっき施工
部を巻き操作時に曲げてしまうおそれもなく、めっき作
業を効率的に実施することができる。
クスパッケージのめっき方法によれば、導通治具をワン
タッチでパッケージに装着して各被めっき施工部に同時
に電気めっきを施工しているため、従来の導電線を各被
めっき施工部に手作業で巻いていた従来方法とは異な
り、導通をとるための時間が短縮され作業工数も大幅に
低減することができる。また導電線の巻き方の良否によ
る導通不良が起こることも少なく、さらに被めっき施工
部を巻き操作時に曲げてしまうおそれもなく、めっき作
業を効率的に実施することができる。
【図１】本発明方法を実施するために使用する導通治具
の構成を示す斜視図。
の構成を示す斜視図。
【図２】電極パッドの導通をとるために使用する導通治
具の構造を示す断面図。
具の構造を示す断面図。
【図３】図２に示す導通治具をパッケージに当接させた
状態を示す側断面図。
状態を示す側断面図。
【図４】従来のセラミックスパッケージの構造例を示す
平面図。
平面図。
【図５】従来のＰＧＡ型のセラミックスパッケージの構
造を示す断面図。
造を示す断面図。
１，１ａ セラミックスパッケージ
２ 電極パッド（Ｉ／Ｏパッド）
３ 凹陥部
４ ワイヤボンディングパッド（ＷＢＰ）
５ 引出し線
６ 接続ピン（Ｉ／Ｏピン）
７ ソケット要素
８，８ａ 導通治具
９ コネクタソケット
１０，１０ａ 導通線
１１ 治具本体
１２ 摺動穴
１３ 針状端子
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 川村 裕之
神奈川県横浜市磯子区新杉田町８番地 東
芝マテリアルエンジニアリング株式会社内
(72)発明者 永井 寛昭
神奈川県横浜市磯子区新杉田町８番地 東
芝マテリアルエンジニアリング株式会社内
Claims (4)
- 【請求項１】 セラミックスパッケージの表面部に形成
された電極パッドや接続ピンなどの多数の被めっき施工
部に電気めっきを施工するセラミックスパッケージのめ
っき方法において、各被めっき施工部相互間に電気的な
導通状態を形成する導通治具をパッケージに装着した後
に、各めっき施工部に同時に電気めっきを施工すること
を特徴とするセラミックスパッケージのめっき方法。 - 【請求項２】 被めっき施工部が接続ピンである場合に
おいて、導通治具として、少なくとも接続ピン数と同数
のソケット要素を備え、かつ各ソケット要素の基端部を
相互に導通させたコネクタソケットを使用することを特
徴とする請求項１記載のセラミックスパッケージのめっ
き方法。 - 【請求項３】 被めっき施工部が電極パッドである場合
において、各電極パッドにそれぞれ当接可能な針状端子
を備え、かつ各針状端子の基端部を相互に導通状態に保
持した導通治具を使用することを特徴とする請求項１記
載のセラミックスパッケージのめっき方法。 - 【請求項４】 導通治具の各針状端子は、電極パッド方
向に進退自在にばね付勢してなる請求項３記載のセラミ
ックスパッケージのめっき方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15712091A JPH054213A (ja) | 1991-06-27 | 1991-06-27 | セラミツクスパツケージのめつき方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15712091A JPH054213A (ja) | 1991-06-27 | 1991-06-27 | セラミツクスパツケージのめつき方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH054213A true JPH054213A (ja) | 1993-01-14 |
Family
ID=15642654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15712091A Pending JPH054213A (ja) | 1991-06-27 | 1991-06-27 | セラミツクスパツケージのめつき方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH054213A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011149682A3 (en) * | 2010-05-25 | 2012-02-16 | Reel Solar Inc. | Apparatus and methods for fast chemical electrodeposition for fabrication of solar cells |
| US8343327B2 (en) | 2010-05-25 | 2013-01-01 | Reel Solar, Inc. | Apparatus and methods for fast chemical electrodeposition for fabrication of solar cells |
-
1991
- 1991-06-27 JP JP15712091A patent/JPH054213A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011149682A3 (en) * | 2010-05-25 | 2012-02-16 | Reel Solar Inc. | Apparatus and methods for fast chemical electrodeposition for fabrication of solar cells |
| US8343327B2 (en) | 2010-05-25 | 2013-01-01 | Reel Solar, Inc. | Apparatus and methods for fast chemical electrodeposition for fabrication of solar cells |
| US9960312B2 (en) | 2010-05-25 | 2018-05-01 | Kurt H. Weiner | Apparatus and methods for fast chemical electrodeposition for fabrication of solar cells |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002495B1 (ko) | 개량된 리드를 갖는 반도체장치 | |
| US4675243A (en) | Ceramic package for semiconductor devices | |
| JP3897596B2 (ja) | 半導体装置と配線基板との実装体 | |
| US3548494A (en) | Method of forming plated metallic patterns on a substrate | |
| US4768077A (en) | Lead frame having non-conductive tie-bar for use in integrated circuit packages | |
| JP2004530303A (ja) | マウントされる接触スリーブ管を含むプリント回路基板 | |
| JPH054213A (ja) | セラミツクスパツケージのめつき方法 | |
| JP4266331B2 (ja) | プローブユニットの製造方法 | |
| JP2007063042A (ja) | セラミクス基板およびセラミクス基板を用いた電子部品 | |
| JP4663975B2 (ja) | 電子部品用パッケージ | |
| JP2004059375A (ja) | セラミックス−金属部材接合体 | |
| JP2008028069A (ja) | 外部接合電極付き基板およびその製造方法 | |
| JP2517047B2 (ja) | セラミックパッケ―ジの製造方法 | |
| JP4105928B2 (ja) | リードピン付き配線基板 | |
| JP2917812B2 (ja) | 多層セラミックパッケージ及び該多層セラミックパッケージにおける外部露出導電体部分のメッキ処理方法 | |
| JPH07297337A (ja) | セラミック配線板のめっき方法 | |
| JPH0730232A (ja) | 配線基板の製造方法 | |
| JP4364033B2 (ja) | リードピン付き配線基板 | |
| JP2000328299A (ja) | 配線基板のメッキ方法及びそれに用いるメッキ用冶具 | |
| JPH08209359A (ja) | Ｉｃパッケージ | |
| JPS60107845A (ja) | 半導体用回路基板 | |
| JP2663936B2 (ja) | コネクタ装置の製造方法 | |
| JPH09214109A (ja) | セラミック配線板のめっき方法 | |
| JPS61216349A (ja) | ガラス端子のメツキ方法 | |
| JPH03141662A (ja) | セラミック配線回路板の製造方法 |