JPH01200675A - 電極形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は高周波電界効果トランジスタ等における低抵抗
微細ゲートのパターン形成において断面Ｔ字型電極の形
成方法に関するものである。

（従来の技術） 高周波電界効果トランジスタ例えば ＧａＡｓＭＥＳＦＥＴ　、　ｎ−ＡｌＧａＡｓ／ＧａＡ
ｓ選択ドープ構造ＦＥＴ等においては特性の向上をめざ
す上ではゲート長の短縮やゲート抵抗の低域が要求され
る。最近ではこの２つの要求を同時に満たすものとして
断面Ｔ字型あるいは断面Ｙ字型と呼ばれる構造のゲート
形成技術が注目され、様々な方法が試みられている。こ
れらはゲート長に相当するゲート下部寸法に比べ、ゲー
トの上部寸法が大きく上回るような構造を指してその断
面形状からこのような呼称で呼ばれている。

断面Ｔ字型あるいは断面Ｙ字型のゲートを形成するに際
し、従来は特開昭６１−７７３７０号公報に示されてい
るような方法、すなわち、基板上に順に下層レジスト膜
と該下層レジスト膜よりも感度の犬なる上層レジストを
形成し、電子ビームの照射量を変更することにとより、
上層レジスト膜と下層レジスト膜にゲート電極の上部寸
法と下部寸法にそれぞれ対応する開口を形成し、これら
開口を通して電極メタル材料を蒸着し、リフトオフ法に
より電極以外のメダル材料を除去することを特徴とする
方法や、あるいは特開昭５５−６７１７２号公報に示さ
れているような方法すなわち基板表面にレジストの第１
層を塗布し、ゲート電極の下部寸法に対応する開口を形
成し、この開口を通して電極メタル材料の第１層を蒸着
し、該第１電極メタル層上に第２レジスト層を塗布形成
し、ゲート電極の上部寸法に対応する開口を形成し、こ
の開口を通して電極メタル材料の第２層を蒸着し第１及
び第２のレジスト層の残余のすべて並びに第２電極メタ
ル層の下にある部分を除く第１電極メタル層のすべてを
除去することを特徴とする方法がとられている。

（発明が解決しようとする問題点） ゲート長の短縮とゲート抵抗の低減を同時に達成するこ
とが高周波トランジスタの性能向上につながることは広
く知られているが、この２つの要求を同時に満たすもの
として考えられたものが断面Ｔ字型と呼ばれているゲー
ト構造である。しかしながら従来例に示したような断面
Ｔ字型ゲート形成法によると通常のゲート形成法に比ベ
プロセス工程数が大幅に増加し、かつ複雑化する。又、
ゲート電極の下部寸法を決定する際に所定の露光装置を
用いる場合は使用装置の性能限界がそのままゲート長の
最小寸法を決定するため形成しうるゲート長に限界があ
る。

本発明は上記問題点を解決し、より簡便によりるゲート
長の短い断面Ｔ字型電極を得る方法を提供するものであ
る。

（問題点を解決するための手段） 本発明の電極形成方法は基板上に金属電極層を形成し、
前記基板上にキャップ膜を形成し、該キャップ膜上にホ
トレジストを塗布し、前記金属電極層を覆うようにパタ
ーニングを行ない前記金属電極層の下部両端を露出させ
、該金属電極層下部両端をサイドエツチングすることを
特徴とする。

（作用） 基板上に金属電極を形成し、全面にキャンプ膜を形成す
る。このキャップ膜をかぶった金属電極を覆う形でホト
レジストのバターニングを行ない、この工程により金属
電極上部を後に行なうキャップ膜エツチングから保護す
る。キャップ膜エツチングにより金属電極の下部側面の
みが露出することになるので引き続き金属電極下部側面
のエツチングを行なう。電極上部はキャップ膜及びホト
レジストにより保護されているので当初の原形をとどめ
ているので結果的に金属電極は断面Ｔ字型となり、低抵
抗化の実現がなされる。

（実施例） 以下に図面を参照して本発明の実施例を詳細に説明する
。本発明の方法によって形成される断面Ｔ字型電極の切
断図を第２図に示す。ゲート長とは図示の例におけるゲ
ートの下部寸法、つまりゲートの活性層に接する部分の
長さＬｇｂを指す。又、ゲート抵抗の低減はゲートの上
部寸法Ｌｇｕをを大きくすることに対応する。

次にこのようなゲート構造を形成する方法を第１図（ａ
）〜（ｇ）の断面図を参照して説明する。第１図（ａ）
に示すように半絶縁性ＧａＡｓ基板４上に例えば分子線
エピタキシー法により不純物無添加のＧａＡｓバッファ
層５、高濃度に不純物を添加したＡｌＧａＡｓ活性層６
を成長させ更にその上に特定の金属ゲートパターン２１
例えばゲート長１．０ｐｍ厚さ０．６１１ｍのＷＳｉを
ドライエツチングを用いたゲート加工法により形成する
。又、同時にその近傍に該金属ゲートと同じ金属パター
ン２２を形成し、これを後に行うサイドエツチング時に
おけるゲート長モニターとする（第１図（ａ）参照）。

次にウェハ全面にキャップ膜として酸化膜２３を例えば
０．２１１ｍの厚みで形成しく第１図（ｂ）参照）、そ
の後ウェハ全面にホトレジスト２４を塗布し、金属ゲー
トパターンを覆うようにバターニングを行なう。尚、こ
の際モニター電極上では、モニター電極のゲート方向左
右両端が露出するようにパターニングを行う。（第１図
（Ｃ）参照）次に弗酸により基板上でホトレジストで覆
われていない部分の酸化膜をエツチングし、かつホトレ
ジスト下の金属ゲートパターン下部側面が露出するよう
にサイドエツチングを行なう（第１図（ｄ）参照）。こ
の時、モニター電極の両側面は完全に露出する。次に例
えばＳＦ６ガスによるドライエツチングによりホトレジ
スト及び酸化膜により覆われていない部分のサイドエツ
チングを行なっていく。この時、モニター電極のゲート
長を確認することにより、実際の金属ゲートの活性層に
接しているゲート部分の寸法を知ることができる（第１
図（ｅ）参照）。

所望のゲート長を得た後、有機溶剤による洗浄によりホ
トレジストを除去し、さらに弗酸に電極上部の酸化膜を
除去して、断面Ｔ字型ゲートを得ることができる。

尚、本発明の実施例は特定の材料、特定の値を用いて説
明したが、これは理解を容易にするためのもであり、例
えばゲート金属としてＷＳｉを用いたがＡｌ、Ｔｉ、Ｐ
ｔ、Ａｕ等を用いることも可能である。但しこの際エツ
チング工程において、ドライエツチングのガス組成の変
更、又、ウェットエツチングへのエツチング工程の変更
を要する。

又、パッシベーションの関係からプロセスの最後で酸化
膜を除去しない工程を可能である。

なお、キャップ膜としては酸化膜に限らず、窒化膜等も
可能である。

（発明の効果） 以上により低抵抗微細ゲートを形成するにあたり、本発
明では基板上に金属ゲートを形成し、前記基板上にキャ
ップ膜を形成し、前記ゲート金属を覆うようにホトレジ
ストのバターニングを行いキャップ膜のエツチングによ
り前記金属ゲートの下部側面を露出させ、つづいて該金
属ゲート下部側面をエツチングしていくことにより、断
面Ｔ字型構造をもつ低抵抗ゲートを形成することが可能
となる。この方法は従来の方法に比ベプロセスは大幅に
簡略化され、より簡便に行なうことができる。又、この
場合、用いる露光装置の性能を形成されるゲート長は直
接には関係しないので形成しうるゲート長の最小寸法に
は限界がない。しかもゲート上部寸法とゲート下部寸法
には直接の相関はないので断面Ｔ字型の寸法は基本的に
自由に設定することができ、ゲート自体を単一の金属で
形成することも可能である。

【図面の簡単な説明】

第１図（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ
）、（ｇ）は本発明の一実施例の工程図、第２図は本発
明によって製造される選択ドープ構造電界効果トランジ
スタの要部断面図である。 （参照番号） ｌ　ゲート電極 ２　ソース電極 ３　ドレイン電極 ４　半絶縁性ＧａＡｓ基板５ ５　不純物無添加ＧａＡｓ層 ６　不純物添加ＡｌＧａＡｓ層 ７２次元電子ガス層 ２１　　金属ゲート電極 ２２　　モニター電極 ２３　　酸化膜 ２４　　ホトレジスト

Claims (1)

【特許請求の範囲】
1. 　基板上に金属電極層を形成し、前記基板上にキャップ
   膜を形成し、該キャップ膜上にホトレジストを塗布し、
   前記金属電極層を覆うようにパターニングを行ない、前
   記キャップ膜のエッチングをおこない、前記金属電極層
   の下部両端を露出させ、該金属電極層下部両端をサイド
   エッチングすることを特徴とする電極形成方法。