JPH01200619A - 集積回路装置の製法 - Google Patents

集積回路装置の製法

Info

Publication number
JPH01200619A
JPH01200619A JP63024986A JP2498688A JPH01200619A JP H01200619 A JPH01200619 A JP H01200619A JP 63024986 A JP63024986 A JP 63024986A JP 2498688 A JP2498688 A JP 2498688A JP H01200619 A JPH01200619 A JP H01200619A
Authority
JP
Japan
Prior art keywords
gate electrode
wafer
ion implantation
electrode layer
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63024986A
Other languages
English (en)
Other versions
JP2668538B2 (ja
Inventor
Migaku Nagai
琢 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP63024986A priority Critical patent/JP2668538B2/ja
Priority to US07/305,771 priority patent/US4921812A/en
Publication of JPH01200619A publication Critical patent/JPH01200619A/ja
Application granted granted Critical
Publication of JP2668538B2 publication Critical patent/JP2668538B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/982—Varying orientation of devices in array

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、複数のＭＯ５型トランジスタを含む集積回
路装置の製法に関し、特にソース及びドレイン形成のた
めのイオン注入工程の改良に関するものである。
［発明の概要］ この発明は、ソース及びドレイン形成のためのイオン注
入を２回に分け、１回目と２回目とでは例えば半導体ウ
ェハの向きを　１８０°異ならせると共に所要ドーズ量
の半分ずつイオン注入することによりウェハ内における
トランジスタ特性のばらつきを低減すると共に各トラン
ジスタにおけるソース・ドレイン非対称性を解消したも
のである。
［従来の技術］ 従来、ＭＯ３型ＩＣのソース・ドレイン形成法としては
、第２図に示すようにイオン注入によるセルファライン
プロセスを採用したものが知られている。
第２図において、ｌＯはシリコン等からなる半導体ウェ
ハ、１２はウェハｌＯの表面にアクティブ領域配置孔１
２ａを有するように選択酸化法等により形成されたフィ
ールド絶縁膜、１４は孔１２ａ内の半導体表面に形成さ
れたゲート絶縁膜、１Ｂはゲート絶縁膜１４上に形成さ
れたポリシリコン等からなるゲート電極層である。
ソース及びドレイン形成に際しては、所定の導電型決定
不純物のイオン１８をイオン入射！ｉａＬで示すように
ウェハ表面に対して垂直でない方向からフィールド絶縁
膜１２及びゲート電極層１６をマスクとしてソース用及
びドレイン用の被注入領域Ｓ及びＤに選択的に注入する
」この場合、不純物イオン１８の注入方向をウェハ表面
に対して垂直としないのは、イオン注入時のチャンネリ
ング効果を防止するためである。
このような方法によると、ゲート電極層１Ｇのイオン入
射側とは反対側に影となる部分Ｋが生じ、この部分に対
応するウェハ表面部分には不純物イオンが注入されない
０通常、ウェハ面内には、第２図に示したような被注入
領域が必要とするトランジスタ数に応じて多数あり、あ
るトランジスタのゲート電極層と他のトランジスタのゲ
ート電極層とは第１図について後述するように各々の長
さ方向が互いに直交するように配置されている。
従って、あるトランジスタと他のトランジスタとでは影
となる部分にの広さが異なるため特性がばらつくと共に
、各トランジスタにあっても第２図のようにソース°ド
レインを定めた場合とその反対にソース・ドレインを定
めた場合とでトランジスタ特性が非対称になるという問
題点があった。
このような問題点を解決するため、ウェハを回転させな
がらイオン注入を行なうことが提案されている。
［発明が解決しようとする課題］ 上記したウェハ回転を伴うイオン注入法によると、イオ
ン注入中にウェハを回転させるための回転機構をイオン
注入装置に追加設置する必要があり、構成が複雑化する
と共に高価につくという問題がある。
この発明の目的は、イオン注入中にウェハを回転させる
ことなくウェハ内のトランジスタ特性のばらつき低減並
びに各トランジスタにおけるソース・ドレイン非対称性
の解消を図ることにある。
［課題を解決するための手段］ この発明による集積回路装置の製法は、上記のように複
数のゲート電極層を各つの長さ方向が直交するように配
置して成る半導体ウニノーに対して垂直でない方向から
導電型決定不純物をイオン注入するに際し、イオン注入
を第１及び第２のステップに分け、これらの第１及びス
テップではウェハ面に投影して見たイオン注入線が各ゲ
ート電極層に関して約１８０°反対向きとなり且つ各ゲ
ート電極層の長さ方向とはいずれも平行とならないよう
に半導体ウェハとイオン注入方向との相対関係を定めて
該半導体ウェハを静止させると共に所要ドーズ量の約半
分ずつイオン注入することを特徴とするものである。
第１及び第２のステップにおいて、上記のように半導体
ウェハとイオン注入方向との相対関係を定めるにあたっ
ては、第２のステップにおいて、ウェハを第１のステッ
プでの静止状態から１８０　’回転させるか又はイオン
入射線が各ゲート電極層に関して第１のステップとは１
８００反対向きとなるようにイオン注入方向を変えるか
すればよく、所望によりウェハの回転とイオン注入方向
の変更とを組合せるようにしてもよい。
［作　用１ この発明の製法によると、第１のステップではいずれの
ゲート電極層についても一方側に向けてイオン注入が行
なわれると共に、第２のステップではいずれのゲート電
極層についても他方側に向けてイオン注入が行なわれる
ので、第２図で述べたような影となる部分をなくすこと
ができる。また、第１及び第２のステップでは所要ドー
ズ量の半分ずつイオン注入するので、２ステップ分の合
計で所要ドーズ量のソース及びドレイン領域が得られる
。従って、複数のＭＯ５型トランジスタについて特性ば
らつきを低減できると共に各トランジスタ毎にソース・
ドレイン交代に伴う非対称性を解消でき、しかもイオン
注入中はウエノ＼を静止状態とするのでウェハ回転機構
を設けなくてよいものである。
［実施例］ 第１図は、この発明の一実施例によるイオン注入工程を
示すものである。
半導体ウェハｌＯの表面には、第２図に関して前述した
と同様にして複数のアクティブ領域配置孔を有するフィ
ールド絶縁膜が形成されると共に各アクティブ領域配置
孔毎にゲート絶縁膜を介してｌｅａ〜ｌｅｄのようなゲ
ート電極層が形成されている。この場合、ゲート電極層
ｌｅａ及び１６ｂはウェハ１０のオリエンテーションフ
ラット１０ａに対して直交するように、ゲート電極層１
８ｃ及び１６ｄはオリエンテーションフラッ）１０ａに
対して平行するように配置され、従って、ゲート電極層
ｌｅａ及び１６ｂの各長さ方向とゲート電極層１８ｃ及
びｌｅｄの各長さ方向とは直交するようになっている。
ソース・ドレイン形成用の導電型決定不純物（Ｎチャン
ネルＭＯＳ型トランジスタの場合には例えばリン）のイ
オン注入にあたっては、イオン注入を第１及び第２のス
テップに分けて行なう。
第１のステップでは、ウェハ面に投影して見たイオン入
射線が矢印Ａの向きであるとすると、この矢印Ａの方向
と各ゲート電極層の長さ方向とが交叉するように（矢印
Ａの方向がゲート電極層１ｅａ−１８ｄのいずれの長さ
方向とも平行しないように）ウェハｌＯを静止配置する
。そして、このような静止配置状態において、第２図で
述べたと同様にして不純物イオンを被注入領域Ｓ及びＤ
に選択的に注入する。この場合、注入量は所要ドーズ量
の約半分とする。
次に、第２のステップでは、ウエノ＼１０を破線で示す
ように第１のステップでの静止状態から１８０°回転さ
せて静止配置する。このためには。
ウェハｌＯを反対向きにセットするだけでもよいが、回
転可能なウェハホルダを設け、このウェハホルダを手動
又はモータ等により　１８０°回転させるようにしても
よい、いずれにしても、ウニ１ＸｌＯの点ＰｉはＰ２で
示すような位置にくることになる。
このようにしてウェハ１０を反対向きに静止配置した状
態において、第１のステップと同じイオン注入方向から
２回目のイオン注入を所要ドーズ量の残り半分のドーズ
量となるように行なう、この結果、各ゲート電極層毎に
その両側部には影となる部分がなくなると共に所要ドー
ズ量のソース及びドレイン領域が得られる。
上記した方法にあっては、第１のステップにおけるイオ
ン注入のウェハ面に投影して見た入射線が１８ａ　−１
８ｃの各ゲート電極層の長さ方向と約４５°の角度をな
すようにすれば、第２のステップにおけるイオン注入の
入射線も各ゲート電極層の長さ方向と約４５°の角度を
なすようになり、対称性は最も良くなる。
上記した第２のステップの別の方法としては、ウェハ１
０を回転させず、第１のステップでの静止状態のままと
しておき、イオン注入方向をウェハ面に投影して見たイ
オン入射線が破線矢印Ｂのように矢印Ａと　１８０°反
対向きとなるように変えて所要ドーズ量の半分のイオン
注入を行なうようにしてもよい。このようにしても、ウ
ェハｌＯを反対向きにした場合と同様の効果が得られる
。
［発明の効果］ 以上のように、この発明によれば、第１及び第２のステ
ップではウェハ面に投影して見たイオン入射線が各ゲー
ト電極層の長さ方向に対して１８０°反対向きに交叉す
るようにウェハの向き又はイオン注入方向を定めるだけ
でイオン注入中ニウエハを回転させる必要がなく、安価
なイオン注入装置を用いて簡単にウェハ内におけるＭＯ
Ｓ型トランジスタの特性ばらつきを低減できると共に各
トランジスタにおけるソース・ドレイン非対称性を解消
できるものである。
【図面の簡単な説明】
第１図は、この発明の一実施例によるイオン注入工程を
説明するためのウェハ上面図、第２図は、従来のイオン
注入工程を説明するためのウェハ断面図である。 ｌＯ・・・半導体ウェハ、１２・・・フィールド絶縁膜
、１４・・・ゲート絶縁膜、１Ｂ、　１１３ａ　Ｎ１ｅ
ｄ・・・ゲート電極層、Ｓ・・・ソース用被注入領域、
Ｄ・・・ドレイン用被注入領域、Ｌ・・・イオン入射線
。

Claims (1)

  1. 【特許請求の範囲】 （ａ）半導体ウェハの表面に第１及び第２のアクティブ
    領域配置孔を有するフィールド絶縁膜を形成する工程と
    、 （ｂ）前記第１及び第２のアクティブ領域配置孔内のウ
    ェハ表面上にそれぞれゲート絶縁膜を介して第１及び第
    ２のゲート電極層を各々の長さ方向が互いに直交するよ
    うに形成する工程と、 （ｃ）ソース及びドレイン形成用の導電型決定不純物を
    前記ウェハ表面に対して垂直でない方向から前記フィー
    ルド絶縁膜並びに前記第１及び第２のゲート電極層をマ
    スクとして選択的にイオン注入することにより各アクテ
    ィブ領域配置孔内にゲート電極層を挟むようにソース領
    域及びドレイン領域を形成する工程とを含む集積回路装
    置の製法において、 前記導電型決定不純物のイオン注入を第１及び第２のス
    テップに分け、該第１及び第２のステップではウェハ面
    に投影して見たイオン入射線が各ゲート電極層に関して
    約１８０゜反対向きとなり且つ各ゲート電極層の長さ方
    向とはいずれも平行とならないように前記半導体ウェハ
    とイオン注入方向との相対関係を定めて該半導体ウェハ
    を静止させると共に所要ドーズ量の約半分ずつイオン注
    入することを特徴とする集積回路装置の製法。
JP63024986A 1988-02-05 1988-02-05 集積回路装置の製法 Expired - Lifetime JP2668538B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63024986A JP2668538B2 (ja) 1988-02-05 1988-02-05 集積回路装置の製法
US07/305,771 US4921812A (en) 1988-02-05 1989-02-03 Process of fabricating field effect transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63024986A JP2668538B2 (ja) 1988-02-05 1988-02-05 集積回路装置の製法

Publications (2)

Publication Number Publication Date
JPH01200619A true JPH01200619A (ja) 1989-08-11
JP2668538B2 JP2668538B2 (ja) 1997-10-27

Family

ID=12153302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63024986A Expired - Lifetime JP2668538B2 (ja) 1988-02-05 1988-02-05 集積回路装置の製法

Country Status (2)

Country Link
US (1) US4921812A (ja)
JP (1) JP2668538B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0399429A (ja) * 1989-09-12 1991-04-24 Fujitsu Ltd イオン注入法
JP2007165396A (ja) * 2005-12-09 2007-06-28 Sharp Corp 半導体記憶装置の製造方法
JP2010238854A (ja) * 2009-03-31 2010-10-21 Oki Semiconductor Co Ltd 半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270226A (en) * 1989-04-03 1993-12-14 Matsushita Electric Industrial Co., Ltd. Manufacturing method for LDDFETS using oblique ion implantion technique
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
JP2760068B2 (ja) * 1989-07-18 1998-05-28 ソニー株式会社 Ｍｉｓ型半導体装置の製造方法
JP3012673B2 (ja) * 1990-08-21 2000-02-28 三菱電機株式会社 半導体装置の製造方法
US5221630A (en) * 1990-11-19 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a two layered structure gate electrode
US5492847A (en) * 1994-08-01 1996-02-20 National Semiconductor Corporation Counter-implantation method of manufacturing a semiconductor device with self-aligned anti-punchthrough pockets
FR2735904B1 (fr) * 1995-06-21 1997-07-18 Commissariat Energie Atomique Procede de realisation d'un semi-conducteur avec une zone fortement dopee situee entre des zones faiblement dopees, pour la fabrication de transistors
EP0874389B1 (en) * 1997-04-21 2007-08-01 STMicroelectronics S.r.l. A method of producing MOSFET transistors by means of tilted implants
US20010046740A1 (en) * 2000-05-23 2001-11-29 Youngmin Kim Low cost solution to integrate two different mosfet designs on a chip
TWI228293B (en) * 2003-12-02 2005-02-21 Univ Nat Taiwan A CMOS utilizing a special layout direction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929769A (ja) * 1972-07-18 1974-03-16
JPS54158177A (en) * 1978-06-02 1979-12-13 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating complementary mos transistor
JPS61115347A (ja) * 1984-11-10 1986-06-02 Fujitsu Ltd 相補型電界効果半導体装置
JPS62154622A (ja) * 1985-12-26 1987-07-09 Matsushita Electronics Corp 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4232439A (en) * 1976-11-30 1980-11-11 Vlsi Technology Research Association Masking technique usable in manufacturing semiconductor devices
JPS5863159A (ja) * 1981-10-09 1983-04-14 Toshiba Corp 半導体装置
JPS62274714A (ja) * 1986-05-23 1987-11-28 Hitachi Micro Comput Eng Ltd マスク及びそれを使用するイオン打込方法
US4771012A (en) * 1986-06-13 1988-09-13 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
JPS6341019A (ja) * 1986-08-07 1988-02-22 Matsushita Electronics Corp イオン注入方法
JP2540037B2 (ja) * 1987-03-23 1996-10-02 日本電信電話株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929769A (ja) * 1972-07-18 1974-03-16
JPS54158177A (en) * 1978-06-02 1979-12-13 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating complementary mos transistor
JPS61115347A (ja) * 1984-11-10 1986-06-02 Fujitsu Ltd 相補型電界効果半導体装置
JPS62154622A (ja) * 1985-12-26 1987-07-09 Matsushita Electronics Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0399429A (ja) * 1989-09-12 1991-04-24 Fujitsu Ltd イオン注入法
JP2007165396A (ja) * 2005-12-09 2007-06-28 Sharp Corp 半導体記憶装置の製造方法
JP2010238854A (ja) * 2009-03-31 2010-10-21 Oki Semiconductor Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2668538B2 (ja) 1997-10-27
US4921812A (en) 1990-05-01

Similar Documents

Publication Publication Date Title
US5218221A (en) Semiconductor device and manufacturing method thereof
JPH01200619A (ja) 集積回路装置の製法
US7449386B2 (en) Manufacturing method for semiconductor device to mitigate short channel effects
JP2005183458A (ja) 半導体装置の製造方法及びその製造装置
JPH09320978A (ja) イオン注入方法
JP2809810B2 (ja) 半導体装置の製造方法
JPS6395669A (ja) 半導体集積回路装置の製造方法
JPH10303140A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPH06163572A (ja) Ｍｏｓ電界効果トランジスタの製造方法
JPS59121199A (ja) イオン打込方法及び装置
JPH0621445A (ja) 半導体装置およびその製造方法
JPS63215075A (ja) 半導体装置の製造方法
JPH043061B2 (ja)
JPH05304169A (ja) 半導体装置の製造方法
JPH04329632A (ja) 半導体装置の製造方法
JPS62293776A (ja) 半導体装置の製造方法
JPH11111637A (ja) 半導体装置の製造方法
JPH03175678A (ja) 半導体装置の製造方法
JPS6341019A (ja) イオン注入方法
JPH04280422A (ja) 半導体装置の製造方法
JPH10275780A (ja) 半導体装置の測定方法
JPH0465132A (ja) 二重拡散型ｍｏｓ　ｆｅｔの製造方法
JPH07176634A (ja) マスクｒｏｍ装置とその製造方法
JPH03171671A (ja) 半導体装置及びその製造方法
JPH0770720B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 11