JP2010238854A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010238854A
JP2010238854A JP2009084270A JP2009084270A JP2010238854A JP 2010238854 A JP2010238854 A JP 2010238854A JP 2009084270 A JP2009084270 A JP 2009084270A JP 2009084270 A JP2009084270 A JP 2009084270A JP 2010238854 A JP2010238854 A JP 2010238854A
Authority
JP
Japan
Prior art keywords
ion implantation
wafer
gate electrode
mounting stage
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009084270A
Other languages
English (en)
Other versions
JP5486207B2 (ja
Inventor
Toshikazu Mizukoshi
俊和 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2009084270A priority Critical patent/JP5486207B2/ja
Publication of JP2010238854A publication Critical patent/JP2010238854A/ja
Application granted granted Critical
Publication of JP5486207B2 publication Critical patent/JP5486207B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】ウエハの設置状態にかかわらず、ドレイン領域およびソース領域をゲート電極に対して対称に形成することにより、単一セルにおける電流の対称性を確保する。
【解決手段】
半導体基板上にゲート酸化膜を形成する。ゲート酸化膜上にゲート電極を形成する。半導体基板の表面のゲート電極を挟む位置にドレイン領域およびソース領域を形成する。ドレイン領域およびソース領域を形成する工程は、半導体基板をイオン注入装置の搭載ステージ上に載置して、ゲート電極をマスクとして半導体基板の表面に不純物イオンを注入する第1のイオン注入工程と、搭載ステージの載置面内において、半導体基板を搭載ステージに対して180°回転させた向きに搭載ステージ上に再載置して、ゲート電極をマスクとして半導体基板の表面に不純物イオンを注入する第2のイオン注入工程と、を含む。
【選択図】図4

Description

本発明は、半導体装置の製造方法に関し、特にMOS構造を有する半導体装置のドレイン・ソース領域を形成するためのイオン注入工程に関する。
1つのメモリセルに2つの電荷蓄積部を有し、各電荷蓄積部に2値(“0”“1”)を記憶することにより1つのメモリセル当たり2ビットの記憶容量を有する不揮発性半導体メモリが知られている。このようなメモリセルは例えばnチャンネル型MOSFET構造を有し、ドレイン側とソース側に互いに離間して形成された2つの電荷蓄積部を有する。電荷蓄積部に電荷が蓄積された状態を例えばデータ"0"に対応させ、電荷が蓄積されていない状態を例えばデータ"1"に対応させることにより各電荷蓄積部に1ビット、1メモリセル当たり2ビットのデータを記憶させることが可能となる。かかるメモリセルへのデータの書込み、読出しは、例えば以下の方法により行われる。
例えば、ドレイン側の電荷蓄積部にデータ“0”の書き込みを行う場合には、ドレイン端子およびゲート端子に正電圧を印加し、ソース端子を接地電圧とする。これにより、ドレイン側の電荷蓄積部にホットエレクトロンが注入され、これが保持されてデータ“0”が書き込まれる。
次に、ドレイン側の電荷蓄積部に記憶されたデータの読出しを行う場合には、ソース端子およびゲート端子に正電圧を印加し、ドレイン端子を接地電圧とする。この時ドレイン側の電荷蓄積部に電荷が蓄積されていない場合、すなわち当該電荷蓄積部にデータ“1”が記録されている場合、比較的大きな読出し電流が得られる。一方、ドレイン側の電荷蓄積部に電荷が蓄積されている場合、すなわち当該電荷蓄積部にデータ“0”が記録されている場合、蓄積された電荷の影響により読出し電流はデータ“1”が記録されている場合と比較して小さくなる。このように、電荷蓄積部内の電荷の有無によって、読み出し電流の大きさに差が表れるため、読出し電流の大小を判定することによりデータの読み出しを行うことができる。
特開平6−76783号公報 特開昭58−100350号公報
ここで、図1に示すように、ドレイン側の電荷蓄積部14aに電子が注入され(データ“0”を記録)、ソース側の電荷蓄積部14bには電子が注入されていない(データ“1”を記録)場合について考える。ドレイン側の電荷蓄積部14aに記録されたデータ“0”を読み出す際には、上記したように、ソース領域17およびゲート電極12に正電圧を印加し、ドレイン領域16を接地電圧とする。これにより、ソース領域17からドレイン領域16に向けて読み出し電流が流れる。この場合、ドレイン側の電荷蓄積部14aには電子が注入されているため、電荷蓄積部14aの直下に正電荷が誘起され、読み出し電流は比較的小さい値となる。
一方、ソース側の電荷蓄積部14bに記録されたデータ“1”を読み出す際には、上記した場合と逆方向にバイアスし、逆方向の読み出し電流を流す。すなわち、ドレイン領域16およびゲート電極12に正電圧を印加し、ソース領域17を接地電圧とする。これにより、ドレイン領域17からソース領域16に向けて読み出し電流が流れる。この場合、ソース側の電荷蓄積部14bには電子が注入されていないため電流低下は起らず、読み出し電流は比較的大きい値となる。
図2(a)は、かかる2ビットの記憶容量を有するメモリセルにおける理想的な読出し電流の分布を示すグラフであり、横軸が読み出し電流値、縦軸が頻度を示している。同図に示すように、読出し電流は、データ“0”および“1”の各々に対応する標準値を中心として一定の幅を持った分布をとる。互いに異なるデータ(“0”および“1”)に対応する各読出し電流分布の間の間隔を電流ウィンドウと称する。メモリセルに書き込まれたデータを精度良く読み出すためには、十分な幅の電流ウィンドウを確保する必要がある。つまり、データ“0”の読出し電流値とデータ“1”の読出し電流値とが近接していると正確な読出しを行うことが困難となる。
記録データの読み出し精度を悪化させる要因の1つとして、単一メモリセル内における電流の非対称性が挙げられる。電流の非対称性とは、いずれの電荷蓄積部にも電荷が蓄積されていない初期状態において、読み出し電流をドレイン側からソース側に向けて流す場合と、ソース側からドレイン側に向けて流す場合とで電流値が異なることをいう。
例えば、初期状態において、ドレイン側からソース側に流れる読み出し電流が、ソース側からドレイン側に流れる読み出し電流よりも大きいメモリセルに対して、ソース側の電荷蓄積部に電子を注入してデータ“0”を記録し、ドレイン側の電荷蓄積部にデータ“1”を記録した場合、各データに対応する読み出し電流の分布は図2(b)のようになり、図2(a)に示す場合と比較して電流ウィンドウが狭くなる。すなわち、単一メモリセル内において電流が非対称であると、データ読み出し精度を悪化させる結果となる。
このように、単一メモリセル内において電流が非対称となる原因としては、メモリセルのドレイン領域16とソース領域17がゲート電極12に対して非対称に形成されることが挙げられる。これは、ドレイン・ソース領域を形成するためのイオン注入工程において、イオンビームの出射方向に対してウエハ主面が傾いている場合に起り得る。具体的には、イオン注入装置のウエハ搭載ステージが適切に設置されていない場合や、ウエハ搭載ステージ上に異物が付着しているような場合、ウエハ主面がイオンビームの出射方向に対して傾いてしまうことがある。このような、ウエハの傾きを製造工程において検出し、これを排除することは困難である。
本発明は、上記した点に鑑みてなされたものであり、ウエハの設置状態にかかわらず、ドレイン領域およびソース領域をゲート電極に対して対称に形成することにより、単一セルにおける電流の対称性を確保することができる半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、MOS構造を有する半導体装置の製造方法であって、半導体基板上にゲート酸化膜を形成する工程と、前記ゲート酸化膜上にゲート電極を形成する工程と、前記半導体基板の表面の前記ゲート電極を挟む位置にドレイン領域およびソース領域を形成する工程と、を含み、前記ドレイン領域およびソース領域を形成する工程は、前記半導体基板をイオン注入装置の搭載ステージ上に載置して、前記半導体基板の表面に不純物イオンを注入する第1のイオン注入工程と、前記搭載ステージの載置面内において、前記半導体基板を前記搭載ステージに対して180°回転させた向きで前記搭載ステージ上に再載置して、前記半導体基板の表面に前記不純物イオンを注入する第2のイオン注入工程と、を含むことを特徴としている。
本発明の半導体装置の製造方法によれば、ウエハ搭載ステージ自体が傾いていたり、ウエハ搭載ステージ上に付着した異物等に起因してイオンビームの出射方向に対してウエハ主面が傾いている場合でも、ゲート電極を中心としてドレイン領域およびソース領域を対称に形成することが可能となり、単一セル内における電流の非対称性を解消することができる。したがって、本発明を不揮発性半導体メモリのメモリセルの形成に適用することにより、読み出し精度の安定化を図ることが可能となる。
不揮発性半導体メモリの構造を示す断面図である。 図2(a)は、メモリセルの理想的な読み出し電流分布を示す電流分布図、図2(b)は、電流が非対称なメモリセルの読み出し電流分布を示す電流分布図である。 本発明の実施例である、不揮発性半導体メモリの製造方法を示す断面図である。 本発明の実施例であるドレイン・ソース領域形成工程において実施される処理を示すフローチャートである。 図5(a)は、第1回目のイオン注入工程におけるウエハ搭載方向を例示する平面図、図5(b)は、第2回目のイオン注入工程におけるウエハ搭載方向を例示する平面図である。 図6(a)〜(c)は、第1イオン注入工程におけるイオン注入の様子を示す断面図である。 図7(a)〜(c)は、第2イオン注入工程におけるイオン注入の様子を示す断面図である。 本発明の実施例とは異なる方法を用いた場合におけるイオン注入の様子を示す断面図である。 バッチ式イオン注入装置のウエハ搭載部の構成を示す平面図である。 図9における10―10線に沿った断面図である。 本発明の実施例であるドレイン・ソース領域形成工程において実施される処理を示すフローチャートである。 バッチ式イオン注入装置を用いた第2回目のイオン注入工程におけるウエハの搭載方向を示す平面図である。
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
図3(a)〜(f)は、本発明の実施例である不揮発性半導体メモリの製造方法を示したものであり、不揮発性半導体メモリのプロセスステップ毎の断面図を示したものである。はじめに、p型シリコン基板10上に熱酸化法によりSiO2膜を形成し、その上にCVD法によりポリシリコン膜を形成する。次に、フォトリソグラフィ技術を用いて、ポリシリコン膜上にゲート電極パターンに対応したレジストマスクを形成する。次にこのレジストマスクを介してドライエッチングを行って、ゲート酸化膜11およびゲート電極12をパターンニングする(図3(a))。
次に、熱酸化法により、p型シリコン基板10の上面と、ゲート電極12の上面および側面とを覆うように、SiO2からなるトンネル酸化膜13を形成する(図3(b))。次に、CVD法により、トンネル酸化膜13を覆うように、シリコン窒化膜からなる電荷蓄積層14を形成する(図3(c))。次に、CVD法により、電荷蓄積層14を覆うようにNSG層15aを堆積する(図3(d))。
次に、NSG膜15aに対してRIE(反応性イオンエッチング)により垂直成分を主体とする異方性エッチングを行って、ゲート電極12の側壁部を覆うサイドウォールスペーサ15を形成する(図3(e))。
次に、イオン注入法により、p型シリコン基板10の表面のゲート電極12を挟む位置にn型の導電性不純物を注入してドレイン領域16およびソース領域17を形成する。このとき、ゲート電極12およびサイドウォールスペーサ15がマスクとなり、ドレイン領域16およびソース領域17は、ゲート電極12およびサイドウォールスペーサ15に対して自己整合的に形成される(図3(f))。
かかるドレイン・ソース形成工程において、イオン注入装置のウエハ搭載ステージの設置状態が不適切であり傾きが生じていたり、ウエハの載置面上に異物が付着していると、ウエハ主面がイオンビームの出射方向に対して垂直とならず、不純物イオンがウエハ主面に対して斜め方向から注入されることとなる。この場合、ドレイン領域又はソース領域のいずれか一方において、ゲート電極12およびサイドウォールスペーサ15の影となる部分が生じる所謂シャドウイングが起り、イオン注入が適切に行われない領域が生じ得る。その結果、ドレイン領域16およびソース領域17がゲート電極12に対して非対称に形成されることとなる。ドレイン領域16およびソース領域17が非対称に形成されると電流を流す方向によって電流値が異なり(すなわち、電流が非対称となり)、上記したように電流ウィンドウの幅が縮小してデータの読み出し精度の悪化を招くこととなる。
そこで、何らかの原因によってウエハ主面が傾いてしまった場合でも、ドレイン領域16およびソース領域17がゲート電極12に対して非対称とならないように、以下に示す方法でイオン注入を行う。図4は、ドレイン・ソース領域形成工程において行われる各処理を示したフローチャートである。尚、以下においては、ウエハを1枚ずつ処理する枚葉式のイオン注入装置を用いてイオン注入を行う場合を例に説明する。
まず、ゲート電極12およびサイドウォール15の形成まで完了したウエハ20をイオン注入装置のウエハ搭載ステージ30上に載せる。ウエハ20には、結晶軸方向を示すオリフラ21(又はノッチ)が設けられており、このオリフラ21(又はノッチ)がウエハ搭載ステージ30に対して所定の方向を向くようにウエハ20を載置する。図5(a)にこの段階においてウエハ搭載ステージ30上に載置されるウエハ20の向きを例示した平面図を示す。同図に示す例では、ウエハ20は、オリフラ21が右側に位置するようにウエハ搭載ステージ30上に載置されている。ウエハ20は、クランプ機構等によってウエハ搭載ステージ30上に固定される(ステップS1)。
次に、ウエハ20の向きを維持したまま、ドレイン領域16およびソース領域17を形成するための第1回目のイオン注入を実施する。すなわち、イオン注入は2回に分けて実施される。このため、第1回目のイオン注入においては、規定量の半分のドーズ量でイオン注入を実施する。例えば総ドーズ量1×1015/cm-2でイオン注入を行うことにより、ドレイン領域16およびソース領域17を形成する場合、第1回目のイオン注入ではドーズ量を5×1014/cm-2に設定する(ステップS2)。
ここで、図6(a)〜(c)に第1回目のイオン注入処理において、ウエハ主面がイオンビームの出射方向に対して傾いている場合と、傾いていない場合のイオン注入の様子を示す。各図において、上段はウエハ搭載ステージ30上に載置されたウエハ20全体を示しており、下段が当該ウエハ面内に設けられた1つのメモリセルを示している。図中の矢印は、イオンビームの出射方向を示している。
図6(a)は、イオンビームの出射方向に対してウエハ20に傾きが生じていない場合のイオン注入の様子を示している。この場合、不純物イオンは、ウエハ20の主面に対して垂直に入射するため、ドレイン領域16およびソース領域17はゲート電極12に対して対称となるように形成される。
図6(b)はウエハ搭載ステージ30自体の設置が適正になられておらず、イオンビームの出射方向に対してウエハ20の主面が傾いている場合のイオン注入の様子を示している。同図に示す例においては、ドレイン側の高さがソース側の高さよりも高くなっており、不純物イオンは、ウエハ20の主面に対して斜め方向から入射している。この場合、ソース側において、ゲート電極12の影となる部分が生じるため、図6(a)に示す場合と比較して、ソース領域17の端部が左側に移動する。一方、ドレイン側は、不純物イオンがサイドウォール15乃至ゲート電極12の下方まで導入され、ウエハに傾きが生じていない場合と比較して、ドレイン領域16の端部も左側に移動する。このように、ウエハ20の主面がイオンビームの出射方向に対して傾いていると、ドレイン側においてイオン注入が行われる領域とソース側においてイオン注入が行われる領域は、ゲート電極12に対して非対称となる。
図6(c)は、ウエハ搭載ステージ30上に異物が付着した結果、イオンビームの出射方向に対してウエハ20の主面が傾いている場合のイオン注入の様子を示している。同図に示す例においては、ドレイン側の高さがソース側の高さよりも高くなっており、不純物イオンは、ウエハ20の主面に対して斜め方向から入射している。この場合も図6(b)に示す場合と同様に、ドレイン側においてイオン注入が行われる領域とソース側においてイオン注入が行われる領域は、ゲート電極12に対して非対称となる。
第1回目のイオン注入が完了したら、ウエハ20を一旦ウエハ搭載ステージ30上から取り外し、ウエハの向きを180°回転させて再度ウエハステージ30上に載置する。このとき、ウエハ搭載ステージ30ごと回転させるのではなく、ウエハ搭載ステージ30に対してウエハ20を回転させる。図5(b)にこの段階においてウエハ搭載ステージ30上に載置されるウエハ20の向きを例示した平面図を示す。同図に示す例では、ウエハ20は、オリフラ21が左側に向くようにウエハ搭載ステージ30上に載置されている。ウエハ20は、クランプ機構等によってウエハ搭載ステージ30上に固定される(ステップS3)。
次に、ウエハ20の向きを維持したまま、第2回目のイオン注入を実施する。第2回目のイオン注入は、第1回目のイオン注入の場合と同様、規定量の半分のドーズ量でイオン注入を実施する。例えば総ドーズ量1×1015/cm-2でイオン注入を行うことにより、ドレイン領域16およびソース領域17を形成する場合、第2回目のイオン注入ではドーズ量を5×1014/cm-2に設定する(ステップS4)。
図7(a)は、図6(a)に示す場合に対応する第2回目のイオン注入の様子を示したものである。ウエハ20の主面がイオンビームの出射方向に対して傾いていない場合、第1回目のイオン注入時と同様、不純物イオンは、ウエハ20の主面に対して垂直に入射するため、ドレイン領域16およびソース領域17はゲート電極12に対して対称となるように形成される。
図7(b)は、図6(b)に示す場合に対応する第2回目のイオン注入の様子を示したものである。ウエハ搭載ステージ30自体の設置が適正になされておらず、イオンビームの出射方向に対してウエハ20の主面が傾いている。先のウエハ20の回転操作によって、ウエハ20の傾きの方向は、第1回目のイオン注入時と異なり、ソース側の高さがドレイン側の高さよりも高くなるように傾いている。不純物イオンは、ウエハ20の主面に対して斜め方向から注入され、今度はドレイン側にゲート電極12の影となる部分が生じる為、ドレイン側においてイオン注入が行われる領域とソース側においてイオン注入が行われる領域は、ゲート電極12に対して非対称となる。しかしながら、ウエハ搭載ステージ30に対してウエハ20の向きを180°回転させることによりウエハの傾きの方向を第1回目のイオン注入のときから変化させているので、第1回目と第2回目のイオン注入処理において、重複してイオン注入が行われる領域(図中斜線で示す)すなわち、規定のドーズ量でイオン注入が行われる領域は、ドレイン側とソース側で一致する。また、ゲート電極12の影となり、規定量の半分のドーズ量でイオン注入が行われることとなった領域(図中点線で囲む領域)もドレイン側とソース側で一致する。つまり、2回のイオン注入処理を通じてドレイン領域16およびソース領域17は、ゲート電極12に対して対称に形成されることとなる。
図7(c)は、図6(c)に示す場合に対応する第2回目のイオン注入の様子を示したものである。ウエハ搭載ステージ30上に異物が付着した結果、イオンビームの出射方向に対してウエハ20の主面が傾いている。先のウエハ20の回転操作によって、ウエハ20の傾きの方向は、第1回目のイオン注入時と異なり、ソース側の高さがドレイン側の高さよりも高くなるように傾いている。不純物イオンは、ウエハ20の主面に対して斜め方向から注入され、今度はドレイン側にゲート電極12の影となる部分が生じる為、ドレイン側においてイオン注入が行われる領域とソース側においてイオン注入が行われる領域は、ゲート電極12に対して非対称となる。しかしながら、ウエハ搭載ステージ30に対してウエハ20の向きを180°回転させることによりウエハの傾きの方向を第1回目のイオン注入のときから変化させているので、第1回目と第2回目のイオン注入処理において、重複してイオン注入が行われる領域(図中斜線で示す)すなわち、規定のドーズ量でイオン注入が行われる領域は、ドレイン側とソース側で一致する。また、ゲート電極12の影の影響で、規定量の半分のドーズ量でイオン注入が行われることとなった領域(図中点線で囲む領域)もドレイン側とソース側で一致する。更に、第1回目と第2回目のイオン注入工程において、注入される不純物イオンのドーズ量も等しい。従って、2回のイオン注入処理を通じてドレイン領域16およびソース領域17は、ゲート電極12に対して対象に形成されることとなる。
ドレイン・ソース領域の形成が完了したら、層間絶縁膜形成、コンタクトホール形成、電極層堆積、および電極層パターニングを経て、不揮発性半導体メモリが完成する。
このように、本発明の半導体装置の製造方法によれば、ウエハ搭載ステージ自体が傾いていたり、ウエハ搭載ステージ上に付着した異物等に起因してイオンビームの出射方向に対してウエハ主面が傾いている場合でも、ゲート電極を中心としてドレイン領域およびソース領域を対称に形成することが可能となり、単一セル内における電流の非対称性を解消することができる。したがって、本発明を不揮発性半導体メモリのメモリセルの形成に適用することにより、読み出し精度の安定化を図ることが可能となる。
かかる本発明の効果は、第1回目のイオン注入処理の後、第2回目のイオン注入処理の前に、ウエハを一旦ウエハ搭載ステージから取り外し、ウエハ搭載ステージに対してウエハを180°回転させて再載置することによりもたらされる。ここで、ウエハの向きを180°回転させる場合において、本発明の製造方法とは異なり、ウエハをステージから取り外すことなくウエハ搭載ステージごとウエハを回転させる場合について考える。
図8(a)は、第1回目のイオン注入を行う際、ウエハ搭載ステージ30上に付着した異物が原因でイオンビームの出射方向に対してウエハ20の主面が傾いている場合のイオン注入の様子を示している。同図に示す例では、異物によってドレイン側の高さがソース側よりも高くなっている。この場合、ソース側にゲート電極12の影となる部分が生じ、ドレイン領域16およびソース領域17はゲート電極12に対して非対称に形成されることとなる。
第1回目のイオン注入が完了したら回転機構を有するウエハ搭載ステージ30を回転させることによりウエハ20の向きを180°回転させる。ウエハ20は、ウエハ搭載ステージ30上に固定されたまま回転するので、ウエハ20の傾きの方向は回転前後で変わらず、ウエハ搭載ステージ30上に付着した異物によってドレイン側の高さがソース側よりも高くなっている状況は変わらない。図8(b)は、かかる状態で第2回目のイオン注入を実施したときのイオン注入の様子を示している。ウエハ20の傾きの方向は、第1回目のイオン注入時から変化していないので、ソース側にゲート電極12の影となる部分が生じる状況は変わらない。従って、第1回目のイオン注入処理においてイオン注入が行われる部分と、第2回目のイオン注入処理においてイオン注入が行われる部分は、ほぼ同じとなり、最終的にドレイン領域16およびソース領域17はゲート電極12に対して非対称に形成されることとなる。従って、ウエハ20を載置したままウエハ搭載ステージ30を回転させる方法によっては、単一セルにおける電流の非対称性を解消するには至らない。
次に、複数のウエハを一括処理するバッチ式イオン注入装置を用いる場合について説明する。図9は、バッチ式イオン注入装置のウエハ搭載部の構成を示す平面図であり、図10は、図9における10―10線に沿った断面図である。
回転ディスク40は、円盤状の回転ステージであり、上面には外縁に沿って配置された複数のウエハ搭載ステージ30が設けられ、背面には回転軸40aが設けられている。回転ディスク40は、図示しない駆動機構により回転軸40aを回転中心として回転駆動され、更に回転軸40aと垂直な方向に直動するようになっている。
処理対象となるウエハは、各ウエハ搭載ステージ30の上に載置され、図示しないクランプ機構によって固定される。回転ディスク40の外周領域には、中心部に向けて傾斜した傾斜面40bが設けられており、ウエハ搭載ステージ30は、この傾斜面40b上に設けられている。このように、回転ディスク40の外周領域に傾斜面40bが設けられるのは、回転ディスク40が回転したときに生じる遠心力によって、ウエハ搭載ステージ30上に載置されたウエハ20が脱落したいようにするためである。
イオン注入は、回転ディスク40の最上位置に到来したウエハに対してのみ行われ、固定化された照射領域50の範囲で注入される。回転ディスク40は、イオン注入の処理対象となる最上位置のウエハの主面がイオンビームの出射方向に対して垂直になるように、イオンビームの出射方向に対して角度θの傾きをもって設置される。
上記した構成のバッチ式イオン注入装置を用いて、ドレイン・ソース領域を形成する場合においても、ウエハ搭載ステージの設置状態が不適切であったり、ウエハ載置面上に異物が付着していると、ドレイン領域およびソース領域がゲート電極に対して非対称に形成されることとなる。そこで、何らかの原因によってウエハ主面が傾いてしまった場合でも、ドレイン領域およびソース領域がゲート電極に対して非対称とならないように、以下に示す方法でイオン注入を行う。
図11は、上記した構成のバッチ式イオン注入装置を用いたドレイン・ソース領域形成工程において行われる各処理を示したフローチャートである。
まず、回転ディスク40に設けられた各ウエハ搭載ステージ30上にゲート電極12およびサイドウォール15の形成まで完了したウエハ20を載せる。このとき、ゲート長方向と直交するゲート電極12の伸張方向が当該ウエハの載置位置における回転ディスク40の回転軌跡の接線方向と平行となるように各ウエハを載置する。各ウエハをこのように載置することにより、回転ディスク40の外周領域に設けられた傾斜面40bに起因するゲート電極のシャドウイングの影響を最小限に押さえることができる。すなわち、ウエハが回転ディスクの最上位置に到達する前後においては、ウエハ主面はイオンビームの出射方向に対して僅かに傾き、垂直からずれた角度でイオン注入がなされてしまう部分が生じることとなる。しかしながら、ゲート電極の伸張方向を回転軌跡の接線方向と平行となるように載置することにより、ウエハ主面がイオンビームの出射方向に対して傾いたとしても、その傾きの方向は、ゲート電極12の影を形成する方向とはならないため、ドレイン・ソース領域が非対称に形成されることはない。図9は、この段階において各ウエハ搭載ステージ30上に載置されるウエハ20の向きを例示したものである。ウエハ20は、クランプ機構等によってウエハ搭載ステージ30上に固定される(ステップS11)。
次に、ウエハ20の向きを維持したまま、ドレイン領域16およびソース領域17を形成するための第1回目のイオン注入を実施する。イオン注入が行われている間、回転ディスク40は高速で回転し、回転ディスク40の最上位置に到来したウエハに対してのみイオン注入が行われる。回転ディスク40は、直動機構により回転軸40aと垂直な方向に駆動され、各ウエハ20の全面に亘ってイオン注入が行われる。このように、バッチ式イオン注入装置では、ウエハ搭載ステージ30上に載置された全てのウエハ20が一括処理される。イオン注入は2回に分けて行われ、第1回目のイオン注入においては、規定量の半分のドーズ量でイオン注入を実施する。例えば総ドーズ量1×1015/cm-2でイオン注入を行うことにより、ドレイン領域16およびソース領域17を形成する場合、第1回目のイオン注入ではドーズ量を5×1014/cm-2に設定する(ステップS12)。
ウエハ搭載ステージ30の設置状況やウエハ搭載ステージ30上に付着した異物等に起因して、ウエハ主面がイオンビームの出射方向に対して傾いている場合と、傾いていない場合のイオン注入の様子は、上記した枚葉式イオン注入処理装置を使用した場合と同様であり、図6(a)〜(c)に示される。
すなわち、ウエハ主面がイオンビームの出射方向に対して傾いていない場合には、不純物イオンは、ウエハ主面に対して垂直に入射するため、ドレイン領域16およびソース領域17は、ゲート電極に対して対称に形成される(図6(a))。
一方、ウエハ搭載ステージ30の設置状況やウエハ搭載ステージ30上に付着した異物等に起因して、ウエハ主面がイオンビームの出射方向に対して傾いている場合には、ドレイン側又はソース側のいずれか一方にゲート電極12の影となる部分が生じるため、ドレイン側においてイオン注入が行われる領域とソース側においてイオン注入が行われる領域は、ゲート電極12に対して非対称となる(図6(b)、図6(c))。
各ウエハ20に対して第1回目のイオン注入処理が完了したら、各ウエハ20を一旦ウエハ搭載ステージ30上から取り外し、ウエハの向きを180°回転させて再度ウエハステージ30上に載置する。このとき、ウエハ搭載ステージ30ごと回転させるのではなく、ウエハ搭載ステージ30に対してウエハ20を回転させる。ここでもゲート長方向と直交するゲート電極12の伸張方向が当該ウエハの載置位置における回転ディスク40の回転軌跡の接線方向と平行となるように各ウエハ20を載置する。図12にこの段階においてウエハ搭載ステージ30上に載置されるウエハ20の向きを例示した平面図を示す。各ウエハ20は、クランプ機構等によってウエハ搭載ステージ30上に固定される(ステップS13)。
次に、各ウエハ20の向きを維持したまま、第2回目のイオン注入を実施する。第2回目のイオン注入は、第1回目のイオン注入の場合と同様、規定量の半分のドーズ量でイオン注入を実施する。例えば総ドーズ量1×1015/cm-2でイオン注入を行うことにより、ドレイン領域16およびソース領域17を形成する場合、第2回目のイオン注入ではドーズ量を5×1014/cm-2に設定する(ステップS14)。
ウエハ搭載ステージ30の設置状況やウエハ搭載ステージ30上に付着した異物等に起因して、ウエハ主面がイオンビームの出射方向に対して傾いている場合と、傾いていない場合のイオン注入の様子は、上記した枚葉式イオン注入処理装置を使用した場合と同様であり、図7(a)〜(c)に示される。
すなわち、ウエハ主面がイオンビームの出射方向に対して傾いていない場合には、不純物イオンは、ウエハ主面に対して垂直に入射するため、ドレイン領域16およびソース領域17は、ゲート電極に対して対象に形成される。(図7(a))
一方、ウエハ搭載ステージ30の設置状況やウエハ搭載ステージ30上に付着した異物等に起因して、ウエハ主面がイオンビームの出射方向に対して傾いている場合には、第1回目のイオン注入のときと同様、ドレイン側においてイオン注入が行われる領域とソース側においてイオン注入が行われる領域は、ゲート電極12に対して非対称となる。しかしながら、ウエハ搭載ステージ30に対してウエハ20の向きを180°回転させることによりウエハの傾きの方向を第1回目のイオン注入のときから変化させているので、第1回目と第2回目のイオン注入処理において、重複してイオン注入が行われる領域(図中斜線で示す)すなわち、規定のドーズ量でイオン注入が行われる領域は、ドレイン側とソース側で一致する。また、ゲート電極12の影の影響で、規定量の半分のドーズ量でイオン注入が行われることとなった領域(図中点線で囲む領域)もドレイン側とソース側で一致する。更に、第1回目と第2回目のイオン注入工程において、注入される不純物イオンのドーズ量も等しい。従って、2回のイオン注入処理を通じてドレイン領域16およびソース領域17は、ゲート電極12に対して対象に形成されることとなる(図7(b)、図7(c))。
このように、バッチ式イオン注入装置を使用する場合においてもウエハ搭載ステージ30自体が傾いていたり、ウエハ搭載ステージ30上に付着した異物等に起因してイオンビームの出射方向に対してウエハ主面が傾く場合があるが、本発明の半導体装置の製造方法によれば、このような場合でもゲート電極12を中心としてドレイン領域16およびソース領域17を対称に形成することが可能となり、電流の非対称性を解消することができる。したがって、本発明を不揮発性半導体メモリのメモリセルの形成に適用することにより、読み出し精度の安定化を図ることが可能となる。
尚、上記した実施例においては、ウエハ主面に対して垂直方向にイオンビームを照射する場合を基準として説明したが、イオンビームの出射方向に対して意図的にウエハ主面を傾けた状態でイオン注入を行う場合についても有効である。
10 p型シリコン基板
11 ゲート酸化膜
12 ゲート電極
13 トンネル酸化膜
14 電荷蓄積層
15 サイドウォールスペーサ
16 ドレイン領域
17 ソース領域
20 ウエハ
30 ウエハ搭載ステージ
40 回転ディスク
40a 回転軸
40b 傾斜面

Claims (6)

  1. MOS構造を有する半導体装置の製造方法であって、
    半導体基板上にゲート酸化膜を形成する工程と、
    前記ゲート酸化膜上にゲート電極を形成する工程と、
    前記半導体基板の表面の前記ゲート電極を挟む位置にドレイン領域およびソース領域を形成する工程と、を含み、
    前記ドレイン領域およびソース領域を形成する工程は、前記半導体基板をイオン注入装置の搭載ステージ上に載置して、前記半導体基板の表面に不純物イオンを注入する第1のイオン注入工程と、
    前記搭載ステージの載置面内において、前記半導体基板を前記搭載ステージに対して180°回転させた向きで前記搭載ステージ上に再載置して、前記半導体基板の表面に前記不純物イオンを注入する第2のイオン注入工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 前記第1のイオン注入工程における不純物イオンのドーズ量と前記第2のイオン注入工程における前記不純物イオンのドーズ量は、等しいことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記ゲート電極のドレイン側およびソース側の両側壁部に電荷蓄積層を形成する工程を更に含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記搭載ステージは複数であり、
    前記第1および第2のイオン注入工程において、前記搭載ステージの各々の上に載置された複数の半導体基板に対して一括してイオン注入が行われることを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記搭載ステージの各々は、前記イオン注入装置に設けられた回転ディスクの外縁に沿って配置され、
    前記第1および第2イオン注入工程において、前記回転ディスクの回転動作によって所定の照射位置に到来した前記半導体基板に対してイオン注入が行われることを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記回転ディスクは、前記搭載ステージの各々が設置された外周領域において、回転中心に向けて傾斜した傾斜面を有し、
    前記第1および第2イオン注入工程において、前記半導体基板の各々は、ゲート長方向と直交する前記ゲート電極の伸長方向が、当該半導体基板の載置位置における前記回転ディスクの回転奇跡の接線方向と平行となるように、前記搭載ステージ上に載置されることを特徴とする請求項5に記載の半導体装置の製造方法。
JP2009084270A 2009-03-31 2009-03-31 半導体装置の製造方法 Expired - Fee Related JP5486207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009084270A JP5486207B2 (ja) 2009-03-31 2009-03-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009084270A JP5486207B2 (ja) 2009-03-31 2009-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010238854A true JP2010238854A (ja) 2010-10-21
JP5486207B2 JP5486207B2 (ja) 2014-05-07

Family

ID=43092934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009084270A Expired - Fee Related JP5486207B2 (ja) 2009-03-31 2009-03-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5486207B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63233567A (ja) * 1987-03-23 1988-09-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH01200619A (ja) * 1988-02-05 1989-08-11 Yamaha Corp 集積回路装置の製法
JP2005183458A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置
JP2007165396A (ja) * 2005-12-09 2007-06-28 Sharp Corp 半導体記憶装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63233567A (ja) * 1987-03-23 1988-09-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH01200619A (ja) * 1988-02-05 1989-08-11 Yamaha Corp 集積回路装置の製法
JP2005183458A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置
JP2007165396A (ja) * 2005-12-09 2007-06-28 Sharp Corp 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
JP5486207B2 (ja) 2014-05-07

Similar Documents

Publication Publication Date Title
KR100221062B1 (ko) 플래시메모리 및 그 제조방법
EP1793424B1 (en) Nonvolatile memory
US9646978B2 (en) Self-aligned flash memory device with word line having reduced height at outer edge opposite to gate stack
KR100418091B1 (ko) 반도체 소자의 제조 방법
JP2008034825A (ja) 不揮発性メモリ素子、その動作方法及びその製造方法
CN1795510A (zh) 具有电荷存储位置的存储器
US20210210610A1 (en) Spacer formation with straight sidewall
JP2010192895A (ja) 不揮発性メモリセル及びその製造方法
US20170345835A1 (en) Self-aligned flash memory device
CN1812062A (zh) 形成半导体结构的方法
EP2613343B1 (fr) Procédé de fabrication d&#39;une cellule mémoire non volatile à double grille
JP4938978B2 (ja) メモリーアレイの製造方法
US20170323980A1 (en) Semiconductor device and method of manufacturing same
US7256085B2 (en) Semiconductor memory device and manufacturing method thereof
KR100950473B1 (ko) 균일한 두께의 게이트스페이서막을 갖는 반도체소자의제조방법
US11856767B2 (en) Method for improving control gate uniformity during manufacture of processors with embedded flash memory
US7528438B2 (en) Non-volatile memory including assist gate
JP2005533370A5 (ja)
JP2007049119A (ja) フラッシュメモリ素子およびその製造方法
JP5486207B2 (ja) 半導体装置の製造方法
TWI695490B (zh) 一種減低半導體裝置中扭結效應的方法
US7439143B2 (en) Flash memory device and method of manufacturing the same
US7923327B2 (en) Method of fabricating non-volatile memory device with concavely depressed electron injection region
CN108231757B (zh) 一种半导体器件及其制造方法
US7537992B2 (en) Method for manufacturing flash memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140221

R150 Certificate of patent or registration of utility model

Ref document number: 5486207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees