JP2010238854A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010238854A JP2010238854A JP2009084270A JP2009084270A JP2010238854A JP 2010238854 A JP2010238854 A JP 2010238854A JP 2009084270 A JP2009084270 A JP 2009084270A JP 2009084270 A JP2009084270 A JP 2009084270A JP 2010238854 A JP2010238854 A JP 2010238854A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- wafer
- gate electrode
- mounting stage
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000005468 ion implantation Methods 0.000 claims abstract description 130
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 150000002500 ions Chemical class 0.000 claims abstract description 21
- 238000003860 storage Methods 0.000 claims description 25
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 175
- 238000010884 ion-beam technique Methods 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000009826 distribution Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 6
- 238000009434 installation Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】
半導体基板上にゲート酸化膜を形成する。ゲート酸化膜上にゲート電極を形成する。半導体基板の表面のゲート電極を挟む位置にドレイン領域およびソース領域を形成する。ドレイン領域およびソース領域を形成する工程は、半導体基板をイオン注入装置の搭載ステージ上に載置して、ゲート電極をマスクとして半導体基板の表面に不純物イオンを注入する第1のイオン注入工程と、搭載ステージの載置面内において、半導体基板を搭載ステージに対して180°回転させた向きに搭載ステージ上に再載置して、ゲート電極をマスクとして半導体基板の表面に不純物イオンを注入する第2のイオン注入工程と、を含む。
【選択図】図4
Description
一方、ウエハ搭載ステージ30の設置状況やウエハ搭載ステージ30上に付着した異物等に起因して、ウエハ主面がイオンビームの出射方向に対して傾いている場合には、第1回目のイオン注入のときと同様、ドレイン側においてイオン注入が行われる領域とソース側においてイオン注入が行われる領域は、ゲート電極12に対して非対称となる。しかしながら、ウエハ搭載ステージ30に対してウエハ20の向きを180°回転させることによりウエハの傾きの方向を第1回目のイオン注入のときから変化させているので、第1回目と第2回目のイオン注入処理において、重複してイオン注入が行われる領域(図中斜線で示す)すなわち、規定のドーズ量でイオン注入が行われる領域は、ドレイン側とソース側で一致する。また、ゲート電極12の影の影響で、規定量の半分のドーズ量でイオン注入が行われることとなった領域(図中点線で囲む領域)もドレイン側とソース側で一致する。更に、第1回目と第2回目のイオン注入工程において、注入される不純物イオンのドーズ量も等しい。従って、2回のイオン注入処理を通じてドレイン領域16およびソース領域17は、ゲート電極12に対して対象に形成されることとなる(図7(b)、図7(c))。
11 ゲート酸化膜
12 ゲート電極
13 トンネル酸化膜
14 電荷蓄積層
15 サイドウォールスペーサ
16 ドレイン領域
17 ソース領域
20 ウエハ
30 ウエハ搭載ステージ
40 回転ディスク
40a 回転軸
40b 傾斜面
Claims (6)
- MOS構造を有する半導体装置の製造方法であって、
半導体基板上にゲート酸化膜を形成する工程と、
前記ゲート酸化膜上にゲート電極を形成する工程と、
前記半導体基板の表面の前記ゲート電極を挟む位置にドレイン領域およびソース領域を形成する工程と、を含み、
前記ドレイン領域およびソース領域を形成する工程は、前記半導体基板をイオン注入装置の搭載ステージ上に載置して、前記半導体基板の表面に不純物イオンを注入する第1のイオン注入工程と、
前記搭載ステージの載置面内において、前記半導体基板を前記搭載ステージに対して180°回転させた向きで前記搭載ステージ上に再載置して、前記半導体基板の表面に前記不純物イオンを注入する第2のイオン注入工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記第1のイオン注入工程における不純物イオンのドーズ量と前記第2のイオン注入工程における前記不純物イオンのドーズ量は、等しいことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記ゲート電極のドレイン側およびソース側の両側壁部に電荷蓄積層を形成する工程を更に含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記搭載ステージは複数であり、
前記第1および第2のイオン注入工程において、前記搭載ステージの各々の上に載置された複数の半導体基板に対して一括してイオン注入が行われることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記搭載ステージの各々は、前記イオン注入装置に設けられた回転ディスクの外縁に沿って配置され、
前記第1および第2イオン注入工程において、前記回転ディスクの回転動作によって所定の照射位置に到来した前記半導体基板に対してイオン注入が行われることを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記回転ディスクは、前記搭載ステージの各々が設置された外周領域において、回転中心に向けて傾斜した傾斜面を有し、
前記第1および第2イオン注入工程において、前記半導体基板の各々は、ゲート長方向と直交する前記ゲート電極の伸長方向が、当該半導体基板の載置位置における前記回転ディスクの回転奇跡の接線方向と平行となるように、前記搭載ステージ上に載置されることを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009084270A JP5486207B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009084270A JP5486207B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010238854A true JP2010238854A (ja) | 2010-10-21 |
JP5486207B2 JP5486207B2 (ja) | 2014-05-07 |
Family
ID=43092934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009084270A Expired - Fee Related JP5486207B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5486207B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63233567A (ja) * | 1987-03-23 | 1988-09-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
JPH01200619A (ja) * | 1988-02-05 | 1989-08-11 | Yamaha Corp | 集積回路装置の製法 |
JP2005183458A (ja) * | 2003-12-16 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及びその製造装置 |
JP2007165396A (ja) * | 2005-12-09 | 2007-06-28 | Sharp Corp | 半導体記憶装置の製造方法 |
-
2009
- 2009-03-31 JP JP2009084270A patent/JP5486207B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63233567A (ja) * | 1987-03-23 | 1988-09-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
JPH01200619A (ja) * | 1988-02-05 | 1989-08-11 | Yamaha Corp | 集積回路装置の製法 |
JP2005183458A (ja) * | 2003-12-16 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及びその製造装置 |
JP2007165396A (ja) * | 2005-12-09 | 2007-06-28 | Sharp Corp | 半導体記憶装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5486207B2 (ja) | 2014-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100221062B1 (ko) | 플래시메모리 및 그 제조방법 | |
EP1793424B1 (en) | Nonvolatile memory | |
US9646978B2 (en) | Self-aligned flash memory device with word line having reduced height at outer edge opposite to gate stack | |
KR100418091B1 (ko) | 반도체 소자의 제조 방법 | |
JP2008034825A (ja) | 不揮発性メモリ素子、その動作方法及びその製造方法 | |
CN1795510A (zh) | 具有电荷存储位置的存储器 | |
US20210210610A1 (en) | Spacer formation with straight sidewall | |
JP2010192895A (ja) | 不揮発性メモリセル及びその製造方法 | |
US20170345835A1 (en) | Self-aligned flash memory device | |
CN1812062A (zh) | 形成半导体结构的方法 | |
EP2613343B1 (fr) | Procédé de fabrication d'une cellule mémoire non volatile à double grille | |
JP4938978B2 (ja) | メモリーアレイの製造方法 | |
US20170323980A1 (en) | Semiconductor device and method of manufacturing same | |
US7256085B2 (en) | Semiconductor memory device and manufacturing method thereof | |
KR100950473B1 (ko) | 균일한 두께의 게이트스페이서막을 갖는 반도체소자의제조방법 | |
US11856767B2 (en) | Method for improving control gate uniformity during manufacture of processors with embedded flash memory | |
US7528438B2 (en) | Non-volatile memory including assist gate | |
JP2005533370A5 (ja) | ||
JP2007049119A (ja) | フラッシュメモリ素子およびその製造方法 | |
JP5486207B2 (ja) | 半導体装置の製造方法 | |
TWI695490B (zh) | 一種減低半導體裝置中扭結效應的方法 | |
US7439143B2 (en) | Flash memory device and method of manufacturing the same | |
US7923327B2 (en) | Method of fabricating non-volatile memory device with concavely depressed electron injection region | |
CN108231757B (zh) | 一种半导体器件及其制造方法 | |
US7537992B2 (en) | Method for manufacturing flash memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5486207 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |