JPH01199397A - 不揮発性半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、書き込み、消去可能なプログラムメモリ（Ｅ
ＰＲＯＭ）に代表されるように電荷捕獲により不揮発性
記憶保持を行なう半導体記憶装置に関するものである。

従来の技術 近年、不揮発性半導体メモリは大容量化が進むとともに
、書き込み電圧（Ｖｐｐ）の低下も進んできた。しかる
に、書き込み電圧の低下は、同一メモリセルで比較した
場合、書き込み特性が悪くなる結果をまねく。

以下、従来の不揮発性半導体記憶装置の回路構成とその
書き込みの動作について説明する。第３図は従来の不揮
発性半導体記憶装置の回路構成を簡単に示したブロック
図である。１は書き込み回路、２は書き込みを制御する
コントロール回路、３はコントロール回路からの出力信
号が入力されるアドレス回路である。４ａはロウデコー
ダ回路、４ｂはコラムデコーダ回路であり、それぞれ書
き込み回路１、コントロール回路２、アドレス回路３に
接続されている。５はデータ入出力回路であり、コント
ロール回路２、コラムデコーダ回路４ｂに接続されてい
る。６ａ〜６１はメモリセルであり、ロウデコーダ回路
４ａとコラムデコーダ回路４ｂに接続されている。

このように構成された従来の不揮発性半導体記憶装置の
書き込み動作を説明する。第３図のアドレス回路３から
ロウデコーダ回路４ａ、コラムデコーグ４ｂを通して書
き込むべきメモリセルを選択し、かつコントロール回路
２からの書き込み制御信号を受けて、データ人出回路５
からの入力データによって選択されたメモリセル６ａ〜
６１に対し、書き込み回路１からコラムデコーダ回路４
ｂを通して選択されだビット線、すなわちメモリセル６
ａ〜６１のドレインへ、またロウデコーダ回路４ａを通
して選択されたワード線、すなわちメモリセル６ａ〜６
１のゲートへ高電圧が印加され、書き込みがなされる。

周知のように、メモリセル６ａ〜６１への書き込みは、
メモリセル６ａ〜６１のゲートとドレインに高電圧を印
加し、フローティングゲートへ電荷を捕獲せしめること
で、該メモリセル６ａ〜６１のしきいｆｉｔ圧を変化さ
せることである。この書き込みを行う際のメモリセルゲ
ートおよびドレインへかかる電圧は、高い方が同一メモ
リセルで比敦した場合、メモリセルのしきい値を十分に
変化せしめ、良い書き込み特性が得られる。

発明が解決しようとする課題 上記の従来の構成ではメモリセルへの書き込みを行う際
は、メモリセルのドレインに高電圧が印加され、該メモ
リセルのトレインからソース（ＧＮＤ）へ電流が流れ、
電荷（ホットエレクトロン）が発生し、この電荷をフロ
ーティングゲートで捕獲するか、ｖｐｐ端子から１つの
書き込み回路を通してメモリセルのゲートとドレインへ
高電圧を印加するので、メモリセルに電流が流れる間、
その電圧降下によりメモリセルのゲートへかかる電圧は
下がってしまい、書き込み特性が悪くなるという欠点を
有していた。

本発明は上記従来の問題点を解決するもので、メモリセ
ルを書き込む際に少くともメモリセルのゲート電圧が低
下することなく、書き込み特性を向上できる不揮発性半
導体記憶装置を提供することを目的とするものである。

課題を解決するための手段 上記問題点を解決するために、本発明の半導体記憶装置
は、ｖｐｐ端子を共用する２つの書き込み回路を有し、
それぞれビット線方向、ワード線方向に書き込み時、別
経路から同時に高電圧を印加可能としたものである。

作用 上記構成により、書き込み時、メモリセルのそれぞれの
ビット線方向、ワード方向から別経路を通して同時に高
電圧を印加するので、メモリセルのゲートへ印加する電
圧を低下させることはなくなり、書き込み特性を向上さ
せることが可能である。

゛実施例 以下本発明の一実施例について図面を参照しながら説明
する。

第１図は本発明一実施例における不揮発性半導体記憶装
置の回路構成を示したブロック図である。

１１ａは第１書き込み回路、１１ｂは第２書き込み回路
であり、それぞれ書き込みを制御するコントロール回路
１２に接続されている。また、コントロール回路１２か
らの出力信号はアドレス回路１３に入力される。１４ａ
はロウデコーダ回路、１４ｂはコラムデコーダ回路であ
り、それぞれ書き込み回路１１ａ。

１１ｂ１コントロ一ル回路１２、アドレス回路１３に接
続されている。１５はデータ入出力回路であり、コント
ロール回路１２とコラムデコーダ回路１４ｂに接続され
ている。１６ａ〜１６；はメモリセルであり、ロウデコ
ーダ回路１４ａ、コラムデコーダ回路１４ｂに接続され
ている。

第２図（ａ）（ｂ）は第１図に示す書き込み回路１１ａ
。

１１ｂの一例を示している。第２図において、１７ａ。

１７ｂおよび１７Ｃは書き込み回路１１ａおよび１１ｂ
の出力トランジスタであり、出力トランジスタ１７ａの
ソース、ドレインは出力端１８ａとｖｐｐ端子へ、また
出力トランジスタ１７ｂのソース、ドレインは出力端１
８ａとＶｃｃ端子へそれぞれ接続されている。

出力トランジスタ１７ａ、１７ｂの各ゲートは第１書き
込み回路１１ａ内の制御回路１９ａに接続されている。

同様に、出力トランジスタ１７ｃのソース、トレインは
出力端１８ｂおよびｖｐｐ端子へ、また出力トランジス
タ１７ｃのゲートは第２書き込み回路１１ｂ内の制御回
１！ｌ＄１９ｂに接続されている。制御回路１９ａ。

１９ｂは書き込み回路１１ａ、１１ｂの出力トランジス
タ１７ａ〜１７Ｃを制御する回路で、第１図のコントロ
ール回路１２に接続されており、コントロール信号２０
が入力される。また、書き込み回路１１ａ、１１ｂの出
力端１８ａ、　１８ｂは第１図のロウデコーダ回路１４
ａとコラムデコーダ回路１４ｂにそれぞれ接続されてい
る。

このように構成された不揮発性半導体記憶装置において
、その書き込み動作について第１図および第２図をもと
に説明する。アドレス回路１３からロウデコーダ回路１
４ａ、コラムデコーダ回路１４ｂを通して書き込むべき
メモリセル１６ａ〜１６ｉを選択し、かつコントロール
回路１２からの書き込み制御信号を受けて、データ入出
力回路１５からの入力データによって選択されたメモリ
セル１６ａ〜１６ｉに対し、該メモリセルへ書き込む、
その際、書き込むべきメモリセル１ｆ３ａ〜１６ｉのゲ
ート方向へは、第１書き込み回路１１ａの出力トランジ
スタ１７ａをコントロール信号２０により制御回路１９
ａを通じてＯＮさせ、出力トランジスタ１７ｂをＯＦＦ
させておき、それによりｖｐｐ端子より高圧（Ｖｌ）Ｄ
）が出力トランジスタ１７ａから出力端１８ａを通して
さらにロウデコーダ回路１４ａとワード線を通して書き
込むべきメモリセル１６ａ〜１６ｉのゲートへ印加され
る。書き込むべきメモリセルｌｅａ〜１６ｉのドレイン
方向へは、第２書き込み回７１１１ｂの出力トランジス
タ１７ｃをコントロール信号２０により制御回路１９ｂ
を通じてＯＮさせておき、それにより■ｐｐ端子より高
圧（ＶＥＩＥＩ）が出力トランジスタ１７ｃから出力端
１８ｂを通じてさらにコラムデコーダ回路１４ｂとビッ
ト線を通じて書き込むべきメモリセル１６ａ〜１６ｉの
ゲートと同じタイミングで印加される。

発明の効果 以上のように、本発明によれば、メモリセルのゲート方
向とドレイン方向への書き込み回路を分けたので、書き
込み時、メモリセルのドレイン方向の電圧降下の影響を
受けることなく該メモリセルのゲートに高圧を印加せし
めることが可能であり、書き込み特性を向上させるのに
極めて有効である。

【図面の簡単な説明】

第１図は本発明の一実施例の不揮発性半導体記憶装置の
ブロック図、第２図（ａ）（ｂ）は同不揮発性半導体記
憶装置の２つの書込み回路の一例を示す図、第３図は従
来の不揮発性半導体記憶装置のブロック図である。 １１ａ、　１１ｂ・・・書き込み回路、１２・・・コン
トロール回路、１３・・・アドレス回路、１４ａ、　１
４ｂ・・・ロウデコーダ回路、１５・・・データ入出力
回路、１６ａ〜１６１・・・メモリセル、１７ａ〜１７
ｃ・・・出力トランジスタ、１８ａ。 ｉａｂ・・・出力端。 代理人　　　森　　本　　義　　私 用１図 に ｆｄｉ−ｆｄｉ　　−−−メリ琶ｊし 笥２図 （む　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　（トノ第３図

Claims (1)

【特許請求の範囲】
1. １、メモリセルのゲートとドレインに高電圧を印加し、
   フローティングゲートなどへ電荷を捕獲せしめることで
   、メモリセルへの書き込みを行う不揮発性半導体記憶装
   置であつて、書き込み時メモリセルのゲートとドレイン
   へそれぞれ高圧印加経路を分けて各別に書き込む書き込
   み回路を設けた不揮発性半導体記憶装置。