JPS63248000A - 不揮発性半導体メモリ - Google Patents
不揮発性半導体メモリInfo
- Publication number
- JPS63248000A JPS63248000A JP62081481A JP8148187A JPS63248000A JP S63248000 A JPS63248000 A JP S63248000A JP 62081481 A JP62081481 A JP 62081481A JP 8148187 A JP8148187 A JP 8148187A JP S63248000 A JPS63248000 A JP S63248000A
- Authority
- JP
- Japan
- Prior art keywords
- writing
- circuit
- page
- write
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000015654 memory Effects 0.000 abstract description 33
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電荷捕獲により、不揮発性記憶保持を行う半
導体メモリに関するものである。
導体メモリに関するものである。
従来の技術
近年、不揮発性半導体メモリは大容量化が進むと共に書
き込み時間の短縮を求められるようになった。ページ書
き込みを用いるのも書き込み時間短縮化のひとつの方策
である。以下に従来のベージ書き込みを通常書き込みと
比べながら説明する。
き込み時間の短縮を求められるようになった。ページ書
き込みを用いるのも書き込み時間短縮化のひとつの方策
である。以下に従来のベージ書き込みを通常書き込みと
比べながら説明する。
第２図は従来の不揮発性半導体メモリにおけるひとつの
入出力部を中心に書き込み系を示したものである。１は
書き込み回路、２ａ、２ｂ、２ｃは書き込み用トランジ
スタ、３，４は入出力回路、５はコラムデコーダ回路、
６ａ、６ｂ、６ｃ・・・・・・６ｆはメモリセル、７は
メモリセルアレイ、８はロウデコーダ回路、ｅ・・・・
・・ｍはビット線である。
入出力部を中心に書き込み系を示したものである。１は
書き込み回路、２ａ、２ｂ、２ｃは書き込み用トランジ
スタ、３，４は入出力回路、５はコラムデコーダ回路、
６ａ、６ｂ、６ｃ・・・・・・６ｆはメモリセル、７は
メモリセルアレイ、８はロウデコーダ回路、ｅ・・・・
・・ｍはビット線である。
以上のように構成された従来の不揮発性半導体メモリの
書き込み系においてその書き込み方法を説明する。
書き込み系においてその書き込み方法を説明する。
まず、通常書き込みを行う場合は、１バイトあるいは１
ワードを書き込むので、第２図ではｅからｍ迄のビット
線のうち１本のビット線がコラムデコーダ回路５によっ
て選択される。また、ロウデコーダ回路８によって１本
のワード線が選択される。以上の動作からひとつのメモ
リセルだけが選択され、入力回路３から選択されたひと
つの書き込み用トランジスタ２ａ、２ｂあるいは２ｃが
動作し、書き込み回路から高圧（ｖＰ Ｐ ）がメモリ
セルのドレインに印加される。さらに、それと同時に選
択されたメモリセルのワード線にも高圧が印加され書き
込みがなされる。ページ書き込みを行う場合は、１バイ
トあるいは１ワードを１ページとし数ページを同時に書
き込む。仮にｎページを書き込むとすると、第２図では
、ｎ本のビット線が選択されることによってｎ個のメモ
リセルが同時に選択され、ビット線につながる全ての書
き込み用トランジスタを通して書き込み回路１からメモ
リセルのドレインならびに、ワード線を通じてゲートに
おのおの高圧が印加され書き込みがなされる。
ワードを書き込むので、第２図ではｅからｍ迄のビット
線のうち１本のビット線がコラムデコーダ回路５によっ
て選択される。また、ロウデコーダ回路８によって１本
のワード線が選択される。以上の動作からひとつのメモ
リセルだけが選択され、入力回路３から選択されたひと
つの書き込み用トランジスタ２ａ、２ｂあるいは２ｃが
動作し、書き込み回路から高圧（ｖＰ Ｐ ）がメモリ
セルのドレインに印加される。さらに、それと同時に選
択されたメモリセルのワード線にも高圧が印加され書き
込みがなされる。ページ書き込みを行う場合は、１バイ
トあるいは１ワードを１ページとし数ページを同時に書
き込む。仮にｎページを書き込むとすると、第２図では
、ｎ本のビット線が選択されることによってｎ個のメモ
リセルが同時に選択され、ビット線につながる全ての書
き込み用トランジスタを通して書き込み回路１からメモ
リセルのドレインならびに、ワード線を通じてゲートに
おのおの高圧が印加され書き込みがなされる。
周知のようにメモリセルへの書き込みは電荷をメモリセ
ルのフローティングゲートで捕獲することにより、しき
い値電圧を変化させて行い、この捕獲する電荷量によっ
てしきい値電圧の変化量も決まる。電荷をメモリセルの
フローティングゲートへ捕獲せしめ、しきい値電圧を十
分に変化させる書き込みを行うためには、メモリセルへ
書き込み回路１から適切な電流を供給しなければならな
い。仮に適切な電流がメモリセルのドレインに供給され
なければ十分なしきい値電圧の変化が得られず、書き込
みが悪くなってしまう。
ルのフローティングゲートで捕獲することにより、しき
い値電圧を変化させて行い、この捕獲する電荷量によっ
てしきい値電圧の変化量も決まる。電荷をメモリセルの
フローティングゲートへ捕獲せしめ、しきい値電圧を十
分に変化させる書き込みを行うためには、メモリセルへ
書き込み回路１から適切な電流を供給しなければならな
い。仮に適切な電流がメモリセルのドレインに供給され
なければ十分なしきい値電圧の変化が得られず、書き込
みが悪くなってしまう。
発明が解決しようとする問題点
上記の従来の構成では、メモリセルへの書き込みは第２
図の書き込み回路１からメモリセルのゲートおよびドレ
インへ高圧を印加し、メモリセルのドレインへ電流を供
給することでなされるので、ひとつの書き込み回路でペ
ージ書き込みを行う書き込み方式では、通常書き込みを
行う場合に比べ、複数のメモリセルへ電流を供給しな（
ではならず、通常書き込みに比べ適切な電流をメモリセ
ルのドレインへ供給できず書き込みが悪くなるという欠
点を有していた。
図の書き込み回路１からメモリセルのゲートおよびドレ
インへ高圧を印加し、メモリセルのドレインへ電流を供
給することでなされるので、ひとつの書き込み回路でペ
ージ書き込みを行う書き込み方式では、通常書き込みを
行う場合に比べ、複数のメモリセルへ電流を供給しな（
ではならず、通常書き込みに比べ適切な電流をメモリセ
ルのドレインへ供給できず書き込みが悪くなるという欠
点を有していた。
本発明では上記従来の問題点を解決するもので、ページ
書き込みにおいても、通常書き込みと同等の書き込みの
良さが得られる不揮発性半導体メモリを提供することを
目的とする。
書き込みにおいても、通常書き込みと同等の書き込みの
良さが得られる不揮発性半導体メモリを提供することを
目的とする。
問題点を解決するための手段
本発明は、書き込み制御回路を用いて、通常書き込み用
書き込み回路以外に、ページ書き込み用書き込み回路を
そなえた不揮発性半導体メモリである。
書き込み回路以外に、ページ書き込み用書き込み回路を
そなえた不揮発性半導体メモリである。
作用
この構成によって通常書き込みを行う場合とページ書き
込みを行う場合に用いる書き込み回路を使い分けて書き
込みを行うことができる。
込みを行う場合に用いる書き込み回路を使い分けて書き
込みを行うことができる。
実施例
以下５本発明の一実施例について説明する。
第１図は本発明の実施例における不揮発性、半導体メモ
リの書き込み系統を示したものである。９は１バイトあ
るいは１ワードのみを書き込む書き込み回路、１０はペ
ージ書き込み用書き込み回路であり、高電圧が書き込み
用トランジスタ１７ａ〜１７ｃに印加される。第１図中
、１１は入力回路、１２は出力回路、１３はコラムデコ
ーダ、１５ａ〜１５ｆはメモリセル、１４はメモリセル
７ルイ、１６はロウデコーダ、ｅ−ｍはビット線である
。また１８は書き込み制御回路である。
リの書き込み系統を示したものである。９は１バイトあ
るいは１ワードのみを書き込む書き込み回路、１０はペ
ージ書き込み用書き込み回路であり、高電圧が書き込み
用トランジスタ１７ａ〜１７ｃに印加される。第１図中
、１１は入力回路、１２は出力回路、１３はコラムデコ
ーダ、１５ａ〜１５ｆはメモリセル、１４はメモリセル
７ルイ、１６はロウデコーダ、ｅ−ｍはビット線である
。また１８は書き込み制御回路である。
以上のように構成された不揮発性半導体メモリの書き込
み系において、その書き込み方法について説明する。
み系において、その書き込み方法について説明する。
通常書き込みを行う場合は、第１図の書き込み回路１８
からの制御信号を受けて、不揮発性半導体メモリを通常
書き込みモードにする。このとき、ページ書き込み回路
１０は動作させず、書き込み回路９のみを動作させる。
からの制御信号を受けて、不揮発性半導体メモリを通常
書き込みモードにする。このとき、ページ書き込み回路
１０は動作させず、書き込み回路９のみを動作させる。
コラムデコーダ回路１３およびロウデコーダ回路１６に
よって１個のメモリセルを選択し、入力回路１１から１
７ａ〜１７ｃの書き込み用トランジスタのひとつを動作
させ、書き込み回路９から書き込みを行う。
よって１個のメモリセルを選択し、入力回路１１から１
７ａ〜１７ｃの書き込み用トランジスタのひとつを動作
させ、書き込み回路９から書き込みを行う。
ページ書き込みを行う場合は、第１図の書き込み回路１
８から制御信号を受けて、ページ書き込みモードにする
ことにより、ページ書き込み回路１０を動作させ、書き
込み回路９を動作させないでお（。ｎページを書き込む
場合はｎ個のメモリセルをコラムデコーダ回路１３およ
びロウデコーダ回路１６を動作させて選択する。さらに
その選択されたｎ個のメモリセルに対し、入力回路１１
により１７ａ〜１７ｃの書き込み用トランジスタを動作
させて、書き込み回路１１から適切な電流を各メモリセ
ルへ供給することで、ｎ個のメモリセルを同時に書き込
む。また、書き込み回路１０はｎ個の各メモリセルへ同
時に適切な電流を供給できるようにしておく。
８から制御信号を受けて、ページ書き込みモードにする
ことにより、ページ書き込み回路１０を動作させ、書き
込み回路９を動作させないでお（。ｎページを書き込む
場合はｎ個のメモリセルをコラムデコーダ回路１３およ
びロウデコーダ回路１６を動作させて選択する。さらに
その選択されたｎ個のメモリセルに対し、入力回路１１
により１７ａ〜１７ｃの書き込み用トランジスタを動作
させて、書き込み回路１１から適切な電流を各メモリセ
ルへ供給することで、ｎ個のメモリセルを同時に書き込
む。また、書き込み回路１０はｎ個の各メモリセルへ同
時に適切な電流を供給できるようにしておく。
発明の効果
本発明によれば、通常書き込みとページ書き込みとを行
う場合に、書き込み制御回路によって書き込み回路を使
い分けることで、ページ書き゛込みを行う場合で・も複
数のメモリセルへ同時に適切な電流を供給することが可
能であり、通常書き込みと同等の良い書き込みを行うこ
とができる。
う場合に、書き込み制御回路によって書き込み回路を使
い分けることで、ページ書き゛込みを行う場合で・も複
数のメモリセルへ同時に適切な電流を供給することが可
能であり、通常書き込みと同等の良い書き込みを行うこ
とができる。
第１図は本発明の実施例不揮発性半導体メモリの要部回
路構成図、第２図は従来の不揮発性半導体メモリの要部
回路構成図である。 １．９．１０・・・・・・書き込み回路、６ａ〜６ｆ。 １５ａ〜１５ｆ・・・・・・メモリセル、３，１１・・
・・・・入力回路、８，１６・・・・・・ロウデコーダ
回路、５゜１３・・・・・・コラムデコーダ回路。 代理人の氏名 弁理士 中尾敏男 ばか１名？−進零参
！！込み用書？！込み回路 Ｖ−ページ書！込ｈＭ普芒込み日藤 Ｉ＋−人力回路
路構成図、第２図は従来の不揮発性半導体メモリの要部
回路構成図である。 １．９．１０・・・・・・書き込み回路、６ａ〜６ｆ。 １５ａ〜１５ｆ・・・・・・メモリセル、３，１１・・
・・・・入力回路、８，１６・・・・・・ロウデコーダ
回路、５゜１３・・・・・・コラムデコーダ回路。 代理人の氏名 弁理士 中尾敏男 ばか１名？−進零参
！！込み用書？！込み回路 Ｖ−ページ書！込ｈＭ普芒込み日藤 Ｉ＋−人力回路
Claims (1)
- １バイト或いは１ワードを１ページとし数ページを同時
に書き込む手段を、１バイトあるいは１ワードのみを書
き込む手段とは別にそなえたことを特徴とする不揮発性
半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081481A JPS63248000A (ja) | 1987-04-02 | 1987-04-02 | 不揮発性半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081481A JPS63248000A (ja) | 1987-04-02 | 1987-04-02 | 不揮発性半導体メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63248000A true JPS63248000A (ja) | 1988-10-14 |
Family
ID=13747591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62081481A Pending JPS63248000A (ja) | 1987-04-02 | 1987-04-02 | 不揮発性半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63248000A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5109361A (en) * | 1989-11-30 | 1992-04-28 | Samsung Electronics Co., Ltd. | Electrically page erasable and programmable read only memory |
| JPH056680A (ja) * | 1990-12-19 | 1993-01-14 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| US5410514A (en) * | 1993-03-23 | 1995-04-25 | International Business Machines Corporation | Single clock memory having a page mode |
-
1987
- 1987-04-02 JP JP62081481A patent/JPS63248000A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5109361A (en) * | 1989-11-30 | 1992-04-28 | Samsung Electronics Co., Ltd. | Electrically page erasable and programmable read only memory |
| JPH056680A (ja) * | 1990-12-19 | 1993-01-14 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| US5410514A (en) * | 1993-03-23 | 1995-04-25 | International Business Machines Corporation | Single clock memory having a page mode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222765B1 (en) | Non-volatile flip-flop circuit | |
| DE10225398B4 (de) | Halbleiterspeichervorrichtung mit Speicherzellenarrays, die zum Durchführen eines wahlfreien Zugriffs in der Lage ist | |
| JP3098012B2 (ja) | 多数回のプログラムサイクルに対して耐久性を有する不揮発性メモリデバイス | |
| JPH03178100A (ja) | 電気的に消去及びプログラム可能な半導体メモリ装置 | |
| JP2001118390A (ja) | 多ビット情報を記録する不揮発性メモリ回路 | |
| US4805151A (en) | Nonvolatile semiconductor memory device | |
| JPH06215584A (ja) | 不揮発性半導体記憶装置およびこれを用いた記憶システム | |
| JP2004103161A (ja) | 不揮発性半導体メモリ | |
| JP2816062B2 (ja) | メモリセルの情報の消去方法 | |
| JPS628877B2 (ja) | ||
| JP2002133883A (ja) | 不揮発性メモリ装置 | |
| US5896317A (en) | Nonvolatile semiconductor memory device having data line dedicated to data loading | |
| JPS63248000A (ja) | 不揮発性半導体メモリ | |
| JPH0157439B2 (ja) | ||
| JP2970750B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0266798A (ja) | 不揮発性半導体記憶装置 | |
| JP2542110B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4443029B2 (ja) | スプリットゲート型フラッシュメモリ素子の消去方法 | |
| JPH043394A (ja) | 半導体不揮発性記憶装置 | |
| JP3307299B2 (ja) | フラッシュメモリ装置 | |
| JPH03230397A (ja) | 不揮発生メモリ装置 | |
| JPH0397197A (ja) | メモリセル | |
| JP4907758B2 (ja) | 半導体記憶装置とその制御方法 | |
| JPH06139785A (ja) | 不揮発性半導体記憶装置 | |
| JPS6138160Y2 (ja) |