JPH01191231A - 不連続2進数値データの演算処理方式 - Google Patents

不連続2進数値データの演算処理方式

Info

Publication number
JPH01191231A
JPH01191231A JP63015360A JP1536088A JPH01191231A JP H01191231 A JPH01191231 A JP H01191231A JP 63015360 A JP63015360 A JP 63015360A JP 1536088 A JP1536088 A JP 1536088A JP H01191231 A JPH01191231 A JP H01191231A
Authority
JP
Japan
Prior art keywords
discontinuous
calculation
storage location
binary value
value data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63015360A
Other languages
English (en)
Inventor
Toru Suzuki
徹 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63015360A priority Critical patent/JPH01191231A/ja
Publication of JPH01191231A publication Critical patent/JPH01191231A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子計算機システムにおいて使用される2進
数値データがメモリ或いはレジスタ等上の特定ビットに
おいて不連続になっている場合においてその数値間の演
算を効率良く行なうための演算処理方式に関するもので
ある。
〔従来の技術〕
他の計算機システムでnビットで表現されたデータを、
n+αビットの表現形式で取り扱う計算機システムでは
、そのデータが文字か数値かを問わず、nビット表現を
n+α表現に変換して処理を行なっており、その際、m
nビットで一つの値を示す2進数値データはm(n+α
)ビットでその値が表現される。このとき、m(n+α
)ビットの2進数値データは特定ビットで不連続なデー
タとなる。
従来、このような特定ビット(Bl”l”)において不
連続になっている2進数値データの演算処理方式は、格
納場所上の特定ビットにおいて不連続になっている2進
数値データを格納場所上連続な2進数値データに常に一
旦変換したのち、演算を行ない、その結果を格納場所上
の特定ビットにおいて不連続になっている2進数値デー
タに逆変換することにより行なっている。
〔発明が解決しようとする問題点〕
しかし、上述した従来の方式では、2進数値データが格
納場所上の特定ビットにおいて不連続になっている場合
の2進数値データのどんな演算を行なう場合においても
、必ず格納場所上の特定ビットにおいて不連続になって
いる2進数値データから格納場所上連続な2進数値デー
タへの変換あるいはその逆変換が必要なため、処理の効
率が低下するという問題点があった。
本発明はこのような従来の問題点を解決したもので、格
納場所上の特定ビットにおいて不連続になっている2進
数値データ間の演算において、その演算が加減算あるい
はシフト等の所定の演算であった場合に、格納場所上の
特定ビットにおいて不連続になっている2進数値データ
を変換せずに演算を行ない、その結果に補正を加えて正
しい値を得ることにより、格納場所上の特定ビットにお
いて不連続になっている2進数値データから格納場所上
連続な2進数値データへの変換あるいはその逆変換が常
に介在することによる処理効率の低下を抑えることを目
的とする。
〔問題点を解決するための手段〕
本発明は、上記目的を達成するために、第1図の原理説
明図に示すように、メモリあるいはレジスタ等の格納場
所上のデータを連続な2進数値データとして処理する演
算手段10と、格納場所上の特定ビットにおいて不連続
になっている2進数値データを格納場所上連続な2進数
値データに変換する数値変換手段11と、格納場所上連
続な2進数値データを格納場所上の特定ビットにおいて
不連続になっている2進数値データに変換する数値逆変
換手段12と、格納場所上の特定ビットにおいて不連続
になっている2進数値データ間の演算を演算手段10に
より直接に演算した結果に対して補正を加えることによ
り、演算結果を得る演算補正手段13とを有している。
なお、第1図において、αは、数値変換手段11.数値
逆変換手段12を利用する演算処理体系、βは、演算補
正手段13を用いる演算処理体系である。
〔作用〕
演算処理体系αに属する演算においては、従来通り、数
値変換手段11により、格納場所上の特定ビットにおい
て不連続になっている2進数値データを格納場所上連続
な2進数値データに変換した後、演算手段10により演
算を行ない、その結果を数値逆変換手段12により格納
場所上連続な2進数値データから格納場所上の特定ビッ
トにおいて不連続になっている2進数値データに変換す
一方・演算処理体系βに属する演算においては、演算手
段lOにより格納場所上の特定ビットにおいて不連続に
なっている2進数値データ間の演算を直接に行ない、そ
の結果を演算補正手段13により補正することにより、
演算結果を得る。
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第2図は本発明を適用した電子計算機システムの一例を
示す構成図であり、演算処理体系βとして整数値の加算
およびシフトを行なう実施例を示す。第2図において、
第1図と同一符号は同一部分を示し、100はメモリあ
るいはレジスタで構成される格納場所であり、その中に
は被演算数101、変換済み数102.演算出力103
,104、演算結果105が各々格納される。このうち
被演算数101は格納場所上の特定ビットにおいて不連
続になっている2進数値データ、変換済み数102は格
納場所上連続な2進数値データ、演算出力103および
104は演算手段10の出力、演算結果105は格納場
所上の特定ビットにおいて不連続になっている2進数値
データの形式となっている演算結果である。
格納場所100上にあり特定ビットにおいて不連続にな
っている2進数値データである被演算数101は、第3
図に示すように例えば16ビノトで構成され、そのうち
第7ビツトと第15ビツトが必ずOであり且つ第7ビツ
トにおいて不連続となっている。
このような被演算数101に演算処理体系αの演算を行
なうとき、数値変換手段11により被演算数101の第
8ビツトから第14ビツトまでを第9ビツトから第15
ビツトへ移送し、第0ビツトから第6ビツトまでを第2
ビツトから第8ビツトへ移送し、第Oビットと第1ビツ
トに0を入れることにより変換を行ない、その結果が格
納場所100上連続な変換済み数102となる。そして
、演算に必要なオペランドを全て数値変換手段11にて
変換済み数102に変換したのち、変換済み数102を
入力として演算手段10にて演算を行ない、その結果を
演算出力103とする。演算出力103は、その後、数
値逆変換手段12にて第3図に示した形式に逆変換され
、演算結果105として出力される。
一方、演算処理体系βの演算を行なうとき、被演算数1
01はそのまま演算手段10の入力とされ、その結果が
演算出力104となる。ここで演算出力104は正しい
演算結果とはなっていないので、演算補正手段13にて
補正される。演算補正手段13では演算の種類に応じて
例えば下記のような補正を行なう。
加算の場合; 第4図に示すように、第7ビノトと第15ビ・7トが1
で他のビットが0であるような補正値を演算出力104
に加え、且つその結果の第7ビツトと第15ビツトを0
にする。このような補正を加えたものを演算結果105
とする。補正値の第7ビツトを1としたのは第8〜第1
4ビツトの加算結果のキャリーを第6ビツトに反映させ
るためである。また、第15ビツトを1としたのは下位
からのキャリーを反映させるためであり、16ビ・7ト
単独のデータのときは0にしても良い。
シフト演算の場合; 先ず、シフト数をインデックスとして持ち各インデック
ス対応に補正値が登録されている第5図に示すような補
正値テーブル203を、今回のシフト数で検索すること
により今回使用する補正値を得る。例えば4ビツト左シ
フトの場合、第6図に示すように第4〜第7.第12〜
第15ビツトが1である補正値が使用される。補正値を
求めると、次にその補正値と演算出力104との論理積
をとり、次にこの論理積値と演算出力104とを加え、
且つその結果の第7ビツトと第15ピツ]・を0にする
。このような補正したデータを演算結果105として出
力する。ここで、補正値の第4〜第7ビツトを1とした
のは、演算出力104の第4〜第7ビツトだけを左に1
ビツトシフトさせるためである。また、第12ビツト〜
第15ビツトを1としたのは、下位から上がってくる4
ビットだけを更に1ビツト左にシフトさせるためであり
、16ビノト単独のデータのシフトでは0にしても良い
第7図及び第8図は本実施例における演算処理を示す流
れ図であり、SIO〜560は各ステップを示す。
演算処理体系αの演算においては、第7図に示すように
、演算を行なうとき先ず格納場所100上にあり特定ビ
ットにおいて不連続になっている2進数値データである
被演算数101を数値変換手段11にて格納場所100
上連続な変換済み数102に変換する(SIO)。次に
、演算手段10にて、変換済み数102を演算処理し、
演算出力103を得る(S20)。次に、演算出力10
3を数値逆変換手段12により格納場所100上にあり
特定ビットに、おいて不連続になっている2進数値デー
タである演算結果105に変換しく530)、処理を終
える。
演算処理体系βの演算においては、第8図に示すように
格納場所100上にあり特定ビットにおいて不連続にな
っている2進数値データである被演算数101を直接、
演算手段10にて演算処理し、演算出力104を得る(
550)。そして、演算出力104は正しい演算結果と
はなっていないので、演算補正手段13にて補正し、演
算結果105を得る(S60)。そして、処理を終える
〔発明の効果〕
以上説明したように、本発明によれば、全ての演算を演
算処理体系αの手順で行なうのではなく、演算処理体系
βの手順の方が効率の良い加算、シフト等の所定の演算
に対しては、数値変換手段11、数値逆変換手段12を
使用しない演算処理体系βの演算を行なうことにより、
数値変換および数値逆変換を常に行なうことによる演算
処理効率の低下を抑えることができる効果がある。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は本発明を適用した電子計算機システムの一例を
示す構成図、 第3図は特定ビットにおいて不連続になっている2進数
値データの例を示す図、 第4図は加算演算時に演算補正手段で用いられる補正値
の例を示す図、 第5図は演算補正手段でシフト演算時に用いられる補正
値テーブルの構成図、 第6図は補正値テーブル内の補正値の例を示す図、 第7図は演算処理体系αの演算処理の流れ図および、 第8図は演算処理体系βのf7J算処理の流れ図である
。 図において、 1・・・演算処理体系α    2・・・演算処理体系
β10・・・演算手段      11・・・数値変換
手段12・・・数値逆変換手段   13・・・演算補
正手段100・・・メモリあるいはレジスタから構成さ
れる2進数値データの格納場所

Claims (1)

  1. 【特許請求の範囲】 電子計算機システムにおいて使用される2進数値データ
    が格納場所上の特定ビットにおいて不連続になっている
    場合の演算処理方式において、格納場所上のデータを連
    続な2進数値データとして処理する演算手段と、 格納場所上の特定ビットにおいて不連続となっている2
    進数値データを格納場所上連続な2進数値データに変換
    する数値変換手段と、 格納場所上連続な2進数値データを格納場所上の特定ビ
    ットにおいて不連続になっている2進数値データに変換
    する数値逆変換手段と、 格納場所上特定ビットにおいて不連続になっている2進
    数値データ間の演算を前記演算手段で直接に演算した結
    果に対して補正を加えることにより、演算結果を得る演
    算補正手段とを有し、格納場所上の特定ビットにおいて
    不連続になっている2進数値データ間の演算においてそ
    の演算が所定の演算であった場合においては、格納場所
    上の特定ビットにおいて不連続になっている2進数値デ
    ータを直接に前記演算手段にて演算し、その結果を前記
    演算補正手段にて補正することにより演算結果を得るよ
    うにしたことを特徴とする不連続2進数値データの演算
    処理方式。
JP63015360A 1988-01-26 1988-01-26 不連続2進数値データの演算処理方式 Pending JPH01191231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63015360A JPH01191231A (ja) 1988-01-26 1988-01-26 不連続2進数値データの演算処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63015360A JPH01191231A (ja) 1988-01-26 1988-01-26 不連続2進数値データの演算処理方式

Publications (1)

Publication Number Publication Date
JPH01191231A true JPH01191231A (ja) 1989-08-01

Family

ID=11886632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63015360A Pending JPH01191231A (ja) 1988-01-26 1988-01-26 不連続2進数値データの演算処理方式

Country Status (1)

Country Link
JP (1) JPH01191231A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0331929A (ja) * 1989-06-29 1991-02-12 Fujitsu Ltd 演算装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0331929A (ja) * 1989-06-29 1991-02-12 Fujitsu Ltd 演算装置

Similar Documents

Publication Publication Date Title
EP0540181B1 (en) Digital multiplication and accumulation system
JPH01191231A (ja) 不連続2進数値データの演算処理方式
JPH0234054B2 (ja)
JP3184670B2 (ja) 画像符号化装置
US5715187A (en) Method and apparatus for integer multiplication
JP2551111B2 (ja) 二乗演算回路
US4141077A (en) Method for dividing two numbers and device for effecting same
JP2675087B2 (ja) マイクロコンピュータ
JP2928027B2 (ja) 十進二進変換回路
JPH0242251B2 (ja)
JP3110072B2 (ja) 事前正規化回路
JPS6395535A (ja) 演算処理方式
JP3139011B2 (ja) 固定小数点プロセッサ
JPH04242425A (ja) 10進乗算器
JPH07114454A (ja) 乗算回路および乗算方法
JPS5985539A (ja) 除算処理装置
JPS5880769A (ja) ガロア体における除算装置
JPH0324614A (ja) シフト演算装置
JPH0584527B2 (ja)
JPS59139445A (ja) 3x3マトリクス式±5進化10進数の加算回路
JPS59139443A (ja) コ−ド変換方式
JPH02217022A (ja) ガロア拡大体演算器
JPH02178833A (ja) 異なるビット長のデータを加算する加算器
JPS6077244A (ja) Crc回路
JPS6129020B2 (ja)