JPS5880769A - ガロア体における除算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はガロア体における除算装置に関し、特に、０
．１の２元から構成され２を法とする加算および乗算を
要素とするガロア体ＧＦ（２°）上で除算するガロア体
における除算装置に関する。

周知のように、ガロア体（２ｎ）は０．１の２元から構
成され、後述の表に示される２を法（以下ｍ　ｏ　ｄ　
２と称す）とする加算および乗算で定義された系のこと
を言う。

表は、ｍ　ｏ　ｄ　２を定義とする加算および乗算の関
係を示す。

表 このようｉこ定義されたガロア体（２ｎ）は例えばコン
ピュータおよび通信システム等のディジタル情報を自動
的に訂正する誤り訂正符号等に利用されている。誤り訂
正符号の符号器および復号器の回路は除算回路を基本と
している。

第１図は従来のガロア体における除算装置１０のブロッ
ク図を示す。除算装置１ｏは逆光発生回路１１および乗
算回路１２から構成される。逆光発生回路１１は入力端
子１３からの除数（ａ）が入力されたことに応じて逆光
（ａ　　）を求める。逆光（ａ−１）および入力端子１
４からの被除数（ｂ）は乗算回路１２で乗算される。換
言すれば、乗算回路□２はｃ＝ｂｘａ”＝基　を求め、
。ヶお、除数（ａ）および被除数（ｂ）はガロア体（２
ｎ）で示される次数（ｎ）の原始多項式を満足する仮想
的な根（α）で表わされる。逆光発生回路１１はｎ入力
ｎ出力の記憶用メモリ（例えばリードオンリメモリ）あ
るいはプログラムロジックアレイ（以下ＰＬＡと称す）
等で構成される。

しかし、従来の除算装置１０では、逆光発生回路１１に
入力される除数（２）の原始多項式の次数（ｎ）が大き
くなるに伴い、逆光発生回路１１の回路規模が大きくな
りかつ高価になるという欠点があった。

第２図は従来のその他のガロア体における除算装置２０
のブロック図を示す。構成において、除算回路２１はパ
ルスが入力される毎に被除数（ｂ）を根αで除算するも
のである。除算回路２２はパルスが入力される毎に除数
（３）を根αで除算するものである。コントロール回路
２３は検出回路２４が除算回路２２出力（−）の根α０
を検出するまα で除算回路２１．２２にパルスを同時に順次与えるもの
である。

なお、除算回路２１．２２は後述の第３図で詳細に述べ
るが、一般にガロア体（２°）で示される原始多項式の
次数（ｎ）に等しい段数をもつシフトレジスタ、原始多
項式の係数に応じて開放あるいは結線する係数器（図示
せず）、およびｍ　ｏ　ｄ　２の加算器から構成される
。

第３図は除算回路２１が例えはガロア体（２４）で示さ
れる原始多項式ｘ４＋ｘ＋ｉの場合の具体的な回路図で
ある。図において、除御回路２１はシフトレジスタと加
算器とを含む。シフトレジスタは■）形フリップフロッ
プ（以下ｒ）　Ｆ　Ｆと称す）２１１〜２１４から構成
される。Ｔ）　Ｆ　Ｆ２　］　１の出力端はＤＦＦ２１
２，２１３および加算器２１５を介してＤＦＦ２１４の
入力端に接続されるととも番こ、Ｉ）　Ｆ　Ｆ　２１４
の出力端が加算器２１５およびＤＦＦ２１１の入力端に
接続される。１）ＦＦ２１１〜２１４はＤ　Ｆ　Ｆ　２
１１から順次に原始多項式の高次の係数が入力される。

そしてｒ）ＦＦ２１１〜２１４は：１ン）ロール回路２
３からパルスか並列約１こ各々入力される組番こ原始多
項式の高次の係数（１）　Ｆ　Ｆ　２１１　）から順次
番こ低次の係数（１）ＦＦ２１４）ヘシフトする。以下
、除算回路２２では除算回路２１と同様に構成されるの
でその詳細な説明を省略するとともに、除算回路２１ｉ
こ含まれる各回路構成の参照番号の１０の位の１を２に
置き換えて説明する。

なお、乗算回路の場合は図示していないが第３図におい
て低次の係数（１１Ｆ　Ｆ　２１４　）から順次に高次
の係数（ｎ　１；Ｆ２　ｉ　１．　）ヘシフ）−ｉＪる
。

第４図はガロア体（２４）で示される原始多項式ｘ４＋
ｘ＋１の６元のコードを図解約６こ示す図である。一般
に、ガロア体（２ｎ）で示される次数（ｎ）の原始多項
式の６元のコードは、原始多項式Ｇ（ｘｌが０を満足す
る仮想的な根をαとすると、０を含む根αのべき乗で表
わせる２ｎ個の相異なる元０α０（−２”−”）、α１
・・・α２ト２を構成する。従って、ガロア体（２４）
で示される原始多項式ｘ４＋ｘ＋ｌの谷元のコードはＧ
（α）−α４＋α＋ｌ　＝　Ｑ　＝（ｍｏｄ（α４＋α
＋１））から第４図に示すよう番こ２４＝１６個の相異
なる元を構成する。なお、第４図で示す各ビット系列の
０，１は多項式の未知数Ｘ（α）の係数０，１を表わし
、第３図で示すＩ）　Ｆ　Ｆ　２１１〜２１４に入力さ
れる。

第５図は従来の除算装Ｍ２０におけるパルス入力毎をこ
対する除算回路２１．２２の除算結果を図解的に示す図
である。

次に、第２図ないし第５図を参照して従来の除算装＠２
０の動作１こついて説明する。今、被除数ｈ（例えばα
”’＝１０００）！ｌ−除数除数側エバα６＝１１００
）で除算し除算結果α１２（１１１１）を求める場合に
ついて述べる。この場合は、被除数ｈ（α３＝１０００
）が入力端子１４から除算回路２１１こ入力される。除
算回路２１は第３図に示すようにＴ）Ｆ　　Ｆ　　２　
１　１　１こ　１　、　　Ｉ）　　Ｆ　　Ｆ　　２　１
　２　　＋こ　０　、　１）　Ｆ　１？　２１３に０、
］、）　ＦＦＦ　２１４に０が入力される。同様に、除
算回路２２は入力端子１３から除数ａ（α６−１１００
）を■）ＦＦ２２１に１、Ｄ　Ｆ　Ｆ　２２２　ｌコ１
．１）　Ｆ　Ｆ　２２３番こ０、ｌ）　Ｆ　Ｆ　２２４
　ＧこＯが入力される。また、除算回路２１．２２のＩ
）　Ｆ　ｌ”’　２１１〜２１４およびＩ）　Ｆ　Ｆ　
２２１〜２２４にはコントロール回路２３からパルスが
入力される。このため、除算回路２１．２２は除算回路
２２出力の除算結果根α０（０００１）が検出回路２４
で検出されるまでコントロール回！ｉ！８．２３からパ
ルスが入力される毎に除数（ａ）および被除数（ｂ）を
根αで除算する。

例工ば、コントロール回路２３から１回目のパルスが除
算回路２１に入力されると、除算回路２１は被除数ｈ（
α３）を第５図に示すようにｌ）　Ｆ　Ｆ　２１４のＯ
をＤ　Ｆ　Ｆ　２１１ヘシフトし、ｒ）Ｆ　ｐ　２１１
の１をｒ）ＦＦ２１２ヘシフトし、１３　Ｆ　Ｆ　２１
２１７．）　０をＩ）　Ｆ　Ｆ　２１３ヘシフトし、Ｄ
　Ｆ　Ｆ　２１３のＯが加算器２１５でＩ）　Ｆ　Ｆ　
２１４０）　０と加算されｍｏｄ２の定義から０をＩ）
　ＦＦ　２１４ヘシフトし根α２（０１００）　　を求
める。

一方、除算回路２２は１回目のパルスで除数１（α６）
を第５図に示すように除算回路２１と同様の動作で根α
５（０１１０）を求める。

以下、同様に除算回路２１．２２はパルスが与えられる
旬に除算回路２２出カの除算結果を根α０（０００１）
とする才で根αで除算する。そして−除算回路２２出力
の除算結果根α０が検出回路２４で検出されると、コン
トロール回路２３は除算回路２１．２２へのパルスの供
給を停止４−る。すなわち、この場合は、コントロール
回路２３からのパルスが６回除算回路２１．２２に供給
されることによって、除算回路２２出カの除算結果が根
α０となり、除算回路２１出カの除算結果が根α１２と
なる。

しかし、従来の除算装置２ｏでは、一般にガロア体（２
ｎ）で示される次数（ｎ）の原始多項式の属する指標、
換言すれば最大（２°−１）回のパルスを除算回路２１
，２２７こ供給しなければならず次数（ｎ）が大きくな
ると除算時間が長くなるという欠点があった。　　　　
　　　□′１ 従って、従来の除算装置では次数（ｎ）が大きくなるに
伴い、除算時間を短かくすると回路の規模が大きくなり
、一方、回路規模を小さくすると除算時間が長くなると
いう欠点があった。

それゆえに、この発明の目的は、安価でかつ簡単な回路
儒成で、ガロア体（２°）で示される次数（ｎ）が大き
くなっても回路規模の大形化を招くことなく、除算時間
を短縮できるようなガロア体における除算装置を提供す
ることである。

この発明は要約すれは、第１の演算数（ａ）および第２
の演算数（ｈ）を同期的に第１のパルスが入力される毎
にガロア体（２°）で示される次数（ｎ）の原始多項式
を満足する仮想的な根αの第１の整数（ｍ）乗（αｍ）
で除算および乗砕し、第１の演算数（ａ）を根α１で除
算および乗算したときのいずれか一方の結果が根αの第
２の整数（ｉ）乗（α怖になったことに応じて、選択指
令信号番こ基づき根α１に対応する第２の演算数（ｂ）
を根α１で除算または乗算した結果を第２のパルスが入
力される毎１こ根αで第２の整数の絶対値（１１１）番
こ相当する回数たけ除算または乗算するようにしたもの
である。

以下に、第６図ないし第９図を参照してこの発明の一実
施例について説明する。

第６図はこの発明の一実施例のガロア体における除算装
置６０のブロック図を示す。構成において、除算回路６
１および乗算回路６２には入力端子１３から除数（ａ）
が与えられる。同時Ｉこ、除算回路６３および乗算回路
６４には入力端子１４がら被除数（ｂ）が与えられる。

除算回路６１．６３はパルスが入力される毎に除数（ａ
）および被除数（ｂ）を根αの第１の整数（ｍ　）乗（
αｍ）で除算するものである。乗算回路６２．６４はパ
ルスか入力される毎に除数（ａ）および被除数（ｂ）を
根α１で乗算するものである。検出回路６６は除算回路
６１つだことを検出するものである。検出回路６７は乗
算回路６２出力（ｂ・αｍ）が根α１になったことを検
出するものである。なお、検出回路６６゜６７は４人カ
ゲート等で簡単に構成される。制御信号供給手段の一例
のコントロール回路６５は梅％路→Φ嚇検出回路６６．
６７のいずれか一方が根α１を検出するまで除算回路６
１．６３および乗算回路６２．６４にパルスを同時に順
次与える。また、コントロール回路６５は検出回路６６
゜６７が除算回路６１出力または乗算回路６２出力のい
ずれか一方の根α１　を検出したこ、とに応じて第２の
整数の絶対値（ｆｉｌ）　＋こ相当する個数のパルスを
除算回路６９に与えるとともに、検出回路６６出力に対
応する除算回路６３出力（１）または検出回路６７出力
に対応する乗算回路６４出力（ｂ・αｍ）を導出する選
択指令信号を選択回路６８に与える。除算回路６９はコ
ントロール回路６５からの第２の整数の絶対値（１１１
）に相当するパルスの個数たけ除算回路６３出力（？）
または乗算回路６４出力（ｈ・αｍ）を根αで除算する
ものである。

なお、第１の整数（ｍ）は第は）式番こ示すよう番こ１
以上でありかつガロア体（２ｎ）で示される次数ｉｎ）
の原始多項式の属する指標（υ一般に（２ｎ−１）未満
の関係に選ばれる。

１　≦　ｍくｌ　（二　２ｎ−１）　　　　　　・・・
　　は）また、第２の整数（ｉ）は第１２１式に示すよ
うに０以上でありかつ第１の整数（ｍ）から１つ小さな
値以下の関係に６選はれる。

０≦ｉ≦ｍ−１・・・　（２） さラニ、コントロール回路６５から１余糎回路６１゜６
３および乗算回路６２．６４に与えられるパルス数には
第（３）式に示すよう番こ０以」−でありかつ次数（ｎ
）より１つ小さな値の次数（ｒｌ−１）のガロ　−１ ア体（２）個を第１の整数（ｒｌｌ）で割った値以下の
関係に選ばれる。

ｎ−１ ０≦に≦−−−□　　　　　　　・・・　（３）第７図
はこの実施例の除算回路６１が例えはガロア体（２４）
で示される原始多項式Ｘ４＋Ｘ＋１の場合の具体的な回
路図を示す。図において、除算回路６１は第７図番こ示
すよう番こコントロール回路６５からの１回のパルスで
従来の除算回路２２が第１の整数（ｍＪ回のパルスで除
数（ａ）を根αで除算した結果（１）と同じになるよう
番こ構成されα る。除算回路６１のＤフリップフロップ（以下Ｔ）ＦＦ
と称す）６１１は加算器６１５を介してループ系となり
、加算器６１８に接続される。Ｔ、）　ＦＦ６１２は加
算器６１６を介してループ系となり、加算器６１５．６
１８に接続される。Ｉ）　Ｆ’　Ｆ　６１３は加算器６
１７を介してループ系となり、加算器６１５．６１６．
６１８に接続される。Ｔ）　Ｆ　Ｆ　６１４は加算器６
１５．６１６．６１７に接続される。ｉ）　Ｆ　Ｆ　６
　］、　１〜６１４は丁＞　Ｆ　Ｆ　６１１から順次に
多項式の高次の係数が入力されるとともに、コントロー
ル回路６５からのパルスが並列的に各々入力される。以
下、除算回路６３では除算回路６１と同様に偶成される
のでその詳細な説明を省略するとともに、除算回路６１
１こ含まれる各回路偶成の参照番号のｌＯの位の１を３
１こ置き換えて説明する。才だ、除算回路６９は従来の
除算回路（第３図参照）と同様に構成される。

第８図はこの実施例の乗算回路６２が例えはガロア体（
２４）で示される原始多項式Ｘ４＋Ｘ　＋　１の場合の
具体的な回路図を示す。図において、乗算回路６２は第
８図に示すようにコントロール回路６５からの１回のパ
ルスで従来の乗算回路（図示せず）が第１の整数（ｍ）
回のパルスで除数（ａ）を根αで乗算した結果（ａ・α
１〕と同じように構成される。換言すれば、ｒ）ＦＦ６
２１は加算器６２５を介してループ系となり、加算器６
２７．６２８に接続される。ｒ）ＦＦ６２２は加算器６
２６を介してループ系となり、加算器６２５に接続され
る。ＤＦＦ６２３，６２４はｒ）ＦＦ６２２と同様に各
々の加算器６２７．６２８を介してループ系となり、各
々の加算器６２６．６２７に接続される。乗算回路６４
は図示していないが乗算回路６２と同様にＤ　Ｆ　Ｆ　
６４１〜６４４および加算器６４５〜６４８が偶成され
る。

第９図はこの実施例の除算装置６０におけるパルス入力
毎に対する除算回路６１．６３．６９の除算結果および
乗算回路６２．６４の乗算結果を図解的に示す図である
。

次に、第６図ないし第９図を参照してこの実施例の除算
装置６０の動作について説明する。今、除数ａ（例えば
α６＝１１００）および被除数ｈ（例えばα３＝１００
０）　　が第は）式の関係を満足する（０≦ｍ＜１５）
第１の整数（ｍ）乗の根α　（例えはα　〕で各々除算
または乗算され、被除数ｂ６ （α）を除数ａ（α）で除算された結束機α１２（１１
１１）を求める場合について述べる。除数ａ（α６−１
１００）は入力端子１３から第９図に示すように除算回
路６１のｌ）　Ｆ　Ｆ　５１１に１、Ｉ）ＦＦ６１２に
１、Ｔ）Ｆ　Ｆ　６１３１こ０、Ｉ）　ＦＦ　５１４１
こＯが入力される。また、除数（ａ）は第９図に示すよ
うに除算回路６１と同様に乗算回路６２のｒ）　Ｆ　Ｆ
　６２１〜６２４に入力される。一方、被除数ｈ（α３
−１０００）は入力端子１４から第９図に示すように除
算回路６３の１’）　Ｆ　Ｆ　５３１に１、Ｉ）　Ｆ　
Ｆ　６３２に０、Ｉ）　Ｆ　Ｆ　６３３１ｍ　Ｏ、Ｄ　
Ｆ　Ｆ　５３４　＋ＣＯカ入力される。また、被除数（
ｂ）は第９図番こ示すよう番こ除算回路６３と同様番こ
乗算回路６４のｒ、）Ｆ　Ｆ　６４１〜６４４に入力さ
れる。除算回路６１．６３および乗算回路６２．６４に
はコントロール回路６５から第（３）式の関係を満足す
る（０≦に≦２）個数のパルスが与えられる。このため
、コントロール回路６５から１回目のパルスか除算回路
６１に入力されると、除算回路６１は第７図から除数ａ
（α６）を第９図に示すように１回のパルスで従来の除
算回路２２が４回のパルスで除数（ａ）を根αで除算さ
れる結果と同じ根α２（０１００）を求める。換言すれ
は、Ｄ　Ｆｐ　６１１は加算器６１５でＤ　Ｉ’　Ｆ　
６１１の１、］）　ＦＦＦ　６１２の１、Ｉ）　ＦＦ　
６１３の０１および１）　Ｆ　Ｆ　ｅ　１４のＯが加駒
されｒ口Ｏｄ２の定義から０となる。Ｉ）　ｌ’　Ｆ　
（ｉ　１２１１加′ｔＪ−器６１６でＤ　Ｆ　Ｆ　５１
２の１、ｌ）　Ｆ　ｌ”　６１３のＯｌおよびＩ）Ｆ　
Ｆ　６１４の０が加算されｍ　Ｏ（１２の定義から１と
なる。Ｉ）　ｖ゛ｐ　６１３は加膵器６１７でＩ）　Ｆ
　Ｆ　５１３のＯおよび１）　ＦＦ　６　］　４　ノ０
が加算されｒｎ　ｏ　ｄ２のだ義からＯとなる。１）１
・Ｆ’　６１４は加脚器６１８で１．）　ｌｉ’　Ｆ　
６１１の１．１）　ｌ”　Ｆ　６１２の１、およびＩ）
　Ｆ　Ｆ　６１３のＯが加算されｍ　Ｏ（１２Ｑ：）定
義から０となる。また、乗算回路６２は第８図から除数
ａ（α６）を第９図に示すように１回のパルスで従来の
乗算回路（図示せず）が４回のパルスで除数（ａ）を根
αで乗算される結果と同じ根α１０（０１１１）を求め
る。換言すれは、ｏ　＋−Ｆ６２１は加算器６２５でＤ
　Ｆ　Ｆ　６２１　（７）　１およびｒ）ＦＦ６２２の
１が加算され０となる。Ｉ）　Ｆ　Ｆ　６２２は加算器
６２６でＩ）　Ｆ　Ｆ　６２２の１およびＩ）　Ｆ　ｋ
　６２３の０が加算され１となる。Ｉ）　Ｆ’　Ｆ’　
６２３は加算器６２７でＤ　Ｆ　Ｆ　６２３の０．Ｉ）
Ｆ）’６２１の１、およびＩ）　Ｆ　Ｆ　６２４の０が
加算され１とたる。ＤＦＦ６２４は加算器６２８でＴ）
　Ｆ　Ｆ　６２４の０およびＴ）　Ｆ　Ｆ　６２１の１
か加算され１となる。一方、除算回路６３は除算回路６
１と同様に動作して根α１４（１００１）を求める。ま
た、乗算回路６４は乗算回路６２と同様番こ動作して根
α７（１０１１）を求める。

ところで、除算回路６１出力（α２）および乗算回路６
２出力（α１０）の根αの第２の整数（ｉ）が２および
１０であることから、第（２）式の関係（０≦ｉ≦３）
を満足しているのは除算回路６１出力となる。このため
、検出回路６６はコントロール回路６５ｉこ除算回路６
１．６３および乗算回路６２゜６４へのパルスの供給を
停止させる指令を与える。

また、検出回路６６はコントロール回路６５番こ選択回
路６８へ除算回路６１出力に対応する除算回路６３出力
を導出する選択指令４８号を与えるととも番こ、コント
ロール回路６５に除算回路６９へ第２の整数ｉ（２月こ
相当する個数のパルスを供給させる指令を与える。その
結果、選択回路６８はコントロール回路６５からの選択
指令信号に基つき除算回路６３出力（α１４）を導出す
る。そして、除算回路６９はコントロール回路６５から
のパルス入力組番こ選択回路６８出力（α１４）を第９
図に示すように従来の除算回路２１と同様に１回目のパ
ルスで根α１４を根αで除算し根α１３（１１０１）を
求めるとともに、２回目のパルスで根α１３を根αでさ
らに除算して根α１２（１１１１）を求める。

このようｌこ、この実施例の除算装置６０によれは特に
次数（ｎ）が大きくなる程コントロール回路６５からの
パルス数が少なくて済み、除算時間を非常に短縮できる
。例えは、除算装置６０において次数（ｎ）を８および
第１の整Ｍ（ｍ）を８とすると、第２の整数（ｉ）が０
以上でありかつ７以下（０≦ｉ≦７）となるとともに、
コントロール回路６５からのパルス数ｋが０以上であり
がっ１６以下（０≦に≦１６）となるため、全体のパル
ス数は各回路へのロードパルス数を除ＧＪば最大２３個
となり、従来のパルス数２５５　（＝２ｎ−１）と比な
お、上述の実施例でｌ；ｌｌ第３の除算手段に除算回路
６９を使用して説明したが、これ番こ眼らず根αで乗算
する従来の乗算回路を使用しても良い。

但し、この場合は、第２の整数（Ｎ）が第１の整数（ｍ
）より１つ小さな値以−Ｅでありがっ０以下（１−Ｉｎ
≦ｉ≦０）の関係を満足する検出回路６６゜６７を使用
する必要がある。

以上のように、この発明によれば第１の演算数（ａ）お
よび第２の演算ｋＩ（ｂ）を同期的に第１のパルスが入
力される毎にガロア体（２′１）で示される次数（ｎ）
の原始多項式を満足する仮想的な根αの第１の整数（ｍ
）乗（α町で除卑および乗算し、第１の演算数（ａ）を
根α１で除算および乗算したときのいずれか一方の結果
が根αの第２の整数出来（αｉ）にな゛つたことに応じ
て、選択指令信号にｉ 基つき根α　に対応する第２の演算数（ｂ　）を根α１
で除算または乗算した結果を第２のパルスが入力される
毎１こ根αで第２の整数の絶対値（１ｉｌ）に相当する
回数たけ除算または乗算することによって、安価でかつ
簡単な回路偵成で、ガロア体（２ｎ）で示される次数（
ｎ）が大きくなっても回路規模の大形化を招くことなく
、除算時間を短縮できるという効果が奏される。

【図面の簡単な説明】

第１図は従来のガロア体における除算装置１０のブロッ
ク図を示す。第２図は従来のその他のガロア体における
除算装置２０のブロック図を示す。 第３図は除算回路２１が例えばガロア体（２４）で示さ
れる原始多項式ｘ４＋ｘ＋ｉの場合の具体的な回路図を
示す。第４図はガロア体（２４）で示される原始多項式
Ｘ４＋Ｘ＋１　　の６元のコードを図解的に示す図であ
る。第５図は従来の除算装置Ｇｔ２０におけるパルス入
力毎に対する除算回路２１．２２の除算結果を図解的に
示す図である。第６図はこの発明の一実施例のガロア体
における除算装置６０のブロック図を示す。第７図はこ
の実施例の除算回路６１が例えばガロア体（２４）で示
される原始多項式Ｘ４＋Ｘ＋１の場合の具体的な回路図
を示す。 第８図はこの実施例の乗算回路６２が例えばガロア体（
２４）で示される原始多項式Ｘ４＋Ｘ＋１の場合の具体
的な回路図を示す。第９図はこの実施例の除算装置６０
＆こおけるパルス入力電番こ対する除算回路６１．６３
．６９の除算結果および乗算回路６２．６４の乗算結果
を図解的に示す図である。 図において、６１．６３．６９は除算回路、６２゜６４
は乗算回路、６５はコントロール回路、６６゜６７は検
出回路、６８は選択回路を示す。 代理人　　葛　野　伯　−（外１名） 森　１　固 課２図 第　４　聞 手続補正書　（自発〕 特許庁長官殿 □、小事件表示　　　　特願昭　５６−１７９５２３号
２、発明の名称 ガロア体における除算装置 ３、補正をする者 （１） ５、補正の対象 明細書の特許請求の範囲の欄、発明の詳細な説明の欄、
図面の簡単な説明の欄および図面６、補正の内容 （１）　特許請求の範囲を別紙のとおり。 （２）　明細書第６頁第６行〜第７行の［ｌ１足する仮
想的な根（α）で」を「満足する根（α）のべき乗で」
に訂正する。 （３）　明細書第７頁第２行、第１０頁第７行。 第９行、第１７行、第１１頁第１行、第３行、第４行、
第５行、第１０行、第１１行、第１２員第１３行、第１
４行、第１６行、第１８行、第１３頁第１０行、第１２
行、第１４行、第１６行、第１４頁第１行、第５行、第
１４行、第１５頁第１７行、第１７頁第２行、第１８頁
第１行、第３行、第１９頁第３行、第４行、第１９行、
第２０頁第９行、第１１行、第１４行、第２１頁第１１
行。 第１２行、第１３行、第２２頁第７行、第１８行。 第１９行、第２３頁第１行、第３行の「根」を削除する
。 ２− （４）　明細書第８頁第１８行、第１２頁第１１行、第
２２頁第１６行の「仮想的な」を削除する。 （５）　明細書第１４頁第２０行のｒ（”７２＋′−１
）」を「（−２°−１）」に訂正する。 （６）　明細書第１５頁第７行〜第９行を下記の文章に
訂正する。 記 ス数には第（３）式に示すように、０以上でありかつガ
ロア体（２°）の元総数の１／２を第１の整数（ｉ）で
割った値以 （７）　明細書第１５頁第１４行、第１６頁第１８行の
「場合の具体的な回路図」を「場合でかつｍ−４とした
ときの回路図」に訂正Ｊ−る。 （８）　明細書第２３頁第１４行、第２４頁第３行、第
６行の「台の具体的な」を「合でありかつ−−４とした
ときの」に訂正する。 （９）　第９図を別紙のとおり。 以上 ３− ２、特許請求の範囲 （１）　ガロア体（２１′）で示される次数（ｎ）の原
始多項式を満足する根をαとし、前記ガロア体（２１１
）上で演算する除算装置において、第１の演算数（ａ　
）が入力されかつ第１のパルスが入力される毎に根（α
）の第１の整数（ｍ）乗（αｌ′′）で前記第１の演算
数（ａ　）を除算する第１の除算手段、 前記第１の演算数（ａ）が入力されかつ前記第１のパル
スが入力される毎に根（α）の第１の整数（ａ）乗（α
１）で第１の演算数（ａ　）を乗算する第１の乗算手段
、 第２の演算数（ｂ）が入力されかつ前記第１のパルスが
入力される毎に根（α）の第１の整数（ｍ）乗〈α１）
で前記第２の演算数（ｂ）を除算する第２の除算手段、 前記第２の演算数（ｂ）が入力されかつ前記第１のパル
スが入力される毎に根（α）の第１の整数（ｍ　）乗（
α″）で第２の演算数（ｂ）を乗算する第２の乗算手段
、 ４− 前記第１の除算手段出力にお番ノる根（α）の第２の整
数（ｉ）乗〈α１）になったことを検出する第１の検出
手段、 前記第１の乗算手段出力における根（α）の第２の整数
（ｉ　）乗（α１）になったことを検出する第２の検出
手段、 選択指令信号に基づいて前記第２の除算手段出力または
前記第２の乗算手段出力のいずれか一方の出力を選択的
に選択する選択手段、 前記選択手段出力が入力されかつ組１第２のパルスが入
力される毎に選択手段出力を根（α）で（α）の第２の
整数乗（α１）の第２の整数の絶対値（ｌｉ　　１）に
相当する回数だけ除算する第３の除算手段、および 制御信号供給手段を備え、 前記制御信号供給手段は、 前記第１の演算数（ａ）が前記第１の除算手段および前
記第１の乗算手段に＼入力され、かつ前記第２の演算数
（１）、）が前記第２の除算手段および前記第２の乗算
手段に入力された後、前記第１の検出手段または前記第
２の検出手段のいずれか一方の出力が導出されるまでの
期間虹工第１の除算手段と第１の乗算手段と第２の除算
手段側」２の乗算手段とに同期的に前記第１のパルスを
順次与え、 前記第１の検出手段または前記第２の検出手段のいずれ
か一方の出力が導出されたことに応じて、第１の検出手
段出力に対応する前記第２の除算手段用カニまたは第２
の検出手段出力に対応する前記第２の乗算手段出力を導
出するように前記選択指令信号を前記選択手段に与え、 前記第２のパルスを前記第３の除算手段に前記第２の整
数の絶対値（Ｉｔ　　ｌ）に相当する個数だ番ノ与え、 前記第１のｍ数（ｎ＋）は、１以上でありかつ前記原始
多項式の属−する指標未満の関係に選ばれ、前記第２の
整数（ｉ）は、０以上でありかつ前記第１の整数（ｍ）
から１つ小さな値以下の関係に選ばれ、 前記第１のパルスは、０以上でありかつ前記次数（ｎ）
より１つ小さな値の次数（ｎ−１）のガロア体（２”　
）個を前記第１の整数（Ｉｌｌ）で割った値以下の関係
に選ばれる、ガロア体における除算装置。 （２）　前記第３の除算手段は、前記第２の整数（１）
が前記第１の整数（Ｒ１）より１つ小さな値以上であり
かつＯ以下のとき、前記第２のパルスが入力される毎に
前記選択手段出力を根（α）で乗算する乗算回路である
、特許請求の範囲第（１）項記載のガロア体における除
ｔｓ装置。 　７−

Claims (2)

【特許請求の範囲】
1. （１）　　ガロア体（２ｎ）で示される次数（ｎ）の原
   始多項式を満足する仮想的な根をαとし、前記ガロア体
   （２ｎ）上で演算する除算装置において、第１の演算数
   （ａ）が入力されかつ第１のパルスが入力される毎に根
   （α）の第１の整数（ｍ）乗（０１ｎ）で前記第１の演
   算数（λ）を除算する第１の除算手段、 前記第１の演算数（λ）が入力されかつ前記第１のパル
   スが入力される毎に根（α）の第１の整数（ｍ）乗（α
   ｍ）で第１の演算数（ａ）を乗算する第１の乗算手段、 第２の演算数（ｂ）が入力されかつ前記第１のパルスが
   入力される毎に根（α）の第１の整数（ｍ）乗（αｍ）
   で前記第２の演算数（ｂ）を除算する第２の除算手段、 前記第２の演算数（ｂ）が入力されかつ前記第１のパル
   スが入力される毎に根（α）の第１の整数（ｍ）乗（α
   ｍ）で第２の演算数（ｂ）を乗算する第２の乗算手段、 前記第１の除算手段出力における根（α）の第２の整数
   （ｉ）乗（αｉ）になったことを検出する第１の検出手
   段、 前記第１の乗算手段出力における根（α）の第２雫の整
   数（ｉ）乗（αｉ）になったことを検出する第２の検出
   手段、 選択指令（８号に基づいて前記第２の除算手段出力また
   は前記第２の乗算手段出力のいずか一方の出力を選択的
   に導出する選択手段、 前記選択手段出力が入力されかつ第２のパルスが入力さ
   れる毎に選択手段出力を根αで根（α）の第２の整数乗
   （αｉ）の第２の整数の絶対値（Ｉｉ＋）に相当する回
   数たけ除算する第３の除算手段、および 制御信号供給手段を備え、 前記制御信号供給手段は、 前記第１の演算数（ａ）が前記第１の除算手段および前
   記第１の乗算手段ｄこ入力され、かつ前記第２の演算数
   （ｂ）が前記第２の除算手段および前記第２の乗算手段
   に入力された後、前記第１の検出手段または前記第２の
   検出手段のいずれか一方の出力が導出されるまでの期間
   中箱１の除算手段と第１の乗算手段と第２の除算手段と
   および第２の除算手段とに同期的に前記第１のパルスを
   順次与え、 前記第１の検出手段または前記第２の検出手段のいずれ
   か一方の出力が導出されたことに応して、第１の検出手
   段出力に対応する前記第２の除算手段出力または第２の
   検出手段出力に対応する前記第２の乗算手段出力を導出
   する前記選択指冷信号を前記選択手段に与え、 前記第２のパルスを前記第３の除算手段に前記第２の整
   数の絶対値（巨ｌ）＋こ相当する個数だ（）与え、 前記第１の整数（ｍ）は、１以」二でありかつ前記原始
   多項式の属する指標未満の関係番こ選ばれ、前記第２の
   整数（ｉ）は、０以上でありかつ前記第１の整数（ｍ）
   から１つ小さな値以下の関係に選ばれ、 前記第１のパルスは、０以上でありかつ前記次数（ｎ）
   より１つ小さな値の次数（ｎ−１）のガロア体（２”）
   個を前記第１の整数（ｍ）で割った値以下の関係に選ば
   れる、ガロア体における除算装置。
2. （２）前記第３の除算手段は、前記第２の整数（Ｎ）が
   前記第１の整数（ｍ）より１つ小さな値以上でありかつ
   ０以下のとき、前記第２のパルスが入力される毎に前記
   選択手段出力を根αで乗算する乗算回路である、特許請
   求の範囲第（１）項記載のガロア体における除算装置。