JPS6269728A - 誤り訂正回路 - Google Patents

誤り訂正回路

Info

Publication number
JPS6269728A
JPS6269728A JP60209268A JP20926885A JPS6269728A JP S6269728 A JPS6269728 A JP S6269728A JP 60209268 A JP60209268 A JP 60209268A JP 20926885 A JP20926885 A JP 20926885A JP S6269728 A JPS6269728 A JP S6269728A
Authority
JP
Japan
Prior art keywords
error
information
calculation circuit
circuit
multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60209268A
Other languages
English (en)
Other versions
JPH0214818B2 (ja
Inventor
Motoyoshi Nagai
元芳 永井
Masahiro Sasaki
雅宏 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP60209268A priority Critical patent/JPS6269728A/ja
Publication of JPS6269728A publication Critical patent/JPS6269728A/ja
Publication of JPH0214818B2 publication Critical patent/JPH0214818B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報記憶装置等の誤り訂正回路に関する。
従来の技術 従来この種の装置は、第2図に示すように、入力された
符号化コード1からシンドロームを算出するシンドロー
ム計算回路2と、このシンドローム情報から誤りの位置
を算出する誤り位置計算回路3とシンドローム情報と誤
り位置情報とから誤りの大きさを算出する誤り大きさ計
算回路4とを有し、符号化コード1と誤り位置情報と誤
り大きさ情報とを入力した訂正回路6が対応する所定の
情報コードを出力することにより所謂誤り訂正が行われ
ていた。この際、誤り位置計算回路3及び誤り大きさ計
算回路4では乗算、除算によりそれぞれ誤り位置と誤り
大きさが算出されるが、ここで必要となる乗算と除算を
行なうために、セレクタ6によって切り換えられた情報
をベキ情報に変換するコード変換ROM7と、ベキの加
算によって乗算を実現する加算回路8と、ベキの減算に
よって除算を実現する減算回路9と、加算回路8と減算
回路9との出力の切換を行うセレクタ10とが設けられ
ている。
発明が解決しようとする問題点 しかし、かかる構成によれば、符号化コードの構成ビッ
ト数が大きくなるにしたがって乗算、除算を行なうため
の加算回路と減算回路の回路規模が膨大となり、また乗
算、除算を行なうために毎回コード変換ROMをアクセ
スするため処理速度が遅くなるという問題があった。
上述問題は以下の理由で生ずる。すなわち、第1に復号
化処理に必要となる乗算、除算処理をベキの加算、減算
処理によって実現していること、第2にベキの演算を行
なうためにコード変換ROMを毎回アクセスしベキ情報
を導き出していることである。
本発明は、上述の問題点に鑑みて為されたもので、復号
化処理に必要な乗算、除算回路の回路規模が膨大になる
ことなく、高速な復号化処理を行なうことができる誤り
訂正回路を提供することを目的とする。
問題点を解決するだめの手段 本発明は上述の問題点を解決するため、復号化処理に必
要となる乗算処理をリード・ソロモン符号専用の乗算器
を用いて行ない、除算処理については逆光ROMによっ
て逆光を導き出しその逆光を上記の乗算器に入力するこ
とによって逆光の乗算という形で実現するという構成を
備えたものである。
作  用 本発明は上述の構成によって、復号化処理に必要となる
乗算、除算処理を従来のベキの加算、減算では行なわな
いため、加算回路、減算回路による回路規模の増大を大
幅に削減することが可能となり、また、従来乗算、除算
処理のたびに毎回コード変換ROMをアクセスしていた
のに対し、本発明では除算処理の時のみ逆光ROMをア
クセスし、しかも除算処理は乗算処理に比較して頻度が
非常に少ないということからも、復号化処理速度を大幅
にアップすることが可能となる。
実施例 第1図は本発明の一実施例による復号化処理回路の概略
構成を示すものであって、12は符号化コード1からシ
ンドロームt−1tsスるシンドローム計算回路、13
はシンドロームから誤りの位置を計算する誤り位置計算
回路、14は―シンドロームと誤り位置情報とから誤り
の大きさを計算する誤り大きさ計算回路、15は符号化
コード1と誤り位置情報と誤り大きさ情報とから対応す
る情報コードを出力して誤りを訂正する回路、16は誤
り位置計算回路13と誤り大きさ計算回路14のどちら
が乗算器17を使用するのかを切り換えるセレクタ、1
8は除算処理の際に逆光を出力するROM、19は乗算
処理と除算処理によって乗算器の入力を切り換えるセレ
クタである。
以上のように構成された誤り訂正回路について、以下そ
の動作を説明する。情報記憶装置等によって誤りの生じ
た符号化コード1が入力されると、シンドローム計算回
路12によって、生じた誤りに依存したシンドローム情
報が算出され、このシンドローム情報を基にして以下の
復号化処理が行なわれることになる。次に、算出された
シンドローム情報のみから誤り位置計算回路13によっ
て誤っている位置を表わす情報が算出され、誤り犬きさ
計算回路14へ入力される。この誤9大きさ計算回路1
4ではシンドローム情報と誤り位置情報とから誤りの大
きさを表わす情報が算出される◇この誤り位置計算回路
13及び誤り大きさ計算回路14で行なわれる演算処理
には、ガロア体上(GF (2” )上)の元の加算処
理2乗算処理、除算処理が必要となるが、加算処理につ
いては非常に容易な回路で実現されるために誤り位置計
算回路13と誤り大きさ計算回路14の双方に加算回路
を内蔵している。乗算処理及び除算処理を行なうだメニ
、セレクタ16,19、逆光ROM 1 B、乗算器1
7が必要となる。乗算処理の場合は、誤り位置計算回路
13及び誤り大きさ計算回路14から出力された情報は
セレクタ16、セレクタ19を通過してそのまま乗算器
13に入力され乗算処理が行なわれ、その結果が誤り位
置計算回路13及び誤り大きさ計算回路14にもどされ
てくる。
除算処理の場合は逆光の乗算という形で実現され、誤り
位置計算回路13及び誤り大きさ計算回路14から出力
された情報はセレクタ16を通過したのち逆元ROM1
8に入力され、その出力が乗算器17に入力されること
によって除算処理が行なわれる。誤り大きさ計算回路1
4の処理は誤り位置計算回路13の処理が終了してから
行なわれるものなので、セレクタ16,19、逆元RO
M1s、乗算器17を誤り位置計算回路13と誤り大き
さ計算回路14とが同時に使用するという状態は起らな
い。以上の処理によって誤り位置情報と誤り大きさ情報
が算出され訂正回路15に入力されると、符号化コード
1の誤りは誤り位置情報と誤り大きさ情報を基にして訂
正され情報コードとして出力される。
発明の効果 以上の説明から明らかなように、本発明は、リード・ン
ロモン符号の復号化処理に必要となる乗算処理と除算処
理を専用乗算器と逆元ROMを用いて行なうことによっ
て、従来のベキの加算、減算を行なわないため、またコ
ード変換ROMをアクセスする必要がないため、回路規
模の増大を大幅に削減するとともに、復号化処理スピー
ドを大幅に上げることができるという効果を有するもの
である。
【図面の簡単な説明】
第1図は本発明の一実施例による誤り訂正回路のブロッ
ク図、第2図は従来の誤り訂正回路のブロック図である
。 12・・・・・・シンドローム計算回路、13・・・・
・・誤り位置計算回路、14・・・・・・誤り大きさ計
算回路、16・・・・・・訂正回路、16.19・・・
・・・セレクタ、17・・・・・・乗算器、18・・・
・・・逆元ROM。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名λ 区       −

Claims (1)

    【特許請求の範囲】
  1. 符号化コードのシンドロームを算出するシンドローム計
    算回路と、前記シンドローム情報から誤り位置を算出す
    る誤り位置計算回路と、前記シンドローム情報と前記誤
    り位置情報とから誤りの大きさを算出する誤り大きさ計
    算回路と、前記符号化コード情報と前記誤り位置情報と
    前記誤り大きさ情報とから訂正情報を出力する訂正回路
    とを具備し、前記誤り位置計算回路及び誤り大きさ計算
    回路での乗算を乗算器で行い、除算を予めメモリに格納
    した逆元を用いて前記乗算器で行うことを特徴とする誤
    り訂正回路。
JP60209268A 1985-09-20 1985-09-20 誤り訂正回路 Granted JPS6269728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60209268A JPS6269728A (ja) 1985-09-20 1985-09-20 誤り訂正回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60209268A JPS6269728A (ja) 1985-09-20 1985-09-20 誤り訂正回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP63292768A Division JPH01157129A (ja) 1988-11-18 1988-11-18 演算装置

Publications (2)

Publication Number Publication Date
JPS6269728A true JPS6269728A (ja) 1987-03-31
JPH0214818B2 JPH0214818B2 (ja) 1990-04-10

Family

ID=16570131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60209268A Granted JPS6269728A (ja) 1985-09-20 1985-09-20 誤り訂正回路

Country Status (1)

Country Link
JP (1) JPS6269728A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056215U (ja) * 1991-07-08 1993-01-29 タナシン電機株式会社 段付きねじ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880769A (ja) * 1981-11-06 1983-05-14 Mitsubishi Electric Corp ガロア体における除算装置
JPS58144952A (ja) * 1982-02-24 1983-08-29 Nec Corp 2重バイト誤り訂正回路
JPS58219848A (ja) * 1982-06-15 1983-12-21 Toshiba Corp ガロア体における乗算装置
JPS6024650A (ja) * 1983-07-20 1985-02-07 Hitachi Ltd ガロア体上の演算回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880769A (ja) * 1981-11-06 1983-05-14 Mitsubishi Electric Corp ガロア体における除算装置
JPS58144952A (ja) * 1982-02-24 1983-08-29 Nec Corp 2重バイト誤り訂正回路
JPS58219848A (ja) * 1982-06-15 1983-12-21 Toshiba Corp ガロア体における乗算装置
JPS6024650A (ja) * 1983-07-20 1985-02-07 Hitachi Ltd ガロア体上の演算回路

Also Published As

Publication number Publication date
JPH0214818B2 (ja) 1990-04-10

Similar Documents

Publication Publication Date Title
EP0249982A2 (en) Decoder
JPS63236416A (ja) 符号化復号化方法
JPS6269728A (ja) 誤り訂正回路
US5964826A (en) Division circuits based on power-sum circuit for finite field GF(2m)
US3781791A (en) Method and apparatus for decoding bch codes
JPH01157129A (ja) 演算装置
JPH0750595A (ja) 復号化装置
JPS6217256B2 (ja)
JPH0764810A (ja) ガロア体演算器
JP2701378B2 (ja) 演算方式
JPS6324723A (ja) 有限体上の演算装置
JPH0383127A (ja) 10進除算器
JP2595820B2 (ja) ガロア拡大体演算器
JPH0362738A (ja) 演算装置
JPH0214817B2 (ja)
KR920010993B1 (ko) 고차 다항식 연산장치
JPH0778748B2 (ja) ガロア体演算ユニット
US3594561A (en) Decimal data-handling equipment
JPS62268215A (ja) ガロア体演算回路
JPS60233938A (ja) 誤り訂正復号器
JPS635928B2 (ja)
SU815908A1 (ru) Декодирующее устройство двоичныхКОдОВ C КОРРЕКциЕй ОдиНОчНыХ ОшибОК
KR890002471B1 (ko) 갈로이스 필드 2^8내에서의 연산식 간소화 회로
JPS63254525A (ja) 除算装置
JPH03149924A (ja) 誤り訂正復号装置