JPS58219848A

JPS58219848A - ガロア体における乗算装置

Info

Publication number: JPS58219848A
Application number: JP57102802A
Authority: JP
Inventors: Masahide Nanun; 南雲　雅秀; Jun Inagawa; 純稲川
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-06-15
Filing date: 1982-06-15
Publication date: 1983-12-21
Also published as: JPS638648B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は例えば光学式デジタルオーディオディスク（
ＤＡＤ　）再生装置等に用いられるエラー訂正符号の復
号用に好適するガロア体における乗算装置の改良に関す
る〔発明の技術的背景〕周知のように１近時開発されている光学式ＤＡＤ再生装
置（特にはＣＤ：コンノ譬りトディスク形）においては
、その工２−訂正符号としてクロスインターリープリー
ドソロモン符号（ＣＩＲＣ）を採用している。

すなわち、これは従来より知られている代表的なランダ
ムエラー訂正符号のうちで最も工２−訂正能力が高いも
のとして広範に定義されているＢＣＨ符号の一種である
リードソロモン符号を用いるものであるが、それにバー
ストエラーに対しても高い訂正能力を持たせるべくり四
スイ／タリーブなる信号処理を伴わせるようにしたもの
である。

ところで、リードソロモン符号の復号つまりエラー訂正
はＢＣＨ符号のそれと同様になすことができる。

今、符号長（ｎ）、情報シンプル伽）個、検査シンゲル
（ｎ−ｋ）個からなるリードソロモン符号について、そ
の復号法を調べてみるものとする。

但し、上記各シンゲルは一個の２進ビ、トつまり２ｍ個
の元を有する有限体でちるガロア体ＧＦ２ｍの元である
。

そして、この場合（１）重エラー訂正リードソロモン符
号の生成多項式ｇ←）は、（ロ）をガロア体ＧＦ（２”
）の原始元として次の（１）式または（２）式のように
表わされ、る。

ｇ←）−（Ｘ＋α）（ｘ＋α２）・・・・・・（Ｘ＋α
２ｔ＞・・・・・・（１）ｇＣｘ）＝（ｘ＋α０）（ｘ
＋α）・・・・・・（ｘ＋α２ｔ−）・（２）また、送
信符号語をＣ←）、受信符号語をＲ←）で表わし、且つ
エラー多項式をＥ←）とすると、１１１これらの間には次のような関係が成立する。

Ｒ（ｘ）　＝　Ｃ←）＋Ｅ←）（３）この場合、多項式の係数はガロア体ＧＦ（２”）に含ま
れており、エラー多項式Ｅ　（ｘ）はエラーロケーショ
ンおよび値（大きさ）に対応する項だけを含んでいる。

とＥ←）＝ΣＹｒｘ’　　　・・・・・・・・・・−・−
＜４＞となシ、該（４）式でΣはエラーのすべての位置
にわたる総和を意味している。

ここで、シンドロームＳ１を８、＝Ｒ（αｌ）〔但しｉ＝ｏ、１・・・・・・２ｔ−
１）・・・・・・（５）の如く定義したとすると、上記
（３）式よシｓ　　＝ｃ（α’）＋１（α１）となる。

この場合、Ｃ←）はぎ←）で常に割シ切れるのでＣ（α
１）＝０であるから８、＝Ｅ（αｉ）　　　ｈ□ となる。そこで、上記（４）式よ如Ｓ、＝Ｅ（α量）　＝　ミｊｙｊ（α量）」＝￥Ｙ３　
Ｘｒ　　　　−・・・・　（６）と表わすことができる
。但しαｊ　−ｚｊとおいたもので、Ｘｊはαｊにおけ
るエラーロケーションを表わしている。

ここで、エラーロケーション多項式σ←）は、エラー数
を・として σ←）＝、　（Ｘ−Ｘ、） ”　Ｘ”＋　ｔｔ、Ｘ”＋　・・・・−・・−・＋　＃
、　・・・−・−（７）と定義される。

また、（７）式のσ、〜σ。はシンドロームＳ１トの間
で次のように関係付けられる。

Ｓｉ＋＊”ＩＳｉ＋ｅ−１””””５−ＩＳｌ＋１＋σ
・Ｓ１°−°°−°（Ｉｌｌ）つまり、以上のようなリ
ードソロモン符号の復号手順は（１）　　（５）式によシンドロームＳ、を計算する。

（Ｉｆ）　　（８）式によシェラ−ロケーション多項式
の係数Ｏ１〜σ。を計算する。

Ｑ［Ｄ　　（７）式によりエラーロケーション多項式の
根Ｘ３を求める。

ｅｉｌ）　　（６）弐によシェラ−値Ｙｊを求め、（４
）式によシェラ−多項式を求める。

（至）（３）式によりエラー訂正を行なう。

なる（１）〜（ロ）の手順に帰着せしめられる。

次に、以上のような復号手順によるエラー訂正の具体例
として、１ブロツクデータに４個の検査シンｙｙルを用
いた場合について説明ｔ−ル。

すなわち、この場合の生成多項式ｇ（ｘ）はｇ←）”（
Ｘ＋１　）（ｘ＋α）（ｘ＋α２）（ｘ＋αＳ）となり
、２重エラーｔ−ｆの訂正系可能となるものであるが、
ここではそれを（Ａ：ｌ、ＣＢ）なる二つの方式によっ
た場合に９いて各別に述べるものとする。

〔方式Ａ〕

（１）　　シンドロームＳ。−８，を計算する。

ω）（８）弐ｔ−６＝１．・−２について書き直すと、
・＝１の場合にはとなる。また、・＝２の場合にはとなる。

とこで、実際の復号器がｅ　＝　ｌの場合から動作を始
めるものとすると、先ず連立方程式（９）を満足する解
Ｃ４を求めなければならない。そして、この解が存在し
なければ、復号器は次にｅ　＝　２の場合について連立
方程式α呻を満足する解σ１゜σ、を求めなければなら
ない。なお、ここでも解が得られない場合は・≧３とみ
なすことになる。

（９）式の解σ１はとして求め、０１式の解σ１．σ、はとして求める。

鋤　以上のようにしてエラーロケーション多項式の係・
数σ、が得られたならば、次に（７）式によりエラーロ
ケーション多項式の根を求める。

先ず、・＝１の場合はａ（ｘ）　＝　ｘ＋ａ、＝＝　０　＊　　、＊ｅ’ｆ、
’！　ａｌとなる。また、・＝２の場合は σ←）”　ｘ２４　（Ｆ、１４　ｇ、　＝Ｑ　　・・・
・・・・・・・・・０として、該（ロ）式にガロア体Ｇ
Ｆ（２”）の元を１暇次に代入してその解を求めればよ
く、今この根をＸ、ｅ　Ｘ２とする◎ 頓　エラーロケーション多項式の根が求まったなら、次
に（６）式によシュ２−値Ｙｊを求める。

先ず、・＝１の場合はｓ、　＝　ｙ、　　　　、”、ｙ、＝　８０となる。ま
た、・＝２の場合はより　　　・ｙ２＝　ｓｏ＋　ｙ。

曽　上述のようにして求めたエラー値Ｙ、＄Ｙ２によυ
訂正を行なう。

ところで、ポインターイレージヤ−法等によりてエラー
ロケーションの値を正確に知ることができる場合には、
上述した２重エラー訂正用のリードソｐモン符号によっ
て４重エラーまでの訂正が可能となるものであ）、それ
が後述する〔方式Ｂ〕である。

〔方式Ｂ〕

（１）　　シンド四−ムＳ。−８ｓを計算する。

Ｑｌ）（至）エラーロケーションを別の検出方法で知る
。

ＧＶ）　　（６）式によシュ２−値を求める。

先ず・＝　１１　＠　＝　２の場合は上述した〔方式人
〕の軸と同様である。

そして、ｅ−３の場合ｓｏ＝　ｙ、　＋　ｙ２＋　ｙ。

ｓ、　＝　ｙ、ｘ、＋　ｙ２ｘ２＋　ｙ、ｘ。

８２−Ｙ、Ｘ、　＋Ｙ２Ｘ２＋Ｙ、Ｘ、”を解いてｙ、　＝　ｓｏ＋ｙ、＋ｙ２となる。

また、ｅ　＝　４の場合は５ｏ＝Ｙ、＋Ｙ２＋Ｙ３＋Ｙ４Ｓ、＝Ｙ、Ｘ、＋Ｙ２Ｘ２＋Ｙ３Ｘｌｓ＋Ｙ４Ｘ４８２
＝　Ｙ、Ｘ、２＋Ｙ２Ｘ２２＋ＹｓＸ３”＋Ｙ４Ｘ４”
８、　＝　Ｙ、Ｘ、５＋Ｙ２Ｘ２ｓ＋Ｙ、Ｘ、’＋Ｙ４
Ｘ４’を解いてｙ４＝　ｓｏ＋　ｙ、　＋　ｙ、＋　ｙ。

となる。

（ロ）上述のようＫして求めたＹ、〜Ｙ４によシ訂正を
行なう。

第１図は以上のような原理に基くリードソロモン符号の
実際の復号システムでなるエラー訂正回路を示す概略構
成図である。すなわち、入力端（ＩＮ）を介して導かれ
る被訂正用のデータ（エラー訂正用としてリードソロモ
ン符号が用いられていることは勿論である）は部分され
て、一方が後述する復号動作の間データバッファ１１に
記憶されると共に、他方が復号動作をなすためのシンド
四−五計算器１２以下に導かれる。

そして、シンドローム計算器１２で計算されたシンドロ
ームはシンドロームノぐ、ファ１３に記憶される。

ここで、シンドロームバッファ１３の出力部に接続され
たオアゲート１４はエラーの有無を指示するもので、エ
ラーがあると前述したような手順によってエラー訂正動
作を開始することになる。

つまシ、エラーロケーション多項式計算器１５がエラー
ロケーシーン多項式Ｃ←）の係数を計算し、工２−ロケ
ーション計算器１６がエラーロケーション多項式の根を
計算し、エラー値計算器１７がエラー値を計算し、これ
らのエラーロケ−シロンおよびエラー値によシ上記デー
タパ、ファ１１から出力されるデータを訂正するもので
ある。

ところで、このような復号システムの各計算器１２９１
５．１６．１７／はＯか否かの検出ならびに必要な加算
、乗算および除算等の代数演算をなすものであるが、こ
れらについての具体例として従来第２図に示すように構
成された工２−ロケーシ、ン多項式計算器（特公昭５６
−２０５７５号）が知られている。

すなわち、第２図において２１はシンドロームバッファ
でアつて、シンド四−ム８．ヲ記憶ｆるためのＲＡＭで
なシ、該シンドロームバッファ２ノにはガロア体Ｇ　Ｆ
　（２ｒｎ）の元である各シンドロームがそれぞれｍビ
ットの２進形式で記憶される。

また、２２は作業用ノ奇ツ７アでありて、エラーロケー
ション多項式の係数を計算する際に、代数演算の中間結
果および最終結果を記憶するためのＲＡＭでなシ、後の
演算で使用される部分結果も該作業用バッファ２２に記
憶される。

そして、２３は代数演算の順序を指示する順序制御装置
であって、上記シンドロームバッファ２１および作業用
バッファ２２１Ｃ対してアドレスを供給して適切な記憶
位置をアクセスすると共に１実行された代数演算結果を
調べて次の適切な演算へ分岐せしめるのに供せられる。

さらに、２４．２６はそれぞれガロア体ＧＦ（２１）の
元の対数および真数を各別にテーブルの形式で記憶して
いるＲＯＭ　’ｃなる対数・譬ツファおよび真数バッフ
ァである。

ここで、前者の対数ノ寸、７ア２４のアドレスは元α１
の２進表示であシ、そのエントリーはαを底とするαの
対数すなセち」であるが、後者の真数パ、７ア１１５の
アドレスｌにおけるエントリーはα１の２進表示である
。

例えばガロア体ＧＦ（２’）の法多項式Ｆ（ｘ）をＦ’
（ｘ）＝ｘ＋ｘ＋ｘ＋ｘ＋１とすると、そのＯ以外の元はＦ←）＝０の根αのべき乗
またはα０〜α７ｔでの線形結合で表わすことができる
。

また、この場合ａ。−１７までの８個の係数を取り出し
て２進ベクトルとして表わすとともできる。

例えば（Ｘ’＝Ｏ−（ｆｆｉ’＋１−α’−４−０−α”−１
−０−ｆｆ３−）０−α’−１−０−（Ｗ’−）０−（
Ｘ’−）−０−（！’、、、（０１００００００） α７＝＝Ｏ・α０＋・・・・・・・・・・・・　十〇・
α６＋１・α７＝　（０００００００１） α８＝＝１＋α４＋α５＋α６（１０００１１１０） α９；α・α８−α＋α５＋α６＋α７＝（０１０００
１１１）の如くでアシ、これら以外の元も同様にしてベクトル表
示することができる。

そして、この場合対数テーブルのアドレス１〜２５５は
元αｉの８ピツトの２進ベクトル表示であシ、対応する
エントリは指数量の２進表示である。

また、真数テーブルは指数量をアドレスに用い、エント
リはαの２進ベクトル表示である。

次に、第２図の工２−ロケーション多項式計算器による
実際の代数演算を各別に説明する。

（１）加算元α１およびαｊを加算する場合には、これら２つの元
がＡレジスタ２０およびＢレジスタ２６を介してエクス
クルシブオアｆ−）ｊ７．によシ各ビット毎に排他的な
論理和をとる。これ釦よって得られる上記２つの元の和
の結果はＣレジスタ１９を介して上記作業用バッファ２
２に転送される。

（２）Ｏであるか否かの検出元α１が０であるか否かを調べる場合には、元α１がＨ
レジスタ２８を介してオアダート２９によシ論理和がと
られる。この結果はＭＬ／ノスタ３０を介して上記作業
用バッファ２２に転送される。この場合、Ｍレジスタ３
ｏの内容は元α１が００ときのみ０になる。

（３）乗算　　１冗αおよびαｊを乗算する場合には、先ずこれら２つの
元が０であるか否かが調べられる。若し、いずれか一方
の元が０であれば、実際に乗算するまでもなく、乗算結
果は０である。しがるに１両方とも０でない場合には、
これらの元は上記対数バッファ２４用のアドレスレジス
タ３１１ＩＣ順次にロードされる。そして、対数バッフ
ァ２４からの出力量およびｊはＤレジスタ３２およびＥ
レジスタ３３を介して１の補数加算器ｓ４によｐ、２”
−ｓを法として１゛の補数加算が行なわれる。これによ
って得られる結果１−１−ｊｌ−１−ｊ　（２’−１）
はＬレジスタ３５を介して上記真数ノクツファ２５用の
アドレスレジスタ３６にロードされる。この場合、真数
バッファ２５のアドレス入力がｔであれば、その出力α
１が乗算結果としてＣレジスタ３１を介して上記作業用
バッファ２２に転送される。

（４）除算元αｊ［よるαの除算（α’／、ｊ　）は基本的には上
記（３）の乗算の場合と同様であるが、上記Ｅレジスタ
３３の内容を上記Ｄレジスタ３２の内容から減算せしめ
る点で異なっている。つまＤ、Ｅレジスタ３３にある元
αｊの対数が補数化器３８により補数化されてＦレジス
タ３９を介して上記１の補数加算器３４に送るようＫし
た点である。そして、以下（３）の乗算の場合と同様に
処理されるものであるが、この場合真数ノ々、ファ２５
の出力が求める除算の結果つまシ商となっているもので
ある。

〔背景技術の問題点〕

しかしながら、以上のような従来のエラー訂正装置は、
そのエラーロケーション多項式計算器における代数演算
のうち乗算および除算用として対数バッファおよび真数
バッファを必要とするものであるが、このために用いら
れるＲＯＭ等のメモリ容量が膨大な丸のになるので、Ｌ
ＳＩ化が阻害されて大容量のメモリを外付けしなければ
ならないという不具合を生じていた。

これは、前述した例の如く１シン？ル８ビツトとした場
合で２５５　Ｘ　８ピｆｆ　）　＝　２０４０ビツトの
ＲＯＭが２つ必要になり、合計４０８０ビツトにもなる
ことからして容易に窺い知れるところである。

つまり、従来より知られているガロア体における乗算装
置および除算装置はそれらの元の対数および真数を各別
にテーブルの形式で記憶している大容量メモリでなる対
数バッファや真数・々ツファを必要とするので、それだ
け構成が複雑化して高価格につくという問題を有してい
た。

〔発明の目的〕

そこで、この発明は以上のような点に鑑みてなされたも
ので、特に大容量のメモリを必要とｆ　ル対数ハッ７ア
や真数・々ツファを用いることなくガロア体における乗
算をなし得るようにし、以って構成の簡易化ならびに低
価格化に寄与し得るようＫした極めて良好なる１１７体
における乗算装置を提供することを目的としている。

〔発明の概要〕

すなわち、この発明によるガロア体における乗算装置は
、１１７体ＧＦ（２ｍ）の生成多項式〇　（ｘ）の１根
をαとする被乗数データＢ　（（４（但し、Ｈｐ）ｅ　
ｂｍ、ｆｆ＝’　＋　ｂ、、、αｍ−２＋・・・、・、
　＋　ｂ、　）および乗数データＣ−（但し、（ｐ）＝
６Ｉｎ−１ｃｔｒｒ′−’　十ｅｍ−２αｍ−２＋・−
・−＋　ｔ□　）の乗算をＢＱＩ−Ｃ＠＝Ｃ１Ｂ＠１＋
Ｂ＠）ｎ（（ｌ、ｌ　−６Ｉｎ−１（ｉ”−’十嘔−、
αｍ−３十Ｃｍ−３ｃＩＴｒ′−４＋・・・・・・＋Ｃ
１”＝ｅｍ−２αｍ−２＋　６＝−、αｍ−５＋　ｅ、
、−、ｃｔ”−５＋・−・−・＋　ｅ　ｏ）なる第１の
部分乗算〔αＢｐ）Ｉ）および第２の部分乗算（ｉｎ）
ＩＩ：）の和の形に変換して処理するもので、前記第１
の部分乗算を第１のステップで処理する第１の手段と、
前記第２の部分乗算を第２のステップで処理する第２の
手段と、前記第１および第２の手段の各部分乗算出力を
加算する第３の手段とを具備してなることによシ、ハー
ド化して構成を大幅に簡易化すると共に、基本クロック
２ステツグで処理し得るようＫして処理時の短縮化を図
ったことを特徴としている。

〔発明の実施例〕

先ず、この発明が適用される光学式（ＣＤ形）デジタル
オーディオディスク（ＤＡＤ　）再生装置の概要につい
て説明する。

すなわち、第３図に示すようにディスクモーｐＨｌＫよ
って回転駆動されるターンテーブル１１２上に装着され
たディスク１１３は光学式ピックアップ１１”４によっ
て再生される。この場合、光学式ピ、クア、７’７１４
は半導体レーザ１１４ａからの出射光をビームスグリツ
タ−１１４ｂ、対物レンズ１１４Ｃを介してディスク１
１３の信号面に照射し、該ディスク１１３に所定の（Ｅ
ＦＭ）変調およびインタリーブを伴りた形態で記録され
ている再生すべきオーディオ信号のデジタル（ＰＣＭ）
化データに対応したビット（反射率の異なる凹凸）から
の反射光を対物レンズ１１４ｅ、ビームスシリツタ−１
１４ｂを介して４分割フォトデテクタ１１４ｄに導き、
該４分割フォトデテクタ１１４ｄで光電変換された４つ
の再生信号を外部に出力可能になされているもので、自
からはピックアップ送りモータ１１５によってディスク
１１３の半径方向に直線駆動される。

そして、４分割フォトデテクタ１１４ｄからの４つの再
生信号はマトリクス回路１１６に供給されて所定のマ）
　リクス演算処理が施されることにより、フォーカスエ
ラー信号（Ｆχ　トラッキングエラー信号および高周波
信号（ＲＦ）に分離される。

このうち、フォーカスエラー信号（Ｆ）はフォーカスサ
ーチ回路１１０からのフォーカスサーチ信号と共に、前
記光学式２ツクアツ！１１４のフォーカスサーブ系（Ｆ
８）を駆動するのに供せられる。

また、トラッキングエラー信号（Ｔ）は後述するシステ
ムコントｏ−’：）’１１ｒを介して与えられるサーチ
制御信号と共に、前記光学式ピックアップ１１４のトラ
ッキングサーゲ系（Ｔ８）を駆動するのに且つ前記ピ、
クア、ｆ送シモータ１１５を（リニアトラッキング）制
御するのに供せられる。

そして、残る高周波信号（ＲＦ）・が主再生信号成分と
して再生信号処理系１１８に供給される。すなわち、こ
の再生信号処理系１１８は先ず再生信号をスライスレベ
ル（アイパターン）検出器１１９によって制御される波
形整形回路１２０に導いて不要なアナログ成分と必要と
するデータ成分を分離し、データ成分のみをＰＬＬ型で
なる同期クロック再生回路１２１および第１の信号処理
系１２２のエツジ検出器１２２＆に供給する。

ここで、同期クロック再生回路１２１からの同期クロッ
クはデータ復調用として第１の信号処理系１２２におけ
る同期信号分離用クロ、り生成回路１２２ｂに導かれて
同期信号分離用クロックを生成するのに供せられる。

一方、上記エツジ検出器１２２ａを通りた再生信号は同
期信号検出器１２２ｃに導かれて上記同期信号分離用ク
ロックによシ同期信号が分離されると共に、復調回路１
１！：１ｒｌＫ導かれて（ＥＦＭ）復調される。

このうち、同期信号は同期信号保護回路１２２ｅを介し
て誤動作が生じないように保護された状態で、上記同期
信号分離用クロックと共に入力データ処理用タイミング
信号生成回路１２２ｆに導かれる。

また、復調信号はデータパナス入出力制御回路ｉｘｚぎ
を介して後述する第２の信号処理系１２３の入出力制御
回路１２３ａに供給されると共に、そのうちのサブコー
ドであるコントロール信号および表示信号成分がコント
ロール表示処理回路１２２ｈおよびサブコード処理回路
１２２１に導かれる。

そして、サブコード処理回路１２２１で必要なエラー検
出および訂正が施されたサブコードデータはシステムコ
ントローラ用インターフェイス回路１２２ｑを介してシ
ステムコントローラ１１７に供給される。

ここで、システムコントローラ１１　Ｆハマイクロコン
ピュータ、インタフェイス回路およびドライバ用集積回
路等を有してなり、コントロールスイッチ１２４からの
指令信号によりＤＡＤ再生装置を所望の状態に制御する
と共に、上述のサブコード（例えば再生曲のインデック
ス情報）を表示器１２５に表示せしめるのに供せられて
いる。

なお、上記入力データ処理用タイミング信号生成回路１
２２ｆからのタイきング信号はデータセレクト回路１２
２ｊを介して上記データノ々ス入出力制御回路１２２ｇ
を制御するのに供せられると共に、周波数検出器１２２
におよび位相検出器１２２ｔならびＫＰＷＭ変調器１２
２ｍを介して上記ディスクモータ１１１を線速度一定（
ＣＬＶ　）方式で駆動するための自動周波数制御（ＡＦ
Ｃ）および自動位相制御（ＡＰＣ）に供せられている。

この場合、位相検出器１２２ｔｌｌＣはクリスタル発振
器１２２ｎからの発振信号に基いて動作するシステムク
ロック生成回路１２２ｐからのシステムクロックが供給
されている。

そして、第２の信号処理回路１２３の入出力制御回路１
２Ｓ＆ｆ通った復調データはエラー検出および訂正また
は補正用のシンドリーム検出器１２３ｂ、エラー４イン
タ制御回路１２３ｅ、訂正回路１２３ｄおよびデータ出
力回路１２３ｅを介して必要な工２−訂正、デインタリ
ープ、エラー補正等の処理を受けてデジタル−アナログ
（Ｄ／Ａ　）変換器１２６に導出される。

この場合、外部メモリ制御回路１２３ｆは上記データセ
レクト回路１２２ｊと共働して訂正に必要なデータが書
き込まれている外部メモリ１２７を制御することにより
、上−己入出力制御回路１２３ａを介して訂正に必要表
データを取り込む如くなされている。

また、タイミングコントロール回路１２３ｇは前記シス
テムクロック生成回路１２２ｐからのシステムクロ、り
に基いてエラー訂正および補正ならびにＤ／Ａ変換に必
要なタイミングコントロール信号を供給する如くなされ
ている。

また、ミューティング（検出）制御回路１２３ｈは上記
エラーポインタ制御回路１２３Ｃからの出力またはシス
テムコントローラ１１７を介して与えられるコントルー
ル信号に基いてエラー補正時およびＤＡＤ再生装置の動
作開始、終了時等に必要となる所定のミューティング制
御をなすのに供せられている。

そして、上記Ｄ／Ａ変換器１２６でアナログ信号に戻さ
れたオーディオ信号はローパスフィルタ１２８、増幅器
１２９を介してスピーカ１３０を奏鳴するのに供せられ
る。

次に、以上のよりなりＡＤ再生装置に適用されたエラー
訂正回路について説明する。

先ず、原理について述べると、ガロア体ＧＦ（２８）に
おける２重訂正ＢＣＨ符号は多項式表現した場合Ｕｌ）　ｔＵｌ　＊Ｕ２−−−　Ｕｍ−１ｔ　Ｐ　（１
＊Ｐ　１　ｅ　Ｐ２　ｔＰ　３　＝曲（２１）の如く表
わされる。但し、Ｕｏ−’−Ｕｍ、は情報シンゲルで、
１シンがルが８ビツトのものがｍ個まとめられているも
のとする。また、Ｐｏ−Ｐｓはパリティシンプルで、上
記ｍ個の情報シンがルに４個分のノタリティシン？ルが
付加されているものとする。

つ−１、（２１）式の表現はパリティシンプルを情報シ
ンゲルと訂正上同一視し得ることによるもので、これはｗｎ＋３９ｗ１＋２．Ｗｒｎ＋、・・・・・・Ｗ、ｅＷ
２ｍＷ、ｅＷｏ・・・・・・　（２２）の如く書き換え
られる。

これによって、送信多項式Ｆ←）はＦ（”）＝　ｗ？）、Ｓ　”　′””ｍ−１−２重ｍ＋
２Ｈ，・・、　＋　Ｗ、ｘ＋Ｗ、　・・、　（２３）の
如く表わすことができ、且つ受信多項式Ｆ←ＹＦ（ｘ″
ｆ＝Ｗ−、’Ｘ””＋Ｗ−、、’ｘ”！”＋・・−・・
・＋Ｗ、’Ｘ＋Ｗ。・（２４）の如く表わすことができ
る。

ここで、ガロア体Ｇ　Ｆ　（２’）の生成多項式Ｇ←）
の１根をαとすると、上記Ｆ←）は２訂正上同一視号に
おいて、１．α、α２．αＳ、の４根を有することにな
るからの如くなる。

つまシ、送信側では上記（２５）式を満足し得るように
ノ母すティシンゲルを決定して伝送するものであるが、
受信側では伝送系の介在によって必ずしもそのままの形
で受信し得ないのをエラーとして訂正するものである。

この場合、上述した２重訂正ＢＣＨ符号によれば、合計
量　＋　４個のシンゲル中、２個までのシンゲルエラー
を訂正することが可能となる。

今、上記受信多項式中Ｗ１とＷｊとの２個のシンプルに
工２−を起こしてｗ’、＝ｗ、＋・１７′」＝町＋＠ｊになりたとする。この場合、鮨とｗ′ｊ以外のシンゲル
には工２−がなくで表わされるものとする。

ここで、受信多項式Ｆ’（ｘ）　４Ｃついて送信時と同
様に１．α、α２．αＳを代入してみるとのようになる
。

ここで、Ｓ−Ｓ　　はシンドロームと称されるも３ので、２個のシンゲルエラーの場合には（２６）式の情
報内容を有していることＫなる。

ところで、ＢＣＨ符号理論において２重訂正の場合は前
述したような工２−ロケーシ、ン多項式を用いる方法が
あシ、これはｆ（→−ｘ　＋ｇ、ｘ＋σ、　　　　　・・・・・−・
・（２９）の如くである。

つまシ、（２７）　、　（２８）式でシンドロームＳ。

−６１，によりてＣ１とσ、とを求めて（２９）弐に代
入するものであるが、この場合（２９）式のＸについて
はα０〜αｍ＋８１で順に代入するものとする。

ここで、（２９）式祉α１とαｊで１←）■０となる筈
であるから、ｆ←）禦０となる点を求めれば１２個のエ
ラーロケーションを求める仁とができるようになる。

次に、エラーノ９ターンを求める方法は判明しているα
１とαｊよシ、上記（２６）式を用いて・Ｊ　＝”０　
＋　”ｉ　　　　　”’・・−・・−（３０Ｂ）の如く
遂行することができる。

ところで、このような工２−゛ロケーション（多項式）
ならびに工２−ノ々ターンを求める際に必要となるがロ
ア体における乗算や除算を前述したような大容量メモリ
を用いることなくノーード的な構成でなし得るようにす
ることにこの発明の狙いがある。

しかるに、この場合大容量のメモリを用いないで、ｇ←
）を生成多項式とするガロア体における乗算および除算
をなすにしても、乗算が例えば後述するようにして比較
的簡単になし得るものの、除算はやはり困難であるので
、でき得る限り除算を減少した方が望ましい。

そこで、次に上述した工２−ロケーシ、ンおよびエラー
ツタターンを求める方法について除算を減少する方向で
展開してみる。

先ず、エラーロケーション（多項式）の生成についてで
あるが、上記（２７）　、　（２８）式についてそれぞ
れの右辺の分母が等しいからのようＫおくと、（２７Ｌ（２８）式はの如くなる。こ
の（３２）　、　（３３）式を（２９）式に代入するととなる。

そして、この（３４）式はＸにα０〜α１＋３１で代入
してｆ　（ｘ）　−０となることをチェックすればエラ
ーロケーションが求まるのであるから、これを次のよう
に変形してｆ’ｋ）　＝８　ｆｋ）　＝８　ｘ２＋８ｂｘ　＋　８
．　・・＝”　（３５）ａ　　　　　　　　　　ａとしても、ａｔ’←）にα０〜αｍ＋３を代入してやる
ことによ’ｆ）　ｆ’（ｘ）＝　Ｏとなる点でα１とα
ｊとが求まることになる筈である。

つまり、このようＫしてエラーロケーション多項式を求
める際には除算をなくすことが可能となる。

次に、エラーパターンの生成についてであるＪ　　＝：
　　（Ｓｇａｊ十　８．）（α１＋　α’）−’　　　
　−・・−・−（３０Ａりなる乗算に帰着せしめること
が可能となる。

そこで、次に上記逆数（α１＋αｊ）−１を求める方法
についてみてみるに、上記（３５）式に（３２）式を入
れるとｆ’ｋ）＝％”＋８ｍ（α１＋αｊ　）　ｘ＋８ｔ１−
＝・（３６）となる。そして、かかる（３６）式のＸに
α０〜−＋３まで代入する操作が上記エラーロケーショ
ンを求めるのに必要であることに表るが、このα０〜ｄ
ｍ＋５までを代入する間に該（３６）式のｓ、（α’−
４−ｄｊ）ｘなる項に着眼してＳ（α１＋αｊ）ｘ−α１・・・・・・・・・（３７）
と表るＸを求める操作をしてやる。

具体的には、今、ｍ＝２８とすると、（３７）式のＸに
はα０〜α５１１で代入されることになるが、ガロア体
ＧＦ（２）では α２８−１ヨα２５！ｌヨ１が最大で、この場合α０〜α２５４の巡回符号となるか
らα０〜α２５４マでしか扱うことはない。

そして、今α０〜α５１１で代入してみるのであルカラ
、７　（２５５／３２　（８カラ（１ｓ２ｎ１４　（１
−３２−（但”しｍ　＝　０　、１・・・・・・７）ま
での逆数データ８個を下表のようにコード化しておくも
のとする。

つまυ、ｘ＝α０〜α３１１で代入する間に１ｒ　＝＝
　３２ｍの１個の点で必ずｓ、（α叫αｊ）ｘ−α３２
ｍとなる筈であり、そのときのＸがＸ＝α１であるとす
れば、上記（３７）式はＳ（α１＋αｊ）αｑ＝　３２ｍ　　・＝−（３８）と
なる。

ここで、ｄｑと上表のコード化によシα−３２ｍが判明
するから（αｌ＋　（Ｗｊ）−”＝　Ｂ、、　ｄｑ−ａ−５２ｆ
ｎ、、・・、・、、・（３ｇ）の如く求める逆数データ
を得ることができるようになる。

つまシ、上述したエラーロケーシロンを求める過程で、
エラーパターンを求めるに必要な逆数データを得るよう
にしてやれば、それだけ全体としての処理時間を短縮す
ることが可能となるものである。

次に、以上のような原理に基くエラー訂正の具体例につ
いて第４図を参照して説明する。

すなわち、第４図は第３図における第２の信号処理回路
１２３０訂正回路１２３ｄに主として含まれる前述した
ようなエラーロケーシ璽ン多項式計算器和尚部を示して
いる。つまシ、エラー訂正符号として採用されたＢＣＨ
符号の一種でありｖ−ドソロモン符号の復号（エラー訂
正）のために各種の代数演算をなしてエラーロケ−シロ
ン（多項式）およびエラーパターンヲ生成するのがエラ
ーロケ−シロン多項式計算器に与えられた役目であるが
、この場合は前述したように除算を乗算処理で済ませる
ので必要となる代数演算は加算および乗算だけとなる。

具体的には、入力パス（Ｉ−ＢＵＳ）４０から供給され
る再生シンプル（ｗｒｎ＋３．Ｗｍ＋２．Ｗｍ＋、・・
・Ｗｏ）をシンドローム計算器４１（第３図のシンドロ
ーム検出部１２３ｄに相当）に入れて（５）式のような
シンドロームＳ。−８３を生成する。そして、このシン
ドローム計算器４１で生成されたシンドロームｓ。−ｓ
ｓを転送パス（Ａ−ＢＵＳ）４ＪＡを介してメモリ（Ｒ
ＡＭ　）　４３に格納する。

次に、メモリ（ＲＡＭ　）　４　Ｊに格納されたシンド
ロームｓ。−ｓｓを転送パス（Ｂ−ＢＵＳ）４２Ｂを介
して適宜に読み出し、演算ユニッ）（ＡＬＵ）４４およ
びレジスタ（ＲＥｇｌ　）　、　（ＲＥＧ２　）　。

（ＲＥＧ３　）４　ｊＡ　ｔ　４　ＢＢ　＠　４５Ｃで
必要な演算をなさしめることによ！Ｄ、（３１）式のよ
うなＳＩＬ。

８６　＃　８ｅを生成する。

ここで、演算ユニット（ＡＬＵ　）　４４はガロア体に
おける加算および乗算をなし得る如くなされているもの
で、このうち乗算装置については後述するものとする。

そして、上述のようにして演算ユニッ）（ＡＬＵ）４４
およびレジスタ（ＲＥＧＩ　）　、　（ＲＥＧ２　）　
、　（ＲＥＧ３）４５Ａ、４５Ｂ＃４ｊＣで生成され九
Ｓ　ｅ　Ｉ　５ｂＨ８８は転送パス（Ａ−ＢＵＲ）４Ｊ
Ａを介してそれぞれラッチ回路（ＬＡＴ−８）　、　（
ＬＡＴ−８，）　。

（ＬＡＴ−８，）４６Ｃ＃４６Ｂ、４６Ａにラッチされ
た後、セラトノやルス（ＳＰ）によシそれぞれラッ子回
路（ＬＡＴ−１）　４６　Ｄ、α乗算レジスタ（ＲＩｍ
Ｇ　Ｘα）４７Ａ、α２乗算レジスタ（ＲＥＧ　Ｘα２
）４７Ｂにセットされる。

この場合、ｔ４レジスタ（ＲＥＧｔ４）４７Ｃに対して
も１″が同時にセットされるものとする。

ここで、α乗算レジスタ（ＲＥＧ　Ｘα）４７Ａおよび
α２乗算レジスタ（ＲＥＧ　Ｘα２）４７Ｂはり四ツク
パルス（ｃｐ）によって前の値をそれぞれα倍、α２倍
する回路である。また、ｔ　レジスタ（ＲＥＧＦ４）４
７Ｃは初期状態で１にセットされた後、クロックパルス
（ｃｐ）によって順次α倍する回路であって、この場合
はα０〜α３１１でを発生する役目を有している。

次に、以上のようなラッチ回路（ＬＡＴＩ　）　４６Ｄ
。

α乗算レジスタ（ＲＢＧ　Ｘα）４７Ａ、α２乗算レジ
スタ（ＲＥＧ　Ｘα２）４７Ｂおよびｒ４レジスタ（Ｒ
ＥＧｒ４）４７Ｃに対する５ｃｌＳｂ、Ｓ、Ｌ幹よび″
１”のセットが終了したら、これらに対してそれぞれク
ロックパルス（ｃｐ）をこの場合は３１個入力せしめる
ことにより、（３５）式のような２次式の演算動作をな
さしめる。

すなわち、ラッチ回路（ＬＡＴＩ）＋６ＤからのＳｅ出
力とα乗算レジスタ（ＲＥＧ　Ｘα）４７ＡからのＳα
（＝Ｓｂ　ｘ　）出力とを加算回路（ＡＤＲＩ　）　４
８　Ａで加算し、α２乗算レジスタ（ＲＥＧ　Ｘα　）
４７ＢからのＳ、α（＝Ｓ、ｘ　）出力も上記加算回路
（ＡＤＲ１）４８にの加算出力Ｓ　−１−８α（＝Ｓｅ
＋５ｂｘ）とを加ｂ算回路（ＡＤＲ２）　４８Ｂで加算することによシＳａ
α２＋Ｓ、α＋Ｓｃ　（＝Ｓ１ｘ２＋Ｓ、ｘ＋５ｅ＝ｆ
どＸ）なる演算動作をなさしめるものである。

そして、この場合３１個のクロックパルス（ｃｐ）入力
によってαがα０〜α３１に変化する間つま！Ｄ　（３
５）式の２次式におけるＸにα０〜α３１が順次に代入
されていている間において尚骸２次式がｆ（ｘ）＝Ｏと
なるのを加算回路（ＡＤＲ２）４８Ｂの出力でオール“
０＃として零検出器（Ｑ−ＤＥＴ）４９が２回検出した
とすれば、それが当該２次式の根を与える点に外ならな
い。

そこで、零検出器（０−ＤＥＴ　）　４９の検出出力に
よシ、そのときの上記ｔ４レジスタ（ＲＥＧｒ′４）４
７Ｃの内容をラッチ回路（ＬＡＴａ量）　、　（ＬＡＴ
αＪ）４６Ｅ。

４６Ｆにセットしてやることにょシ、エラーロケーシロ
ンを与えるα　およびαｊを得ることができるようにな
る。

そして、このようにして得られたエラーロヶーシロンを
与えるＣ１およびαｊはラッチ回路（ＬＡＴα’　）　
、　（ＬＡＴαｊ）４ｇＥ、４６ｐから転送パス（Ｂ−
ＢＵＳ）４２Ｂを介して上述した演算ユニッ）　（ＡＬ
Ｕ　）　ａ　ａに転送されて（２７）　、　（２８）式
のような加算および乗算がなされることにょシ、エラー
ロケーシロンσ４．σ２が生成される。

とζろで、上述したようにしてエラーロヶーシロンを生
成して過程において、α乗算レジスタ（ＲＥＧ　Ｘα）
４７Ａからの出力が前述した表の内容をダート化して構
成されているダート回路（ＧＡＴＥ　）　ｉ　ｏに対し
てエラーパターンを得るために供給されている。

これによって、α乗算レジスタ（ＲＥＧ　Ｘα）４７ｋ
からの出力が前述した表のα３２′″のいずれかに一致
したとすると、ｆ−）回路（ＧＡＴＥ　）　ｓ　。

からのロートノやルスによシ、ラッチ回路（ＬＡＴα−
”ｍ）　４　ｅＧＫ対し、Ｃ５’　−）　回路（ＧＡＴ
ＥＣ。

にコード化されているα−のうちの対応する逆数データ
がセットされると共に、ラッチ回路（ＬＡＴαＱ）４６
Ｈに対して上記ｒ４レジスタ（ＲＥＧｆ４）　４７　Ｃ
のそのときの内容であるαｑデータがセットされること
によシ、エラーパターンを与えるαｑおよびα−ｓｚｍ
が得られることになる。

そして、このようにして得られたエラーパターンを与え
るαｑおよびα−５２ｍはそれぞれラッチ回路（ＬＡＴ
（！−”ｍ）　４　ｅａ　？　（ＬＡＴ（Ｅｑ）４６Ｈ
カラ転送パス（Ｂ−ＢＵＳ）４ＪＢを介して上述の８１
と共に、前述した演算ユニツ）（ＡＬＵ）４４に転送さ
れて（３９）式のよりなＳ、・αｑ・α−３２ｍなる乗
算処理が施こされて（α１＋αｊ）−１なる逆数とされ
た後、（３０′Ａ）式のような乗算ならびに（３０Ｂ）
のような加算がなされることによシ、エラーパターンｅ
１＋８２が生成される。

また、以上のようセして得られるエラーロケ一シ曹ンσ
４．σ２およびエラーノダターンｅ、ｅ、ＫＭいてエラ
ー訂正をなし得ることは前述した通シである（第１図参
照）。

第５図は第４図による場合の具体例として、５ｂ＝ｓ、
（α１＋αｊ戸α６０．αｌ＝α９１αｊ＝α１５のと
きの各部のタイミングチャートを示している。

すなわち、（＆）はセットパルス（ＳＰ）、（ｂ）はク
ロック２母ルス（ｃｐ）、（、）はラッチ回路（ＬＡＴ
Ｉ　）　４６　Ｄの内容、（ｄ）はα乗算レジスタ（Ｒ
ＥＧ　Ｘα）４７Ａの゛内容、（ｅ）はＣ２乗算レジス
タ（ＲＥＧ　Ｘα”）４ｙＢの内容、（ｆ）は加算回路
（ＡＤＲ２）４８Ｂの出力、伝）は零検出器（０−ＤＥ
Ｔ　）　４９の出力、（ｈ）はｔ４レジスタ（ＲＥＧｒ
４）　４７　Ｃの内容、０）はラッチ回路（ＬＡＴα′
）４６Ｅの内容、（ｋ）は？−）回路（ＧＡＴＥ）ＪＦ
（７のロード／４’　ｋ　ス、（４は５　ｙ　４−　回
路（ＬＡＴα−”’ｍ　）　４６Ｇの内容、（へ）はラ
ッチ回路（ＬＡＴαＱ　）４６Ｈの内容である。

次に、ガロア体における乗算についてみてみるに、例え
ばＡ＠＝Ｂ（ロ）・　Ｃ（ロ）はＢ＠、Ｃ（ロ）がそれぞれＢ（ＣＱ＝ｂ、α７＋ｂ６α６＋・・・・−＋ｂ。

Ｃ（＜＝ｅ、α７＋Ｃ７α６＋−・・―＋ｃ。

で表わされるものとすれば、次のように変換することが
できる。但し、αはガロア体ＧＦ　（２８）の生成多項
式　　　の根とする。

ｆ（、）Ｂ＠・Ｃ＠ −Ｂ　（Ｑ’ｌ　（α゛（Ｃ７α６＋Ｃ５α５＋　ａ　
ｓα２＋ｃｔ）＋（ｃ６α６＋ｃ４α４＋ｃ２α２＋（
１０））＝（αＢ（ロ））（Ｃ２α６＋Ｃ５α４＋Ｃ３
α２＋Ｃ４）＋　Ｂ　（ＣＬ）　（ｃ　ｂα６＋ｃ４α
４＋Ｃ２α２＋　ｅｏ　）　　”・（４１）つまり、こ
れは右辺第１項である（αＢ＠）（ｅ、α６＋ｃ５α４＋ｃ、α２＋ｃ１）・
・・（４２）と右辺第２項であるＢ（ｍ（ｅ６α６＋ｃ６α４＋ｃ２α２＋ｃｏ）・・・
（４３）とに分けて２ステツプで処理することが可能で
あることを示している。

第６図は以上のような原理に基〈この発明の一実施例と
してのガロア体における乗算装置を示すもので、被乗数
Ｂ（ロ）データおよび乗数Ｃ（ロ）データはそれぞれラ
ッチ回路５１．５２にラッチされる。

そして、ラッチ回路５ノの出力は直接あるいはα乗算回
路６Ｓを介してセレクト回路　　。

６４の第１および第２入力端（ＩＮ、１　）　＋　（ｌ
Ｎ１２）に供給される如くなされている。

また、ラッチ回路６２の出力はラッチされたＣ（ロ）デ
ータの各係数Ｃ６−ｃ７をパラレルにしてセレクト回路
６６の入力端に供給される如くなされている。

ここで、セレクト回路５４．６６はセレクタ信号（Ｈ／
Ｌ　’）によりてｒ−）制御されることにより、”Ｈ＃
のとき上記（４２）式側の乗算を且つ＠Ｌ”のとき上記
（４３）式側の乗算をなし得るような選択動作を行なう
ものである。

つｔシ、セレクト信号（Ｈ／Ｌ　）が”Ｈ″のときセレ
クト回路５４をして第２の入力端（ｌＮ１２）側の入力
データ（αＢ＠）を選択的に導その第１出力端からＣ１
出力を、第２出力端から０３出力を、第３出力端からＣ
５出力を、第４出力端からＣ５出力を選択的に導出せし
めるものである。

今、セレクト信号（Ｈ／Ｌ　）が”Ｈ″であるとすると
、セレクト回路ル４からの（αＢ（ロ））なる出力はセ
レクト回路５６に供給されると共にＣ２乗算回路５７に
供給される。

ここで、セレクト回路５６は上記セレクト回路５５から
のＣ４出力によシグート制御されるもので、上記（αＢ
（ロ））なる出力をエクスクルシブオア回路６８の入力
一端に供給する如。

くなされている。

また、Ｃ２乗算回路５７でＣ２が乗算されることによシ
（α３Ｂ（ロ））となされた出力はセレクト回路５９に
供給されると共に、Ｃ２乗算回路６０に供給される。

ここで、セレクト回路５９社上記セレクト回路５５から
のＣ６出力によＦ）ｌ’−）制御されスクルシブオア回
路５８の入力他端に供給している。このエクスクルシブ
オア回路５８からの（αＢ＠＋α３Ｂ（ロ））なる出力
はエクスクルシブオフ回路６Ｉの入力一端に供給されて
いる。

また、Ｃ２乗算回路６０でＣ２が乗算されることにより
（α５Ｂ（ロ））となされた出力はセレクト回路６２に
供給されると共に、α乗算回路６３に供給される。

ここで、セレクト回路６２は上記セレクト回路５６から
の０５出力によりｌ’−）制御されるもので、上記（α
５Ｂ（ロ））なる出力を上記エクスクルシブオア回路６
１の人力他端に供給する如くなされている。

このエクスクルシブオア回路６１からの（αＢ（ロ）＋
α３Ｂ（ロ）＋α５Ｂ（ロ））なる出力はエクスクルシ
ブオア回路６３の入力一端に供給されている。

また、Ｃ２乗算回路６４でＣ２が乗算されることにより
（α７Ｂ＠）となされた出力はセレクト回路６６に供給
されている。

ここで、セレクト回路６５は上記セレクト回路５５から
のＣ２出力によシグート制御されるもので、上記（α７
Ｂ（ロ））なる出力を上記エクスクルシブオフ回路６３
の入力他端に供給する如くなされている。

このエクスクルシブオア回路６３からの（αＢ（ロ）＋
α５Ｂ（ロ）＋α５Ｂ（ロ）＋α７Ｂ（ロ））はラッチ
回路６６に供給されると共に、エクスクルシブオア回路
６７の入力一端に供給されている。

このエクスクルシブオア回路６７はその人力他端に上記
ラッチ回路６６の出力が供給されると共に、その出力が
ラッチ回路６８に供給される如くなされている。

つまシ、この状態ではラッチ回路６６に対して実際上（
αＢ（ロ））（Ｃ７α６＋Ｃ５α４＋Ｃ３α２＋　ｃ　
ｓ　）なる（４２）式に相当する唇、算出力がラッチさ
れているものである。

次に１セレクト信号（／Ｌ）が′Ｌ＃になったとすれば
、上述と略同様にして最終的にエクスクルシブオア回路
６７の入力一端にＢ（（１（ｅ、α６＋＋ｌ１４α４＋
ｃ、α２＋ｃｏ）なる（架試に相当する乗算出力が供給
されるもので、ここで上記ラッチ回路６６のラッチ出力
が加えられることにより、上記（４１）式に相当するＢ
（ロ）・Ｃに）の乗算出力がラッチ回路６８を介して導
出することが可能となるものである。

なお、以上において各ラッチ回路５ノ。

Ｂ２．６６．６１Ｊは２相の基本クロック（ｃｐ、）（
ｃｐ、　）が加えられるｒ−）回路６９で生成されるラ
ッチ信号（ＬＰ、　）　＋　（ＬＰ２　）　＊　（ＬＰ
３）によりラッチ状態が制御されるものである。

第７図は以上のような乗算動作のタイミングチャートを
示すもので、（ａ）　、　（ｂ）が基本クロック（ＣＰ
、　）　＋　（ＣＰ２　）、（ｅ）　Ｉ　（ｄ）が被乗
数データＢ（ロ）および乗数データＣ＠の入力タイミン
グ、（−）がラッチ信号（ＬＰ、）、（船がセレクト信
号（Ｈ／Ｌ）、０）がラッチ信号（ＬＰ２）、（（へ）
がラッチ回路６５のラッチタイミングとその内容、（恥
がラッチ信号（ＬＰ、　）　、（Ｊ）がラッチ回路６７
のラッチタイミングとその内容である。

次に、以上におけるα乗算回路６３およびＣ２乗算回路
５７９６０１６４について説明する。

すなわち、αはガロア体ＧＦ（２）における生成多項式
ｇ（、）ｇ（ｘ）−ｘ　＋ｘ　＋ｘ　＋ｘ　＋１の根であるからｇ（ロ）＝α８＋α４＋α３＋α２＋１＝０よシ α８＝α４＋α３＋α２＋１　曲・（４４）の関係にあ
る。

ここで、ある被乗数データＥ（ｃ４１１ｉ：（０’ｌ＝Ｅ、α７＋Ｅ６α６　＋　、、−・
・＋Ｅ。

にαを乗算するものとすれば、（４４）式を用いてＥ（ロ）・α＝Ｅ、α８＋Ｅ６α７＋・・・・・　＋Ｅ
ｏα＝Ｅ６α２＋Ｅ５α６＋Ｅ４α５＋（Ｅ、＋ｇ、）
α’　＋（Ｅ２＋Ｅア）α５＋Ｆα＋Ｆｏ　　　　　　
　　　　　　　・・・・・（４５）と表わすことができ
る。

つまり、かかる（４５）式の如きα乗算回路５３は第８
図に示すようにエクスクルシブオア回路（ＥＸ−ＯＲ４
，）〜（ＥＸ−ＯＲ４３）を用いて容易に実現すること
ができる。

また、Ｅ＠・α２についてはＥ（ロ）・α２＝Ｅ６α８＋Ｅ５α７＋Ｅ４α’＋（Ｅ
２＋Ｅ、）α４十（ｇ、＋ｇ、）α’＋Ｅｏα２＋Ｅ、
α＝Ｅ、α′＋Ｅ４α’＋（Ｅ、＋Ｅ、）α５＋（Ｅ２
＋Ｅ６＋Ｅ、）α４＋　（Ｅ、＋Ｅ６＋Ｅ、）α’＋（
Ｅｏ十Ｅ６）α２＋Ｅ７α＋Ｆ、。

＝Ｈ７α７＋Ｈ６α’＋Ｈα５＋Ｈα４＋Ｈ３α３＋Ｈ
２α２４＋Ｈ，α＋ＨＯ・・−・・（４６）と表わすことができる。

つまシ、かかる（４６）式の如きα２乗算回路６７゜６
０＊６３は第９図に示すようにエクスクルシブオア回路
（ＥＸ−ＯＲ５，）〜（ＥＸ−ＯＲ５５’）を用いて容
易に実現することができる。

なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨全逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。

例えば、テープＰＣＭ等のデジタル化された情報の伝送
や記録再生システム、計算機システム等でガロア体によ
る代数演算を必要とする機器に好適するものである。

〔発明の効果〕

従って、以上詳述したようにこの発明によれば、大容量
のメモリを必要とする対数バッファや真数バッファを用
いることなくガロア体における乗算をなし得るようにし
、以って構成の簡易化ならびに低価格化に寄与し得るよ
うにした極めて良好なるガロア体における乗算装置を提
供することが可能となる。

【図面の簡単な説明】

第１図はリードンロモン符号の復号システムでなるエラ
ー訂正回路を示す概略構成図、第２図は従来のエラー、
Ｐケニシ璽ン多項式計算器を示す構成図、第３図はこの
発明が適用されるＤＡＤ再生装置の概要を示す構成図、
第４図は第３図のエラー訂正回路部の具体例を示す構成
図、第５図は第４図の動作の具体例を説明するためのタ
イミングチャート、第６図はこの発明の一実施例として
第４図の演算ユニット部に備えられた乗算装置を示す構
成図、第７図は第６図の動作の具体例を説明するための
タイミングチャート、第８図、第９図は第６図のα乗算
回路、α乗算回路の具体例を示す構成図である。６１．６２，６６．６８・・・ラッチ回路、５３・・・
α乗算回路、Ｂ４＊６８＊６６ａ５９ｔ６２＋６６・・
・セレクト回路、１３７　＋　６０　＋　６４・・・α
２乗算回路、５Ｂ、、６１．６３９６’ｌ・・・エクス
クルシブオア回路。出願人代理人　　弁理士　鈴　江　武　彦第１図１

Claims

【特許請求の範囲】ガロア体ＧＦ（２”）の生成多項式Ｇ←）の１根をαと
する被乗数データＢ■（但し、Ｂ■＝＝　ｂ、−１（Ｅ
ＴＴＩ−１十−−ｔｃｌ”−２＋　”・＝”　＋　ｂ。）および乗数データＣ−（但し、ＣＩＸ）＝　ｅｍ−ｌ
Ｃ１ｍ−’　＋　ｅｍ−２ｃｃｍ−２＋−・−＋ｅ　。）　ｆ）乗算をＢ■・Ｃ■＝αＢ（ロ）Ｉ＋Ｂ（ロ）■
（但し、ｔ　＝　ａｍ−１ｄｒｒｌ−２千ｅｒｎ−、ａ
ｒｎ−’＋　ｅｒｒ、−３ｃｃ”−’−１−・・・・・
・＋　ｅｌ　ｔＩＩ　＝ｃｒｎ−％”−２＋ｅｒｎ−３
（Ｘｍ−’＋　Ｃｍ−５α１−５￥・・・・・・＋ｃｏ
）なる第１の部分乗算〔αＢに）ｌ〕および第２の部分
乗算〔Ｂ■■〕の和の形に変換して処理するもので、前
記第１の部分乗算を第１のステップで処理する第１の手
段と、前記第２の部分乗算を第２のステップで処理する
第２の手段と、前記第１および第２の手段の各部分乗算
出力を加算する第３の手段とを具備してなることを特徴
とするガロア体における乗算装置。