JP2001056640A - 積和演算装置及びこれを用いた暗号・復号装置 - Google Patents
積和演算装置及びこれを用いた暗号・復号装置Info
- Publication number
- JP2001056640A JP2001056640A JP11232822A JP23282299A JP2001056640A JP 2001056640 A JP2001056640 A JP 2001056640A JP 11232822 A JP11232822 A JP 11232822A JP 23282299 A JP23282299 A JP 23282299A JP 2001056640 A JP2001056640 A JP 2001056640A
- Authority
- JP
- Japan
- Prior art keywords
- exclusive
- product
- vector
- sum
- arithmetic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Complex Calculations (AREA)
Abstract
によって回路規模が拡大しない積和演算装置を提供す
る。 【解決手段】本発明は、nを自然数としたとき、nビット
で表される2つのベクトルA=(a0,・・・,an-1)、B=(b0,
・・・,bn-1)及び、2nビットで表されるベクトルC=(c0,
・・・,c2n-1)を、条件式 【式5】 に従って、互いに演算し、2nビットのベクトルD=(d0,・
・・,d2n-1)を得る積和演算装置である。本発明の積和
演算装置は、前記条件式に沿って演算を実行するため
の、論理積手段110〜125と、第1の排他的論理和
手段130〜138と、第2の排他的論理和手段140
〜146とを備える。
Description
に用いられるガロア体上の演算を実現するために必要な
積和演算装置に関する。
は、ガロア体上の演算が利用されている。ガロア体GF(2
m)は、2m個の元からなる集合であり、その表現方法とし
てベクトル表現がよく用いられる。前記ベクトル表現に
おいては、GF(2m)上の元aはGF(2)の元ai∈{0,1}を用い
て、m次元ベクトル a=(a0,・・・,am-1) として表現する。ベクトル表現においては、元の表現は
ベクトル空間の基底によって決定される。特に、多項式
基底では、GF(2)上m次既約多項式fを生成多項式とし、f
の根である元αを用いて、(1,α,α2,・・・,
αm-1)を基底とする。また、このとき、GF(2m)上の元a
の多項式表現は、xを変数として、 a=a0+a1x+a2x2+・・・+am-1xm-1 となる。GF(2m)上の元同士の演算は、前記多項式表現を
用いると理解しやすい。
現を用いて、 c=a+b =a0+a1x+a2x2+・・・+am-1xm-1+b0+b1x+b2x2+・・・+bm-1xm-1 =(a0+b0)+(a1+b1)x+(a2+b2)x2+・・・+(am-1+bm-1)xm-1 となる。すなわち、 c=(c0,・・・,cm-1)=(a0+b0,・・・,am-1+bm-1) である。ここに、+はGF(2)上の演算であるから、排他
的論理和演算となる。また、2つの元の乗算d=abは、多
項式表現を用いて、まず、
GF(2)上m次既約多項式 f(x)=h0+h1x+h2x2+・・・+hm-1xm-1+xm によってm-1次以下の多項式とし、上式を変形する。す
なわち、f(x)を0とおき、 xm=h0+h1x+h2x2+・・・+hm-1xm-1 をm次以上の項に繰り返し適用し、m-1次以下にする。
最終的な結果を、 d=d0+d1x+d2x2+・・・+dm-1xm-1 とすると、乗算結果のベクトル表現は、 d=(d0,・・・,dm-1) となる。
て、従来からよく知られている、シフトレジスタを用い
たGF(2m)乗算回路である。GF(2)上m次既約多項式を、 f(x)=h0+h1x+h2x2+・・・+hm-1xm-1+xm とし、0<m≦nを満たす任意のmに対して、GF(2m)上の
元、 a=(a0,・・・,am-1) b=(b0,・・・,bm-1) における乗算を計算するには、まず、
は「0」を入カしておく。この状態では、Dフリップフ
ロップ401〜403には、x0〜xn-1の値が設定されて
いる。端子407に「1」を入力すると、計算が開始さ
れ、mクロック後のDフリップフロップ404〜406
に結果が格納される。すなわち、乗算結果を d=(d0,・・・,dm-1) とすると、 dm-i = Zn-i, (1≦i≦m) として取り出せる。
た乗算回路は、拡大次数mが大きくなると、mに比例して
回路規模を大きくしなければならないという問題を有す
る。また、図4に示した回路は一度、回路を設計してし
まうと、n<mとなる拡大次数の乗算が計算不可能である
ため、汎用性に乏しいといった欠点も有する。
て回路規模が拡大しない積和演算装置を提供することに
ある。
よる制限のない汎用的な積和演算装置を提供することに
ある。
本発明は、nを自然数としたとき、nビットで表される2
つのベクトルA=(a0,・・・,an-1)、B=(b0,・・・,bn-1)
及び、2nビットで表されるベクトルC=(c0,・・・,
c2n-1)を、条件式
・・,d2n-1)を得る積和演算装置であって、前記条件を
満たすai、bjの各組み合せについて、論理積演算を実行
する論理積手段と、前記条件を満たす前記論理積手段の
演算結果の各組み合わせについて、排他的論理和演算を
実行し、又は前記条件を満たす該排他的論理和演算の結
果と前記論理積手段の演算結果の各組み合わせについ
て、排他的論理和演算を実行する第1の排他的論理和手
段と、前記条件を満たす前記論理積手段又は前記第1の
排他的論理和手段の演算結果と前記ベクトルCの各ビッ
トについて、排他的論理和演算を実行し、前記ベクトル
Dの各ビットを得る第2の排他的論理和手段とを備えて
構成される。
伝送する情報ビットをガロア体GF(2m)上の演算を用いて
暗号化する暗号装置として構成することができる。
前記暗号化装置によって暗号化された情報ビットを、ガ
ロア体GF(2m)上の演算を用いて復号化する復号装置とし
て構成することができる。
式表現された2つの元、すなわち、GF(2)上の多項式同
士の乗算の後に、結果をGF(2)上のm次既約多項式で除算
することで実現できる。本発明は、GF(2)上の多項式同
士の乗算を実現するために用いられる。乗算後の結果
を、GF(2)上のm次既約多項式で除算する場合、特殊な規
約多項式を用いると、単純な論理演算によって、除算が
実現できる場合がある。特に、 f(x)=1+x+x2+・・・+xm がGF(2)上の規約多項式となる場合は、除算が排他的論
理和演算によって計算可能であることが知られている。
前記規約多項式によって生成されたGF(2m)を円分体と呼
ぶ。
GF(2)上の多項式として乗算した結果を、 g(x)=c0+c1x+c2x2+・・・+c2m-2x2m-2 と表したとする。この時、前記2つの元のGF(2m)上の乗
算結果の多項式表現dは、 d=(c0+cm+1+cm)+(c1+cm+2+cm)x+・・・+(cm-2+
c2m-2+cm)xm-2+(cm- 1+cm)xm-1 となる。すなわち、GF(2m)上の乗算結果は、 d=(c0+cm+1+cm,c1+cm+2+cm,・・・,cm-2+c2m-2
+cm,cm-1+cm) となり、排他的論埋和演算のみでGF(2)上の多項式の除
算が計算できたことになる。従って、本発明を用いて、
ガロア体GF(2m)上の乗算を実現でき、目的が達成でき
る。
て本発明を詳細に説明する。図1は、本発明に係るガロ
ア体GF(2m)上の演算を実現する積和演算装置の回路構成
を示す図である。本実施形態では、前記条件式(1)に
おいてn=4とした場合の例を示す。なお、本発明の実施
に際し、前記回路構成は、ハードウェアのみによって実
現しても良いし、ソフトウェアとの組み合せによって実
現しても良い。
素子201と排他的論理和素子202を複数組合わせて
構成される。論理積素子201は、2つの入力ビットを
論理積した結果を出力する。排他的論理和素子202
は、2つの入力ビットを排他的論理和した結果を出力す
る。前記論理積素子201と排他的論理和素子202の
組合わせによって、積和演算装置100は、前記条件式
1に従うガロア体GF(2m)上の積和演算を実現する。すな
わち、積和演算装置100は、16個の論理積素子11
0〜125、第1のグループに属する9個の排他的論理
和素子130〜138及び第2のグループに属する7個
の排他的論理和素子140〜146を含んで構成され
る。
満たすai、bjの各組み合せについて、論理積演算を実行
するものである。本実施形態においては、n=4であるか
ら、条件式1中の 0≦k≦2n-2 の条件より、i+jは、0〜6の値を取り、各論理積素子
110〜125では、(a0,a1,a2,a3)と(b0,b1,b2,b3)の
各組み合わせについて論理積演算が実行される。
130〜138は、条件式1を満たす論理積素子110
〜125の演算結果の各組み合わせについて、排他的論
理和演算を実行し、又は他の排他的論理和素子によるこ
の排他的論理和演算の結果と論理積素子110〜125
の演算結果の各組み合わせについて、排他的論理和演算
を実行する。例えば、排他的論理和素子130は、論理
積素子111と114の演算結果の組み合せについて、
排他的論理和演算を実行し、その結果を出力する。ま
た、排他的論理和素子133は、論理積素子118と排
他的論理和素子131(これは、論理積素子112と1
15の排他的論理和を出力する)の演算結果の組み合せ
について、排他的論理和演算を実行し、その結果を出力
する。
140〜146は、条件式1を満たす論理積素子110
〜125又は第1のグループに属する排他的論理和素子
130〜138の演算結果とベクトルCの各ビットにつ
いて、排他的論理和演算を実行して、ベクトルDの各ビ
ットを得る。
いて説明する。本演算装置の動作を、 D←AB+C と表すものとする。また、C=(CR,CL)、すなわち、 CR=(c0,・・・,cn-1),CL=(cn,・・・,c2n-1) と定義し、 D=(DR,DL) すなわち、 DR=(d0,・・・,dn-1),DL=(dn,・・・,d2n-1) と定義する。
・・、 V0=(v0,・・・,vn-1),V1=(vn,・・・,v2n-1),・
・・ であり、最終ブロックUM-1の要素Um-1以降、及びVM-1の
要素vm-1以降の部分は、「0」で埋めておく。 w=(W0,W1,・・・,W2M-1) 但し、 W0=(w0,・・・,wn-1),W1=(wn,・・・w2n-1),・・
・ とし、wに演算結果を格納するものとする。GF(2)上の多
項式同士の乗算w←uvは図3に示す手続きによって実現
される。
「0」に設定され、ステップ302でi、jは「M-1」に
設定される。続くステップ303及び304で、A、B及
びCに最初の値が代入され、これらの値に従ってステッ
プ305で、積和演算が実行される。続くステップ30
6で、該演算結果としてのDL及びDRが、所定のw、Cにそ
れぞれ入力され、ステップ307でjが1デクリメント
される。そして、jが負になるまで、ステップ304〜
307を繰り返す(ステップ308)。ステップ308
でjが負になると、ステップ309で、所定のwにDRの値
が代入され、ステップ310でiは1デクリメントされ
ると共に、jは初期値に戻される。そして、iの値が負に
なるまで、ステップ303〜310が繰り返される(ス
テップ311)。ステップ311において、iが負にな
ると、全ての演算は終了し、処理が完了する。
(210)上の2元 u=(1,1,0,0,1,0,1,0,1,1)、 v=(1,0,1,0,1,1,1,0,1,0) を乗算する例を示す。u、vを4ビット単位でブロック分
割すると、 U0=(1,1,0,0)、U1=(1,0,1,0)、U2=(1,1,0,0)、 V0=(1,0,1,0)、V1=(1,1,1,0)、V2=(1,0,0,0) となる。図3の手続きでは、ステップ305演算の手続
を9回通過することになる。第1回目では、 C=(0,0,0,0,0,0,0,0)、A=U2、B=V2 であるから、図1において、 (a0,a1,a2,a3)=(1,1,0,0)、 (b0,b1,b2,b3)=(1,0,0,0)、 (c0,c1,c2,c3,c4,c5,c6,c7)=(0,0,0,0,0,0,0,0) が入力される。したがって、出力は、 (d0,d1,d2,d3,d4,d5,d6,d7)=(1,1,0,0,0,0,0,0) となる。同様に、2回目から9回目まで、図3の手続き
におけるステップ305では、図1における(d0,d1,d2,
d3,d4,d5,d6,d7)として、順番に、 2回目:(1,0,0,1,1,1,0,0)、 3回目:(1,1,1,1,1,0,0,1)、 4回目:(0,0,1,1,1,1,0,0)、 5回目:(0,0,1,0,1,0,1,1)、 6回目:(1,0,0,0,1,0,1,0)、 7回目:(0,1,1,0,1,0,1,1)、 8回目:(0,0,0,1,0,1,1,0)、 9回目:(1,1,1,1,0,0,0,1) が出力され、したがって、 W0=(1,1,1,1)、 W1=(0,0,0,1)、 W2=(0,1,1,0)、 W3=(1,0,1,1)、 W4=(1,1,0,0)、 W5=(0,0,0,0) となる。すなわち、 w=uv=(1,1,1,1,0,0,0,1,0,1,1,0,1,0,1,1,1,1,0,0) である。wにおいて11ビット目は1であるから、乗算
結果であるGF(210)上の元は、円分体の性質を利用し
て、 (1+0+1,1+1+1,1+0+1,1+1+1,0+1+1,0+1+1,0+1+1,1+0+1,0
+0+1,1+1)=(0,1,0,1,0,0,0,0,1,
0) となる。
説明した。しかしながら本発明は前記実施形態に示した
事項に限定されず、特許請求の範囲の記載に基いてその
変更、改良等が可能であることは明らかである。本発明
では、例として、円分体を用いてその原理を説明した
が、本発明は円分体に限らず、一般のGF(2m)上の乗算を
実現するために利用することができる。
演算装置は、ガロア体GF(2m)上の乗算を実現するために
利用でき、拡大次数mによる制限もなく、従って、汎用
的な回路を実現することができる。
されないので、mが大きくなると回路規模が大きくなる
という問題も解決できる。
構成図である。
理素子を示した図である。
するためのフローチャートである。
図である。
Claims (3)
- 【請求項1】 nを自然数としたとき、nビットで表され
る2つのベクトル A=(a0,・・・,an-1)、 B=(b0,・・・,bn-1) 及び、2nビットで表されるベクトル C=(c0,・・・,c2n-1) を、条件式 【式1】 に従って、互いに演算し、2nビットのベクトル D=(d0,・・・,d2n-1) を得る積和演算装置であって、 前記条件を満たすai、bjの各組み合せについて、論理積
演算を実行する論理積手段と、 前記条件を満たす前記論理積手段の演算結果の各組み合
わせについて、排他的論理和演算を実行し、又は前記条
件を満たす該排他的論理和演算の結果と前記論理積手段
の演算結果の各組み合わせについて、排他的論理和演算
を実行する第1の排他的論理和手段と、 前記条件を満たす前記論理積手段又は前記第1の排他的
論理和手段の演算結果と前記ベクトルCの各ビットにつ
いて、排他的論理和演算を実行し、前記ベクトルDの各
ビットを得る第2の排他的論理和手段と、を備えたこと
を特徴とする積和演算装置。 - 【請求項2】 請求項1記載の積和演算装置を備え、伝
送する情報ビットをガロア体GF(2m)上の演算を用いて暗
号化することを特徴とする暗号装置。 - 【請求項3】 請求項1記載の積和演算装置を備え、請
求項2記載の暗号化装置によって暗号化された情報ビッ
トを、ガロア体GF(2m)上の演算を用いて復号化すること
を特徴とする復号装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23282299A JP4472808B2 (ja) | 1999-08-19 | 1999-08-19 | 積和演算装置及びこれを用いた暗号・復号装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23282299A JP4472808B2 (ja) | 1999-08-19 | 1999-08-19 | 積和演算装置及びこれを用いた暗号・復号装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001056640A true JP2001056640A (ja) | 2001-02-27 |
JP4472808B2 JP4472808B2 (ja) | 2010-06-02 |
Family
ID=16945332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23282299A Expired - Fee Related JP4472808B2 (ja) | 1999-08-19 | 1999-08-19 | 積和演算装置及びこれを用いた暗号・復号装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4472808B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004001701A1 (ja) * | 2002-06-20 | 2003-12-31 | Hitachi, Ltd. | 符号演算装置 |
JP2010102351A (ja) * | 2003-05-16 | 2010-05-06 | Analog Devices Inc | 複合ガロア体エンジンおよびガロア体除算器および平方根エンジンおよび方法 |
Citations (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5282147A (en) * | 1975-12-29 | 1977-07-09 | Honeywell Inf Systems | Matrix multiplier for galloway gf *2m* |
JPS58219848A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | ガロア体における乗算装置 |
JPS62150938A (ja) * | 1985-12-24 | 1987-07-04 | Matsushita Electric Ind Co Ltd | 有限体の乗算回路 |
JPS62296426A (ja) * | 1986-06-17 | 1987-12-23 | Hitachi Electronics Eng Co Ltd | Cvd薄膜形成装置 |
JPS6386925A (ja) * | 1986-09-30 | 1988-04-18 | Canon Inc | ガロア体乗算回路 |
JPS6399623A (ja) * | 1986-10-15 | 1988-04-30 | Matsushita Electric Ind Co Ltd | 有限体の演算回路 |
JPS63104526A (ja) * | 1986-10-21 | 1988-05-10 | Matsushita Electric Ind Co Ltd | 有限体の演算回路 |
JPS63221425A (ja) * | 1987-03-10 | 1988-09-14 | Nec Corp | GF(2↑m)のガロア体の原始根のべき乗演算装置 |
JPS63221426A (ja) * | 1987-03-10 | 1988-09-14 | Nec Corp | GF(2▲上m▼)のガロア体に属する元の乗算装置 |
JPS63268037A (ja) * | 1987-04-24 | 1988-11-04 | Mitsubishi Electric Corp | 有限体乗算回路 |
JPH01284025A (ja) * | 1988-05-11 | 1989-11-15 | Ricoh Co Ltd | ガロア体の乗算回路 |
JPH0248828A (ja) * | 1988-05-23 | 1990-02-19 | Mitsubishi Electric Corp | ガロア体除算回路及び乗除算共用回路 |
JPH0253141A (ja) * | 1988-08-17 | 1990-02-22 | Matsushita Electric Ind Co Ltd | ガロア拡大体演算器 |
JPH04278642A (ja) * | 1991-03-06 | 1992-10-05 | Matsushita Electric Ind Co Ltd | ガロア拡大体演算器 |
JPH0568032A (ja) * | 1991-09-05 | 1993-03-19 | Canon Inc | 演算装置及びこれを用いた暗号化通信方法 |
JPH0764810A (ja) * | 1993-08-30 | 1995-03-10 | Toshiba Corp | ガロア体演算器 |
JPH09114645A (ja) * | 1995-10-16 | 1997-05-02 | Fuji Electric Co Ltd | 有限体上の乗算回路 |
JPH09218877A (ja) * | 1996-02-13 | 1997-08-19 | Fujitsu Ltd | データ圧縮装置及び復元装置の辞書検索登録方法 |
WO1999016175A1 (fr) * | 1997-09-24 | 1999-04-01 | Hitachi, Ltd. | Circuit integre a semi-conducteurs et systeme de traitement de donnees |
JPH1196030A (ja) * | 1997-09-22 | 1999-04-09 | Toyo Commun Equip Co Ltd | 有限体上の乗算方法及び乗算回路 |
JPH11110241A (ja) * | 1997-10-07 | 1999-04-23 | Toyo Commun Equip Co Ltd | ガロア体上の乗算方法及び乗算回路 |
JP2000207387A (ja) * | 1999-01-20 | 2000-07-28 | Toshiba Corp | 演算装置及び暗号処理装置 |
JP2001034167A (ja) * | 1999-07-23 | 2001-02-09 | Toshiba Corp | 演算装置及び暗号処理装置 |
JP2001051832A (ja) * | 1999-08-05 | 2001-02-23 | Fujitsu Ltd | 乗算剰余演算方法および乗算剰余回路 |
-
1999
- 1999-08-19 JP JP23282299A patent/JP4472808B2/ja not_active Expired - Fee Related
Patent Citations (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5282147A (en) * | 1975-12-29 | 1977-07-09 | Honeywell Inf Systems | Matrix multiplier for galloway gf *2m* |
JPS58219848A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | ガロア体における乗算装置 |
JPS62150938A (ja) * | 1985-12-24 | 1987-07-04 | Matsushita Electric Ind Co Ltd | 有限体の乗算回路 |
JPS62296426A (ja) * | 1986-06-17 | 1987-12-23 | Hitachi Electronics Eng Co Ltd | Cvd薄膜形成装置 |
JPS6386925A (ja) * | 1986-09-30 | 1988-04-18 | Canon Inc | ガロア体乗算回路 |
JPS6399623A (ja) * | 1986-10-15 | 1988-04-30 | Matsushita Electric Ind Co Ltd | 有限体の演算回路 |
JPS63104526A (ja) * | 1986-10-21 | 1988-05-10 | Matsushita Electric Ind Co Ltd | 有限体の演算回路 |
JPS63221425A (ja) * | 1987-03-10 | 1988-09-14 | Nec Corp | GF(2↑m)のガロア体の原始根のべき乗演算装置 |
JPS63221426A (ja) * | 1987-03-10 | 1988-09-14 | Nec Corp | GF(2▲上m▼)のガロア体に属する元の乗算装置 |
JPS63268037A (ja) * | 1987-04-24 | 1988-11-04 | Mitsubishi Electric Corp | 有限体乗算回路 |
JPH01284025A (ja) * | 1988-05-11 | 1989-11-15 | Ricoh Co Ltd | ガロア体の乗算回路 |
JPH0248828A (ja) * | 1988-05-23 | 1990-02-19 | Mitsubishi Electric Corp | ガロア体除算回路及び乗除算共用回路 |
JPH0253141A (ja) * | 1988-08-17 | 1990-02-22 | Matsushita Electric Ind Co Ltd | ガロア拡大体演算器 |
JPH04278642A (ja) * | 1991-03-06 | 1992-10-05 | Matsushita Electric Ind Co Ltd | ガロア拡大体演算器 |
JPH0568032A (ja) * | 1991-09-05 | 1993-03-19 | Canon Inc | 演算装置及びこれを用いた暗号化通信方法 |
JPH0764810A (ja) * | 1993-08-30 | 1995-03-10 | Toshiba Corp | ガロア体演算器 |
JPH09114645A (ja) * | 1995-10-16 | 1997-05-02 | Fuji Electric Co Ltd | 有限体上の乗算回路 |
JPH09218877A (ja) * | 1996-02-13 | 1997-08-19 | Fujitsu Ltd | データ圧縮装置及び復元装置の辞書検索登録方法 |
JPH1196030A (ja) * | 1997-09-22 | 1999-04-09 | Toyo Commun Equip Co Ltd | 有限体上の乗算方法及び乗算回路 |
WO1999016175A1 (fr) * | 1997-09-24 | 1999-04-01 | Hitachi, Ltd. | Circuit integre a semi-conducteurs et systeme de traitement de donnees |
JPH11110241A (ja) * | 1997-10-07 | 1999-04-23 | Toyo Commun Equip Co Ltd | ガロア体上の乗算方法及び乗算回路 |
JP2000207387A (ja) * | 1999-01-20 | 2000-07-28 | Toshiba Corp | 演算装置及び暗号処理装置 |
JP2001034167A (ja) * | 1999-07-23 | 2001-02-09 | Toshiba Corp | 演算装置及び暗号処理装置 |
JP2001051832A (ja) * | 1999-08-05 | 2001-02-23 | Fujitsu Ltd | 乗算剰余演算方法および乗算剰余回路 |
Non-Patent Citations (1)
Title |
---|
斯波万恵他: "GF(2m)演算及び整数演算を処理可能なハイブリッド・コプロセッサの提案", 1999年暗号と情報セキュリティシンポジウム予稿集, vol. Vol.II of II, JPN6009017893, 26 January 1999 (1999-01-26), JP, pages 819 - 824, ISSN: 0001554348 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004001701A1 (ja) * | 2002-06-20 | 2003-12-31 | Hitachi, Ltd. | 符号演算装置 |
JP2010102351A (ja) * | 2003-05-16 | 2010-05-06 | Analog Devices Inc | 複合ガロア体エンジンおよびガロア体除算器および平方根エンジンおよび方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4472808B2 (ja) | 2010-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7995757B2 (en) | Closed galois field combination | |
EP2279579B1 (en) | A closed galois field cryptographic system | |
KR900006666B1 (ko) | 유한체상의 승산기 | |
JP2005215688A (ja) | S−box演算を用いるハードウェア暗号化/復号化装置及び、その方法 | |
JPH04250490A (ja) | ケーオス論に基づく暗号化システム | |
JP2011520404A (ja) | プログラム可能なプロセッサにおける随意選択的なガロア域計算の実行 | |
JPWO2004001701A1 (ja) | 符号演算装置 | |
TW200522531A (en) | High performance CRC calculation method and system with a matrix transformation strategy | |
JP6044738B2 (ja) | 情報処理装置、プログラム及び記憶媒体 | |
JP4180024B2 (ja) | 乗算剰余演算器及び情報処理装置 | |
KR100322739B1 (ko) | 유한체연산방법및그장치 | |
JP2004258141A (ja) | モンゴメリ乗算剰余の多倍長演算のための演算装置 | |
JP2006023647A (ja) | 乗算剰余演算器及び情報処理装置 | |
JP4472808B2 (ja) | 積和演算装置及びこれを用いた暗号・復号装置 | |
US6484192B1 (en) | Root finding method and root finding circuit of quadratic polynomial over finite field | |
JP4544870B2 (ja) | 演算回路装置 | |
JPH0895490A (ja) | 秘密鍵暗号方法及び装置 | |
JPH0990870A (ja) | 基本変換方法、暗号化方法、基本変換回路および暗号装置 | |
JP4541485B2 (ja) | べき乗演算装置、べき乗剰余演算装置、楕円べき倍点演算装置、並びのそれらの方法、記録媒体 | |
JPH1152850A (ja) | 暗号変換方法および装置 | |
JPH0629969A (ja) | 非線形回路を用いた乱数発生回路 | |
JP2001188468A (ja) | ガロア体上の元の除算演算方法および除算演算回路 | |
Paryasto et al. | Implementation of Polynomial–ONB I Basis Conversion | |
JPH11316545A (ja) | 有限体上の2次多項式の求根方法及び求根回路 | |
JP2024013184A (ja) | 暗号処理装置、暗号処理方法、暗号処理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060809 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060809 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090428 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |