JPS63221425A - ＧＦ（２↑ｍ）のガロア体の原始根のべき乗演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明はＧＦ　（２ｒｎ）のガロア体に属する元のべき
数を知って原始根αのべき乗演算をなし、多項式表示の
元を求める用途に供するものである。特にこの様な演算
を必要とする分野としては、擬似乱数系列符号、即ちＰ
Ｎ符号を発生するための原始既約多項式を算出する等の
場合に用いられるものである。 〔従来の技術〕 従来、この種の有限体理論に基づいた演算は高級な電子
計算機を用いて、有限体理論独特の演算処理部分に就い
ては、専用のサブルーチンを組んで、内部処理にて乗算
機能を持たせ、べき乗口の演算をなす事が行なわれてい
た。併しながら極めて効率が悪ろく膨大な処理時間の掛
るものであった。例えば原始既約多項式を算出して直ち
に、新らたなＰＮ符号発生器に用いる等の実時間処理は
行なわれていなかった。 〔発明が解決しようとする問題点〕 上述した従来の高級な電子計算機を用いて、有限体理論
に基づく、元の乗算を行なわせる方法においては、有限
体理論に基づく演算そのものが、解析学理論とは全く異
質であるため、電子計算機においては、取扱上不得意な
理論構成である分野に属していた。従って、例えば有限
体における元の乗算過程を不可欠とする原始既約多項式
を演算によって求める場合を例にとると、演算結果を算
出するに何時間も掛る性質を持つ結果になるので、新ら
だな原始既約多項式を求めて、先とは異なるＰＮ時系列
符号に切換えて用いることは、実用上為し得ないものと
して、通常扱われていた。 この様な必要性がある場合には、多数の原始既約多項式
を別途に算出しておいて、この算出結果をＲ，ＯＭ等に
記憶させておき、これを随時取出して用いる方法が取ら
れていた。併しながらＧＦ（２ｍ）のガロア体において
は、原始既約多項式の数はψ（２ｒｒｌ−１）ケ存在シ
テイル。（注、ココニψ（２ｍ−１）は（２ｍ−１）の
オイラー関数である。）いま、ｍの数のいくつかについ
て、其の数を求めると、ｍ＝２５のとき１．．３８２，
４００　”、ｍ＝２６のとき１，７１９．９０ｋｍ＝２
７のとき４，２０２，４９６’、ｍ＝２８のとき斗、７
４１，６３２ｍ、の多数存在する。記憶させておく手法
によっては、この様な多数を収容し切れないので、実際
上はほんの１部しか用いられないのが従来における実情
である。 本発明はこの様な原始既約多項式算出の場合に限るもの
ではないが、ＧＦ（２ｍ）のガロア体の理論において、
通常の電子計算ハが最も不得手とする示の乗算を簡単な
外付回路によって、演算処理速度を高めるものである。 亦ＧＦ　（２ｍ）の最もべき乗数の多い元は２ｍ−２で
ある。いまｍの数のいくつかについて、この数を求める
と、 ｍ＝２５のとき　３３，５５４，４３０　、ｍ＝　２６
のとき６７．１０８．８６２、ｍ＝２７のとき１３４，
２１７，７２６　、　ｍ＝２８のとき２６８，４３５，
４５４、この様な数多くの乗算回数にて求める手法を排
除し僅か

【ｎ回以内の乗算にて高次べき乗数の元を求める手法を取り極めて高速の演算処理を行ない、例えば原始既約多項式を求めるのに必要な演算処理時間の短縮をなし、実時間処理による応用分野を拓く事を目的とするものである。 〔問題点を解決するための手段〕

ＧＦ（２ｒｒ′）のガロア体における原始既約多項式接
続されたシフトレジスターと、マイクロプロセッサ−を
備え、マイクロプロセッサ−に従属するＲＡＭに多項式
の係数表示された被乗数の元および乗数の元を格納する
レジスター領域を備え、更に演算結果を格納するレジス
ター領域を備え又マイクロプロセッサ−に従属するＲＯ
Ｍの領域には被乗数の元と乗数の元の乗算命令を書き込
まれて成る、ＧＦ（２ｍ）のガロア体に属する元の乗算
装置と前記マイクロプロセッサに従属するＲＯＭの領域
には原始根αのべき乗数が１．２ｍ、　２３・・・・・
・・・・２ｒｒｌ−１であるところのｍ個のｍビット係
数表示多項式を定数として備え求める可き、べき乗数を
有する元を求める手段として、このべき乗数を２進表示
したとき％１１の値を取る桁に該当する前記ｍビット係
数表示多項式定数を前記乗算装置により全て乗算する命
令が書込まれているところのべき乗演算装置によって達
成される。 〔実施例〕 次に本発明について、図面を参照して説明する。 第２図はＧＦ　（２ｍ　）のガロア体に属する６元の特
異性について、説明するため掲げたものである。 併しながらｍの値が大きい値のときは表に掲げることも
困難となる性質があるので、第り図にては説明の便宜上
ｍ＝４である場合、即ち、ＧＦ（２４）のガロア体の総
べての元の表である。但し％ＯＮの元は乗法演算には無
意味なので除いである。また第２図の表はＧＦ　（２４
）の第１次の原始既約多項式ｘ’＋ｘ＋ｉによって生成
されたものを示したものである。 第２図のＧＦ　（２’）の表からｖ′０〃の元を除く、
元の総数はα０〜α１４までの１５ケである。ここにα
は原始根であってガロアの虚数とも呼ばれるものである
。亦ガロア体の特異な性格から解析学的に定義の出来な
い観念的なものではある。亦ＧＦ（２ｍ）におけるガロ
ア体の理論上の約釆事項として、ｍｏｄｕｌｏ　２（ｍ
ｏｄ　２　）であるから、αの多項式表示の６元の係数
は２で割った余りであるので、％１１又は％ＱＩである
。乗法群としてのＧＦ（２ｍ）の６尤の総数は（２ｍ−
１）である。このことは第２図の示す表の６元の多項式
の係数のみに注目すればａｌｌ’Ｑ〃を除くｍピントの
２進符号の総てを夫々１つづつ表わしている。亦第２図
の表においてα１４＝α３＋１にαを乗するとα１５＝
α４＋αであるが、原始既約多項式のＸ’＋Ｘ＋１の約
束事に従いＸ４＝　Ｘ＋　１　（ｍｏｄ　２であるから
移項しても符号は変らない）であるからα４＝α＋１ 故にα１５＝α’＋α＝α＋１＋ｃＸ＝１　　（ｍｏｄ
２）即ちα２−′＝αＯ＝１なる関係にある。 以上の説明の範囲にても解るように、ＧＦ（２ｍ）内の
演算はｍｏｄｕｌｏ　２の演算であること、６元のべき
数については２ｍ−１にて還元する、即ちｍｏｄｕｌ。 （２ｍ−１）の性質がある。亦ＧＦ’（２ｍ）に属する
６元は、原始既約多項式に従って、α１の要素はα１−
１以下のべき数の多項式に置き換えられる特異性を有し
ている。これらの％異性があるので通常の電子計算機に
ては扱い難い性質となっているのである。 更に本発明の詳細な説明に入る前に、本発明にて達成し
ようとするべき乗計算がどの様な性質を持っているか、
べき乗計算に就いて説明する。 第２図において視察によシ判る様にαＯ＝１からα３ま
で、順次αを乗じている。α４に至ると原始既約多項式
の関係によってα＋１になっている。 以下α５以上についてもαを順次乗じたものとなってい
る。而して、α４が表われる毎に下位の桁にα＋１が加
えられるが、ｍｏｄｕｌｏ　２の関係が保たれているの
で、２α或いは２となった時は１０ｊとして扱われてい
る。 以上を総合するとα４が表われる毎に下位桁にα＋１を
帰還する原始既約多項式の関係と帰還されたα＋１は下
位の値との加算においてｍｏｄｕｌｏ　２の関係が保た
れている。斯る約束毎の上に−〜α】４まで順次αを乗
じて生成されたものである。 従ってα１４の元を多項式にて表示された元として求め
るには、べき数である１４に対応してαを１４回掛けれ
ば済む性質のものである。 併しなからこ＼では説明の便宜上ｍ＝４であるから最高
のべき数にても１４でしかない。解決しようとする問題
点の項にて既に述べた様に、実用性の高いｍの値のとき
には、数千万から億を超す様な乗算回数になる場合も生
じて、演算処理時間が膨大なものとなってしまう。 本発明においては、これを非常に効率的に乗算回数を減
少させ、演算処理時間を短縮する手法を採用しているの
で、以下この原理について説明する。いまα１４を求め
ようとするとき、べき数１４を２進数分解すると、１４
＝８＋４＋２となる。 従って、α１４＝α　　　　−α８×α４×α２と２回
の乗算回数で済ませ得る。 α４×αｚ＝（α＋１）×α２＝α３＋α２α８×（α
４×α２）＝（α２＋１）Ｘ（α３＋α２）＝α５＋α
４＋α３＋α２ ＝（α２＋α）＋（α＋１）＋α３＋α２＝αｓ４−１
　　　（ｍｏｄ　２　） 正しく第２図に照らして、α１４が求まっている。 本発明は更にα２．α４．α８等はαの２進数べき乗と
予かしめ定まっているので、始めから定まった定数とし
て扱い得ること、及び求めるべき乗数について２値表示
例えば１４＝１１１０表わして、亀１〃のたっている定
数元のみを乗算すれば良いのでｍ−１回以下の乗算回数
で済んでしまう事に着目しておシ、これは本発明の主要
骨子である。 つぎに第１図に就いて説明する。第１図は本発明の実施
例である。図において破線で囲まれた３０の部分は本発
明の出願人と同一出願人による発明の名称ＧＦ　（２ｍ
　）のガロア体に属する元の乗原始既約多項式接続され
たシフトレジスターである。 このシフトレジスター１は最下位がＸ０＝１と見做され
順次上位に向って）（１，）（２，Ｘ３と見做される、
また４のリードを通じてＣＬ　Ｋよシクロツクを加えら
れるとシフトレジスターは最下位から最上位に向って送
られる。このことはシフトレジスターに表示されたＸ３
〜ＸＯにて表わされた多項式にＸを乗じたことに相当し
ている。亦Ｘ３が送シ出されてＸｉとなるとＸＯ＝　１
に書き込され、且つ前のＸ０＝１が送られた値とＸｉか
らの出力の排他論理和が１１の排他論理和回路にて得ら
れ、その結果がＸＩＫ書き込まれる様になされている。 即ちＸ３に値が有シＸ０＝１に値が無ければ、ＣＬＫに
クロックが加えられてＸ３がＸｉとなると　Ｘｉ及びＸ
’＝ＩＫ値が表われＸ＋１となる。Ｘ３に値がありＸ０
＝ＩＫ値があるとき、ＣＬＫにクロックが加えられると
Ｘ４出力が出るので　ＸＯ＝＝　１に値が表られれるが
、Ｘｉには前のＸ０＝１とＸ４出力との排他論理和がＸ
ｌに書き込まれるので、Ｘｉの値は％Ｏｌと々る。この
関係は、ｍｏｄｕｌｏ’）の演算のもとＫＸ４＝Ｘ＋１
、即ちＸ４＋Ｘ＋１なる原始既約多項式接続が施されて
いる関係である。また排他論理和回路１１がｍｏｄｕｌ
。 ２加算器である事は公知の事柄である。 図において２は全体としてマイクロコンピュータを構成
している。この内部の記号ＣＰＵは通常マイクロプロセ
ッサ−と呼ばれる部分である。記号のＲＡＭは通常ラン
ダムアクセスメモリーと呼ばれる読み出し、書き込みの
能力を有するメモリーであって、其の内部に被乗数の元
を格納するレジスター領域２１と、乗数の元を格納する
レジスター領域２２と、演算結果と格納するレジスター
領域２３を備えている。 また、記号のＲＯＭ１は通常リードオンリーメモリーと
呼ばれ、読出し専用である。其の書き込まれた内容は本
発明の乗算機能を遂行するプログラムが含まれている。 マイクロプロセッサＣＰＵに対して、ＲＡＭ及びＲＯＭ
、は常にマイクロコンビエータの機能を遂行するものと
して、従属しているものである。これら３つは夫々が独
立した機能素子である場合もあれば、２の部分全体が一
つの素子となった、所謂、ワンチップマイクロコンピュ
ータとなっている場合もある。これら何れの場合でおっ
ても本発明の機能遂行に支障なく用い得るものである。 更に上記３００部分に接続されたＲＯＭ、、３１゜３２
．３３．３４は何れ本読み出し専用のリードオンリーメ
モリーであってＲＯＭ、はべき乗演算を遂行させるため
の命令が書き込まれた部分、３１゜３２．３３．３４は
何れも何れも定数としての多項式表示された元が書き込
まれている。 第１図においては説明の便宜上第２図との関連にてＧＦ
（２４）の場合が示されている。従ってα戦αであるの
で係数表示にては００１０が３１に書き込まれている。 α２もα８であるので係数表示にて０１００が３２に書
き込まれている。α４はα＋１であるから係数表示する
と００１１であって３３に書き込まれている。またα８
はα２＋１であるから係数表示にて０１０１が３４に書
き込まれている。 この実施例において第２図においてα１４を演算にて求
める原理に合せて、演算過程を説明する。 べき乗数１４は２進符号にて１１１０であるから、先づ
α鵞を係数表示０１００として３２よりＲＡＭの被乗数
の元を格納するレジスター２１に転送し、α４を係数表
示の００１１として乗数の元格納するレジスター２２に
転送して、ＲＯＭ１に書き込まれ乗算命令によシ乗算す
る。 即ち　　０１００ ０ＯＩＩ １１００　　これはα３＋α２に相当しα６が得られて
いる。つぎに乗算結果のα６け結果レジスター２３に納
まっているからこれを被乗数レジスタ２１に移し、乗数
レジスター２２には新たにα８に相当する係数表示の０
１０１を定数として書き込まれている３４よシ転送し乗
算する。 即ち　　１１００ １００１　　これはα３＋１に相当しα１４の元が結果
レジスター２３に得られる。 以上の過程においてべき乗数の１１１０の１のあの定数
である、係数表示多項式から乗算すべきものを選択して
取出し乗算させることによって原始元αのべき乗演算を
行なわせる命令がＲＯＭ、に書き込まれて遂行させるも
のである。 第１図はｍ＝４なる場合を便宜上選択したが定数となる
ｍビット係数表示多項式元の数は任意のｍについてα加
〜α２（ｍ−１）までのｍ個を予かしめ求めておくのみ
にて本発明は達成きれ得るものである。 また第１図においては乗算装置部分のＲＯＭ、とべき乗
演算命令のＲＯＭ２及び定数元を格納した３１．３２，
３３．３４は全く一体のもので差しつかえない。 単に説明の便宜上抽出して図示したものである。 〔発明の効果〕 以上説明した様に高次のべき乗数を元を求めるに著るし
い高速処理を達成し得、亦特別の価格上昇をもたらす要
素を有していない。従って、この様な演算処理を必要と
する分野、例えば原始既約多項式演算を必要とするＰＮ
符号系列発生器、或いは誤り訂正符号処理の分野実験計
画法等の各分野において実時間処理にて用い得る新分野
を開拓するものである。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図はＧＦ（
２４）ガロア体を示す図である。 ３０・・・・・・ＧＦ（２ｍ）のガロア体に属する元の
乗算装置、１・・・・・・原始既約多項式接続されたシ
フトレジスター、２・・・・・・マイクロコンピュータ
、３・・・・・・書き込みリード、４・・・・・・リー
ド（クロック用）、５・・・・・・読み出しリード、１
１・・・・・・排他論理和回路、２１・・・・・・被乗
数レジスタ領域、２２・・・・・・乗数レジスタ領域、
２３・・・・・・結果レジスタ領域、３１・・・・・・
α１元係数表示格納ＲＯＭ、３２・・・・・・α２元係
数表示格納ＲＯＭ、３３・・・・・・α４元係数表示格
納ＲＯＭ、３４・・・・・・α８元係数表示格納ＲＯＭ
、ＣＰＵ・・・・・・マイクログロセッサー％ＲＯＭ、
、ＲＯＭ、・・・・・・読出し専用メモリー、Ｒ，ＡＭ
・・・・・・ランダムアクセスメモリー

Claims (1)

【特許請求の範囲】
1. ＧＦ（２＾ｍ）のガロア体における原始既約多項式接続
   されたシフトレジスターと、マイクロプロセッサーを備
   え、マイクロプロセッサーに従属するＲＡＭに多項式の
   係数表示された被乗数の元および乗数の元を格納するレ
   ジスター領域を備え、更に演算結果を格納するレジスタ
   ー領域を備え、又マイクロプロセッサーに従属するＲＯ
   Ｍの領域には被乗数の元と乗数の元の乗算命令を書き込
   まれて成る、ＧＦ（２＾ｍ）のガロア体に属する元の乗
   算装置と、前記マイクロプロセッサーに属するＲＯＭの
   領域には原始根αのべき乗数が１、２＾２、２＾３・・
   ・・・・２＾ｍ＾−＾１であるところのｍ個のｍビット
   係数表示多項式を定数として備え、求める可き、べき乗
   数を有する元を求める手段として、このべき乗数を２進
   表示したとき“１”の値を取る桁に該当する前記ｍビッ
   ト係数表示多項式定数を前記乗算装置により全て乗算す
   る命令が書き込まれたＧＦ（２＾ｍ）のガロア体の原始
   根αのべき乗演算装置。