JPH08139612A - リード・ソロモン誤り訂正符号復号化回路 - Google Patents

Abstract

(57)【要約】 【目的】 リード・ソロモン誤り訂正符号を、構成が簡
単でしかも少ないハードウェア量の回路を用いて高速に
誤り訂正復号化する演算回路の提供である。 【構成】 ２ｔ−１個（ｔは訂正能力）の基本セル３０
２〜３０５と、１個のＴＥＲＭセル３０６とを接続し
て、リード・ソロモン誤り訂正符号復号化回路を構成す
る。このリード・ソロモン誤り訂正符号復号化回路にお
いては、誤り値多項式Ω（ｘ）と誤り位置多項式Λ
（ｘ）とを交互に演算することにより、誤り値多項式・
誤り位置多項式の処理がほぼ同型であることを利用して
ハードウエアの共有を有効に行っている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はランダム誤りを訂正する
ために使用されるリード・ソロモン符号の誤り訂正復号
・符号化に関するものである。本発明は、そのうちで特
に誤りの訂正能力にすぐれる高次のリード・ソロモン符
号の高速復号に使用する高速演算回路に関するものであ
る。

【０００２】

【従来の技術】リード・ソロモン符号の符号化、復号に
必要な代数的処理について記述する。

【０００３】なお、リード・ソロモン符号自体の理論に
ついては、今井の「符号理論」（電気情報通信学会）、
Richard E. Blahut の"Theory and practice of error
control codes" (Addison-Wesley)、G.Clark and J.Cain
の"Error-Correction Codingof Digital Communication
s"(Plenum Press) に詳しいので省略する。

【０００４】リード・ソロモン符号の符号化は以下の演
算にて行なわれる。

【０００５】

【数１】

【０００６】で定義される。Ｇ（ｘ）は符号の生成多項
式であり、以下のように定義される。

【０００７】

【数２】

【０００８】ただし、αはガロア体の原始根の一つであ
る。すなわち情報列を多項式と見立てて、これを生成多
項式で割った剰余のＫ次の多項式の係数をパリテイと考
え、元のデータ列の後に付加することで実現される。な
お、ここで多項式の剰余を求める演算は係数の四則演算
がガロア体上の演算として行うこと以外は、通常の多項
式演算と全く同じである。

【０００９】一般にリード・ソロモン符号の復号化は以
下の手順にて行うことができる。

【００１０】（Ｉ）シンドローム多項式Ｓ（ｘ）の算出 （II）消失多項式Γ（ｘ）・変成シンドローム多項式Ｔ
（ｘ）の算出 （III)誤り値多項式Ω（ｘ）および誤り位置多項式Λ
（ｘ）の算出 （IV）誤り値多項式Ω（ｘ）および誤り位置多項式Λ
（ｘ）の評価 シンドローム多項式Ｓ（ｘ）は（３）のαを用いて以下
のように定義される。

【００１１】

【数３】

【００１２】Ｒ（ｘ）は受信語の情報多項式である。シ
ンドローム多項式Ｓ（ｘ）の全係数がゼロならば、誤り
がないと判定される。シンドローム多項式Ｓ（ｘ）が非
ゼロならば、以下の手順により誤りの訂正が試みられ
る。

【００１３】消失多項式Γ（ｘ）および変成シンドロー
ム多項式Ｔ（ｘ）の算出は誤り位置の推定がなんらかの
手段で推定可能で消失訂正を行うことが可能な場合に行
う。消失がバイトのｉ０からＩＥ−１の場所で起こった
としたとき消失多項式Γ（ｘ）、変成シンドローム多項
式Ｔ（ｘ）は以下のように定義される。

【００１４】

【数４】 Γ(x) ＝ (αⁱ⁰x −1) (αⁱ¹x −1)… (α^iE-1x −1) (5) T(x)＝S(x)Γ(x)mod x^2t (6) 消失訂正を行わないときは、 Γ(x) ＝1 (7) T(x)＝S(x) (8) である。

【００１５】誤り値多項式Ω（ｘ）および誤り位置多項
式Λ（ｘ）の算出はユークリッド・アルゴリズムにより
行うことができる。すなわち、

【００１６】

【数５】 Ω_i(x)＝q_i(x) Ω_i-1(x)＋Ω_i-2(x) (9) Λ_i(x)＝q_i(x) Λ_i-1(x)＋Λ_i-2(x) (10) Q_i(x) ＝Ω_i(x)/ Ω_i-1(x) (11) なる漸化式を、以下の初期条件の元で

【００１７】

【数６】 Ω_-1(x) ＝x^2t Ω₀(x)＝T(x) Λ_-1(x) ＝0 Λ₀(x)＝Γ(x) (12) 誤り値多項式Ω（ｘ）の次数が２ｔ−Ｅ以下になるまで
繰り返し計算する。これにより得た誤り値多項式および
誤り位置多項式を以下のように解くことにより誤りバイ
トの位置、値を知ることが可能となる。

【００１８】誤り値多項式Ω（ｘ）および誤り位置多項
式Λ（ｘ）から誤りは以下のように算出可能である。

【００１９】

【数７】

【００２０】すなわち、Λ（ｘ）にα^-iを代入した結果
が０ならば、ｉ乗の位置のバイトに誤りがありｅ_i がそ
の値がである。

【００２１】さて、従来の技術において、リード・ソロ
モン誤り訂正符号のユークリッド互除法処理はマイクロ
プログラミングによる処理が多用化されてきた。しかし
リード・ソロモン誤り訂正符号の訂正能力をｔとしたと
き、ガロア体上の積和演算を（２ｔ）² 回要するために
ｔが増大すると共に処理時間が増大するため、高速処理
の実現を妨げてきた。

【００２２】この問題を解決するために並列処理の試み
も近年見られる。例えば、今井らは（特開昭６３−１６
４６２９号公報）、２ｔのセルを使用することにより高
速処理が可能なことを示している。しかしこの方法では
各セルの状態が違うために各セルへの制御線が別々に必
要であると共に、コントローラが２ｔの状態を持つ必要
がありハードウエア量が増大する。

【００２３】また、Cameron らは米国特許明細書第５，
１７０，３９９号でユークリッドスタックと呼ばれる２
ｔ個のセルを用いた構造を２つ並列におくことにより、
高速処理を実現している。これは最大２ｔ＋１個のガロ
ア体上の乗算器を並列に動かすことにより、１クロック
サイクルで多項式同士の除算を行うことが可能であるこ
とを実証したものである。また、この米国特許明細書に
記載された技術は、特開昭６３−１６４６２９号公報に
記載されたものとはとは異なり、各基本セルに対する制
御入力はすべて共通でありＬＳＩ上にて集積するのに有
利であり、コントローラも簡単化しやすい。また誤り値
多項式Ω（ｘ）と誤り位置多項式Λ（ｘ）の形成過程、
変成シンドローム多項式Ｔ（ｘ）と消失多項式Γ（ｘ）
の形成過程が同じであるため、ユークリッドスタックを
２つ置く構成とした場合、それぞれのスタックへの制御
が同じであるという特徴がある。

【００２４】しかし、米国特許明細書第５，１７０，３
９９号に示されている図２（Ａ）の構成は、結局基本セ
ルを４ｔ個使用するものでありハードウエア量が大き
い。また同図２（Ｂ）の構成は基本セルを２ｔ個使用す
るのみであるが、誤り値多項式Ω（Ｘ）、誤り位置多項
式Λ（Ｘ）と順に演算するため、先に算出した誤り値多
項式Ω（Ｘ）を保存するためのレジスタメモリ（図２
（Ｂ）の４６）を必要とする。また誤り位置多項式Λ
（Ｘ）の算出に当たって誤り値多項式Ω（Ｘ）の算出の
サイクル種別と同じシーケンスを実現する必要とするた
めに誤り値多項式Ω（Ｘ）の算出のサイクル種別の履歴
をレジスタメモリないしコントロールブロックに蓄積す
る必要がある。またコントロールブロック自体はこのた
め誤り値多項式Ω（Ｘ）、誤り位置多項式Λ（Ｘ）のサ
イクルでは違った処理を強いられ、誤り値多項式Ω
（ｘ）、誤り位置多項式Λ（ｘ）を形成するコントロー
ルシーケンスが同一であることを生かし切れていない問
題があった。

【００２５】また、米国特許明細書第５，１７０，３９
９号に記載のものは、ユークリッドスタック以外にシン
ドローム発生部、誤り値・誤り位置多項式の評価処理部
を別に置くことを前提にしており、これらの処理も最大
２ｔ＋１個の並列乗算を必要とする演算であるにも関わ
らず、これの処理も行うことが可能なユークリッドスタ
ックの可能性について言及していない。

【００２６】

【発明が解決しようとする課題】したがって、本願発明
の目的は、リード・ソロモン誤り訂正符号を、構成が簡
単でしかも少ないハードウェア量の回路を用いて高速に
誤り訂正復号化する演算回路の提供である。

【００２７】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の記載の発明は、誤り値多項式Ω（ｘ）、
誤り位置多項式Λ（ｘ）を形成するための複数の基本セ
ルと１個のＴＥＲＭセルとコントロール回路とを少なく
ても有するリード・ソロモン誤り訂正符号復号化回路回
路において、前記各基本セルは、２組の多項式を演算す
るための２組のレジスタと、レジスタを選択するマルチ
プレクサと、演算を制御するマルチプレクサと、ガロア
体上の演算を行う演算器を少なくても有し、前記ＴＥＲ
Ｍセルは、ガロア体上の割算器と、レジスタを少なくて
も有し、前記コントロール回路は、レジスタの選択以外
の基本セルへの制御は同一のまま、誤り値多項式Ω
（ｘ）の演算サイクルと誤り位置多項式Λ（ｘ）演算サ
イクルの２サイクルを行い、直前の誤り値多項式Ω
（ｘ）の演算サイクルの割り算結果を前記ＴＥＲＭセル
内の前記レジスタに記憶し、直後の誤り位置多項式Λ
（ｘ）の演算サイクルにおいて使用することを繰り返す
ように制御することにより、誤り値多項式Ω（ｘ）、誤
り位置多項式Λ（ｘ）を形成することを特徴とする。

【００２８】請求項２に記載の発明は、前記基本セル
は、変成シンドローム多項式Ｔ（ｘ）、消失多項式Γ
（ｘ）の演算も可能であり、前記ＴＥＲＭセルは、消失
箇所に対応するデータを発生する手段を有し、前記コン
トロール回路は、レジスタの選択以外の基本セルへの制
御は同一のまま、変成シンドローム多項式Ｔ（ｘ）の演
算サイクルと消失多項式Γ（ｘ）の演算サイクルの２サ
イクルを繰り返す制御を行い、変成シンドローム多項式
Ｔ（ｘ）、消失多項式Γ（ｘ）を形成することを特徴と
する。

【００２９】請求項３に記載の発明は、前記基本セルお
よび前記ＴＥＲＭセルは、誤り値多項式Ω（ｘ）、誤り
位置多項式Λ（ｘ）の評価演算も可能であり、前記コン
トロール回路は、誤り値多項式Ω（ｘ）の評価演算サイ
クルと誤り位置多項式Λ（ｘ）評価演算サイクルの２サ
イクルを行い、先のサイクルの演算結果をＴＥＲＭセル
内のレジスタに記憶し後のサイクルで誤り値の算出に使
用することを繰り返す制御を行うことにより、誤り値多
項式Ω（ｘ）、誤り位置多項式Λ（ｘ）を評価すること
を特徴とする。

【００３０】請求項４に記載の発明は、前記基本セルお
よびＴＥＲＭセルは、シンドローム算出演算も行うこと
が可能なことを特徴とする。

【００３１】請求項５に記載の発明は、一方の入力がセ
レクタの出力に接続し、もう一方の入力が共通のバスに
接続するガロア体上の乗算器と、前記乗算器の出力を少
なくとも一方の入力に持つガロア体上の加算器と、前記
加算器の出力を入力に持つ２つのＭレジスタと、前記乗
算器の入力および前記加算器の出力にマルチプレクサを
介して接続する２つのＮレジスタと、前記２つのＭレジ
スタと、前記２つのＭレジスタのそれぞれの出力に接続
する２つのマルチプレクサとを有する前記基本セルを用
いて構成されたことを特徴とする。

【００３２】

【作用】本発明は、上記の構成で、誤り値多項式・誤り
位置多項式の処理がほぼ同型であることを利用して、交
互に行うことによりハードウエアの共有を有効に行って
いる。本発明はまた、シンドローム発生、誤り値・誤り
位置多項式の評価も最大２ｔ＋１の並列演算であること
を利用して、時分割により、同じハードウエアを用いる
ことにより、ハードウェアの共有・最小化を行ってい
る。

【００３３】

【実施例】以下に、本発明の実施例について図面を用い
て説明する。

【００３４】（実施例の構成）本発明の実施例おける基
本セルの構成示すブロック図を図１に示す。基本セル２
ｔ個と組み合わせて使用するＴＥＲＭセルの構成を示す
ブロック図を図２に示す。また基本セル２ｔ個とＴＥＲ
Ｍセル組み合わせてユークリッド互除法処理を行うこと
により、リード・ソロモン誤り訂正符号の復号化する本
願発明の実施例である演算回路の全体構成を図３に示
す。

【００３５】図１において、１０１がガロア体上の乗算
器である。１０２がガロア体上の加算器である。１０
１，１０２は単一の乗加算器で置き換え可能である。１
０３，１０４はマルチプレクサであり、各々乗算器、加
算器の入力を切り替えている。マルチプレクサ１０３，
１０４の切り替え制御線がおのおのｓ０，ｓ１である。
１０５，１０６がＭレジスタと呼ぶレジスタ群である。
１０７，１０８がＮレジスタと呼ぶレジスタ群である。
各レジスタ１０５，１０６，１０７，１０８の書き込み
制御線がそれぞれｗｍ０，ｗｍ１，ｗｎ０，ｗｎ１であ
る。レジスタ１０５，１０６の出力はマルチプレクサ１
０９で選択されている。同様にレジスタ１０７，１０８
の出力はマルチプレクサ１１０で選択されている。マル
チプレクサ１０９，１１０はともに制御線ｓ３で制御さ
れている。Ｑｂｕｓが共通バスであり、乗算器１０１の
入力になっている。Ｍ_i-1 は入力であり、図３の示すよ
うに、前段の基本セルのＭ_i 出力に接続される。Ｍ_i は
出力であり、図３に示すように後段の基本セルの入力Ｍ
_i-1 に接続される。

【００３６】ＴＥＲＭセルを示す図２において、２０１
はレジスタでありｗｆがその書き込み制御線である。２
０２はガロア体上の逆関数演算回路であり、２０３はガ
ロア体上の乗算器である。２０２，２０３は単一の割算
器に置き換え可能である。２０４，２０５，２０６はマ
ルチプレクサであり、ｓｉ１，ｓｉ２，ｓｉ３はその制
御信号である。２０７はゼロ検出回路である。ｍｚｅｒ
ｏはその出力である。２０８はラッチであり、ｌ_k1はそ
の制御信号である。

【００３７】図３において、図１に示した基本セル２ｔ
個と図２に示したＴＥＲＭセルの相互接続を示す。３０
２〜３０５は図１に示した基本セルＢＵ０，ＢＵ１，・
・ＢＵ２ｔ−１である。３０１はマルチプレクサであ
り、ｓｌはその制御線である。３０７はコントロール回
路である。ｓ０−ｓ３，ｗｄ０−ｗｅ１の信号線はすべ
ての基本セルに共通の入力であり、コントロール回路か
ら出力される。なお、図２のｍｚｅｒｏ出力はコントロ
ール回路への入力となる。また図２の信号線ｗｆ，ｓｉ
１，ｓｉ２，ｓｉ３への信号はコントロール回路から出
力されている。各基本セルのＭｉ出力は次段のＭ_i-1 入
力に接続する。ＴＥＲＭセル３０６への入力Ｍ_2t-1は、
２ｔ−１番目の基本セル３０５の出力Ｍ_i に接続され
る。

【００３８】（他の実施例の構成）図４は、別の実施例
の基本セルのブロック図である。図４において、４０１
がガロア体上の乗算器である。４０２がガロア体上の加
算器である。４０１，４０２は単一の乗加算器で置き換
え可能である。４０３，４０４のマルチプレクサであ
り、各々乗算器、加算器の入力を切り替えている。マル
チプレクサ４０３，４０４の切り替え制御線がおのおの
ｓ０，ｓ１である。４０５，４０６がＭレジスタと呼ぶ
レジスタ群である。４０７，４０８がＮレジスタと呼ぶ
レジスタ群である。各レジスタ４０５，４０６，４０
７，４０８の書き込み制御線がそれぞれｗｍ０，ｗｍ
１，ｗｎ０，ｗｎ１である。レジスタ４０５，４０６の
出力はマルチプレクサ４０９で選択されている。同様に
レジスタ４０７，４０８の出力はマルチプレクサ４１０
で選択されている。マルチプレクサ４０９，４１０はと
もに制御線ｓ３で制御されている。Ｑｂｕｓが共通バス
であり、乗算器４０１の入力になっている。Ｍ_i-1 は入
力であり、前段の基本セルのＭ_i 出力に接続される。Ｍ
_i は出力であり、後段の基本セルの入力Ｍ_i-1 に接続さ
れる。

【００３９】図４は、図１に示した基本セルにおいてマ
ルチプレクサ１０３への入力を追加し、マルチプレクサ
１０９の出力に接続した構成となっている。

【００４０】図５は他の実施例のＴＥＲＭセルの構成を
示すブロック図である。

【００４１】図５において、５０１はレジスタでありｗ
ｆがその書き込み制御線である。５０２はガロア体上の
逆関数演算回路であり、５０３はガロア体上の乗算器で
ある。５０４，５０５，５０６はマルチプレクサであ
り、ｓｉ１，ｓｉ２，ｓｉ３はその制御信号である。５
０７はゼロ検出回路である。ｍｚｅｒｏはその出力であ
る。５０８はラッチであり、ｌ_k1はその制御信号であ
る。５０９はガロア体シーケンサ、５１０は深さ２ｔの
ＦＩＦＯである。

【００４２】図５に示されたＴＥＲＭセルは、図２に示
されたＴＥＲＭセルにおいて、ガロア体シーケンサ５０
９と深さ２ｔのＦＩＦＯ５１０を追加したものである。
各セルの接続は図３に同じである。

【００４３】図４の基本セルと図５のＴＥＲＭセルは、
図３の接続と同様の接続で、消失多項式；変成シンドロ
ーム生成およびユークリッド互除法処理を行う演算回路
を構成する。

【００４４】（第３の実施例の構成）図６，図７は第３
の実施例の構成を示す図である。図５は図４に示した基
本セルを拡張したものである。

【００４５】図６において、６０１がガロア体上の乗算
器である。６０２がガロア体上の加算器である。６０
１，６０２は単一の乗加算器で置き換え可能である。６
０３，６０４はマルチプレクサであり、各々乗算器６０
１、加算器６０２の入力を切り替えている。マルチプレ
クサ６０３，６０４の切り替え制御線がおのおのｓ０，
ｓ１である。６０５，６０６がＭレジスタと呼ぶレジス
タ群である。６０７，６０８がＮレジスタと呼ぶレジス
タ群である。各レジスタ６０５，６０６，６０７，６０
８の書き込み制御線がそれぞれｗｍ０，ｗｍ１，ｗｎ
０，ｗｎ１である。レジスタ６０５，６０６の出力はマ
ルチプレクサ６０９で選択されている。同様にレジスタ
６０７，６０８の出力はマルチプレクサ６１０で選択さ
れている。マルチプレクサ６０９，６１０はともに制御
線ｓ３で制御されている。Ｑｂｕｓが共通バスであり、
乗算器６０１の入力になっている。Ｍ_i-1 は入力であ
り、前段の基本セルのＭ_i 出力に接続される。Ｍ_i は出
力であり、後段の基本セルの入力Ｍ_i-1 に接続される。
６１１，６１２が追加されたマルチプレクサである。ｓ
２、ｓ４がその制御線である。６０３のマルチプレクサ
の入力としてシンドローム多項式の算出のための定数入
力、誤り位置多項式の評価のための定数入力、誤り値多
項式の評価のための定数入力が、図４の基本セルの構成
と比較して追加されている。

【００４６】図７は図５のＴＥＲＭセルの構成を拡張し
たものである。

【００４７】図７において、７０１はレジスタでありｗ
ｆがその書き込み制御線である。７０２はガロア体上の
逆関数演算回路であり、７０３はガロア体上の乗算器で
ある。７０４，７０５，７０６はマルチプレクサであ
り、ｓｉ１，ｓｉ２，ｓｉ３はその制御信号である。７
０７はゼロ検出回路である。mzero はその出力である。
７０８はラッチであり、ｌｋはその制御信号である。７
０９はガロア体シーケンサ、７１０は深さ２ｔのＦＩＦ
Ｏである。

【００４８】以上の構成は、図５のＴＥＲＭセルと同様
な構成である。そして、図５の構成と比較すると、端子
として、Decode data 入力、Encode data 入力、Encode
data 出力、ＳＵＭ_odd ，ＳＵＭ_evenが追加されてい
る。７１３はゼロ検出回路であり、sumzero はその出力
である。７１２はガロア体上の加算器であり、ＳＵＭ
_odd ，ＳＵＭ_evenを入力としてＳＵＭを出力する。７１
１はラッチであり、ｌｋ２はその制御線である。７０４
の入力に７１１の出力が追加されている。７０５の入力
にＳＵＭが追加されている。

【００４９】図８は図６の基本セル、図７のＴＥＲＭセ
ルを組み合わせたときの全体の接続図である。ｓ０−ｓ
５，ｗｄ０−１，ｗｅ０−１の制御線は省略されている
が、図３と同様にすべての基本セルに対する共通入力と
して必要である。０番目、１番目の基本セル８０２と８
０３のＳＵＭ_i-1 入力には０を入力する。２ｉ番の基本
セルのＳＵＭ_i-1 入力は２ｉ−２番の基本セルのＳＵＭ
_i 出力に接続する。２ｉ＋１番の基本セルのＳＵＭ_i-1
入力は２ｉ−１番の基本セルのＳＵＭ_i 出力に接続す
る。ＴＥＲＭセル８０６のＳＵＭ_odd 入力は２ｔ−１番
の基本セル８０５のＳＵＭ_i 出力に接続し、ＳＵＭ_even
入力は２ｔ−２番の基本セルのＳＵＭ_i 出力に接続す
る。

【００５０】（実施例の動作）上記した本発明の実施例
の構成によるリード・ソロモン符号の復号化を、構成に
おける動作を詳細に追うことで説明する。

【００５１】初期状態において、図３の各基本セルおよ
びＴＥＲＭセルのレジスタを図９のとおりに初期化す
る。つまり、基本セルの各レジスタ１０５には誤り値多
項式Ω₀ ｘ）の初期値多項式の各係数を設定する。同様
にレジスタ１０７に誤り値多項式Ω_-1（ｘ）を格納す
る。基本セルの各レジスタ１０６には誤り位置多項式Λ
_０（ｘ）の初期値多項式の各係数を設定する。同様にレ
ジスタ１０８に誤り位置多項式Λ_−１（ｘ）を格納す
る。設定する各初期値に関しては、上記式（１２）を参
照されたい。

【００５２】なお、誤り位置多項式Λ（ｘ）は便宜上誤
り値多項式Ω（ｘ）と一つ次数をずらした形で格納され
る。つまり初期状態において基本セルのｎ番目にはｎ＋
１次の項が格納される。０次の項は基本セル０の一つ手
前の仮想的なレジスタに置いている。この仮想的なレジ
スタは初期の状態に１という値をもつ以外は常にゼロで
あるので（一回目の除算処理でΛ（ｘ）の最下位の桁は
必ずＢＵ０（基本セル３０２）のレジスタに移る）回路
的には基本セル３０２のＭ_i-1 端子の入力に対して０ｘ
０１を入力するセレクタとして実現される（図３のマル
チプレクサ３０１がそれに該当する）。

【００５３】初期化の処理自体は、後述するように拡張
した構成を使用しシンドローム多項式を求める処理を同
一回路にて行うように拡張すれば不要となるが、シンド
ローム多項式の生成を別回路にて行う場合は図３のＩｎ
ｉｔ入力端子からシフトインすることにより可能であ
る。あるいは、外部よりシリアルにシフトインするよう
にしてもよい。

【００５４】初期化した後の１回のユークリッド互除法
収束計算は以下の手順で行うことができる。この実施例
では、誤り値多項式Ω（ｘ）および誤り位置多項式Λ
（ｘ）に関する演算を交互に行うが、以下便宜のため、
誤り値多項式Ω（ｘ）多項式にのみ注目して説明を行
い、その後誤り位置多項式Λ（ｘ）の演算について記述
する。

【００５５】多項式の除算により剰余多項式をもとめる
演算は、以下のように書くことができる。誤り値多項式
Ω_i-1 （ｘ）を誤り値多項式Ω_i-2 （ｘ）で割った剰余
を求めることを考えたとき、以下に示すように繰り返し
演算により剰余多項式Ｗ（ｘ）（つまりΩ_i （ｘ））を
求める。すなわち

【００５６】

【数８】

【００５７】これは多項式の割り算の手順に当てはめれ
ば理解は容易である。割り算の手順については、後で詳
しく説明する。

【００５８】なお（１８）式の

【００５９】

【外１】

【００６０】の項はΩ_i-2 （ｘ）をΩ_i-1 （Ｘ）で割っ
た商に対応する。すなわち、（１８）はΩ_i-2 （ｘ）を
Ω_i-1 （Ｘ）で割った商をＱ（ｘ）とすると、その係数
ｑ_i を用いて以下のように書くことも可能である。

【００６１】

【数９】 W_k+1(x) ＝W_k(x) ＋Ω_i-1(x)q_i-j-kx^i-j-k (19) 多項式の割り算の筆算によって処理したものを図１０に
示す。図１１が図１０に対応した本発明の実施例の構成
を用いた一回の多項式の除算演算の手順を示す。

【００６２】さて、図１０において、

【００６３】

【数１０】 Ａ（ｘ）＝ａ₃ ｘ³ ＋ａ₂ ｘ² ＋ａ₁ ｘ＋ａ₀ (A) Ｂ（ｘ）＝ｂ₂ ｘ² ＋ｂｘ＋ｂ₀ (B) とし、（Ａ）式を（Ｂ）式で割ると、商の式Ｑ（ｘ）と
剰余の式Ｗ（ｘ）を用いて次式（Ｃ）が成立する。

【００６４】

【数１１】 Ａ（ｘ）＝Ｑ（ｘ）Ｂ（ｘ）＋Ｗ（ｘ） (C) ただし、Ｑ（ｘ）＝ｑ₁ ｘ＋ｑ₀ ； Ｗ（ｘ）＝ａ″₁
ｘ＋ａ″₀ 図１０で、演算１では、ｑ₁ ｘが求まり、ｑ₁ ＝ａ₃ ／
ｂ₂ となる。演算１で導出されるＡ′（ｘ）は、

【００６５】

【数１２】 Ａ′（ｘ）＝ａ′₂ ｘ² ＋ａ′₁ ｘ＋ａ′₀ (D) ただし、ａ′₂ ＝ａ₂ −ｑ₁ ｂ₁ ，ａ′₁ ＝ａ₁ −ｑ₁
ｂ₀ 演算０では、ｑ₀ が求まり、ｑ₀ ＝ａ′₂ ／ｂ₂ とな
り、剰余Ｗ（ｘ）が求まる。

【００６６】この筆算を、本発明の実施例の図３に示し
た構成で行ったものが図１１である。

【００６７】上記の演算１は、、サイクルがＴからＴ＋
１となったとき、全基本セルで次に示す演算を行うこと
で実行される。ここで、Ｍ_i ，Ｎ_i は、ｉ番目の基本セ
ルＭレジスタ，Ｎレジスタの内容を示している。

【００６８】

【数１３】 Ｍ_i,T+1 ＝Ｑ×Ｍ_i-1,T ＋Ｎ_i,T (E) Ｎ_i,T+1 ＝Ｍ_i-1,T Ｑ＝Ｎ_2t,T／Ｍ_2t-1,T 上記のＱは、ＴＥＲＭセルで計算され、Ｑｂｕｓを介し
て各基本セルに送られる。また、Ｍレジスタの内容をＮ
レジスタに移している。次に演算０をサイクルがＴ＋１
からＴ＋２となったとき、全基本セルにおいて、次に示
す演算を行うことで実行される。

【００６９】

【数１４】 Ｍ_i,T+2 ＝Ｑ×Ｎ_i,T+1 ＋Ｍ_i-1,T+1 (F) Ｎ_i,T+2 ＝Ｎ_i,T+1 Ｑ＝Ｍ_2t-1,T+1／Ｎ_2t,T+1 上記と同様に、ＱはＴＥＲＭセルで求めて、Ｑｂｕｓを
介して各基本セルに送られる。剰余は、Ｍレジスタに求
められる。

【００７０】演算１のときの基本セル、ＴＥＲＭセルの
制御線の切り替えを図１２、図１３、演算０のときの制
御を図１４、図１５に示す。

【００７１】図１２は、演算１のときの基本セルにおい
て、上記式（Ｅ）における

【００７２】

【数１５】Ｍ_i,T ＝Ｑ×Ｍ_i-1,T-1 ＋Ｎ_i,T-1 Ｎ_i,T+1 ＝Ｍ_{ｉ−１，Ｔ} の演算を行う接続を示している。図１３は、演算１のと
きのＴＥＲＭセルにおいて、上記式（Ｅ）における

【００７３】

【数１６】Ｑ＝Ｎ_２ｔ／Ｍ_2t-1 の演算を行う接続を示している。

【００７４】また、図１４は、演算０における基本セル
において、上記式（Ｆ）における

【００７５】

【数１７】Ｍ_i,T ＝Ｑ×Ｎ_i,T-1 ＋Ｍ_i-1,T-1 の演算を行う接続を示している。図１５は、演算０にお
けるＴＥＲＭセルにおいて、上記式（Ｆ）における

【００７６】

【数１８】Ｑ＝Ｍ_2t-1／Ｎ_2t の演算を行う接続を示している。

【００７７】このような演算を、（１４）〜（１９）の
多項式の割り算に対して用いる。演算１で（１４）〜
（１９）の手順におけるＷ₁ （ｘ）を求めるとともに、
Ｍレジスタ中にあったΩ_i-2 （ｘ）をΩ_i-1 （ｘ）を格
納していたＮレジスタに移す。Ｗ₁ （ｘ）はΩ_i-2
（ｘ）を格納していたＭレジスタに上書きする。その
後、演算０でＷ₂ （ｘ）を求める。

【００７８】本発明の制御の手順を擬似コードで説明し
たものを図１６に示す。なお、図１６においてＰＯＷＥ
Ｒ，ＲＥＤＵＣＥは各々ｔまでカウントできるカウンタ
である。また、図１６の演算２は各基本セルのＭレジス
タの内容をシフトアップする動作である。この演算２に
おいて、基本セルの制御は演算０と同一で、ＴＥＲＭセ
ルのｓｉ３の選択信号によりＱｂｕｓに０を出力する制
御を行うことにより実現される。図１６の制御手順は、
図３において、コントロール回路３０７を用いて行われ
る。

【００７９】上記では誤り値多項式Ω（ｘ）の演算につ
いて説明した。この誤り値多項式Ω（ｘ）の演算と平行
して行われる誤り位置多項式Λ（ｘ）の演算は式（１
０）に定義した通りである。この式（１０）と式（１
９）に注目すれば、誤り値多項式Ω（ｘ）の計算におい
て求めたｑ_I-J-k を使用して、誤り位置多項式Λ_i-2
（ｘ）、Λ_i-1 （ｘ）に対して誤り値多項式Ω_i-2
（ｘ）、Ω_i-1 （ｘ）にほどこしたのと全く同じ演算を
すればよいことがわかる。

【００８０】本発明の実施例では、図１７のタイムチャ
ートに示すように、誤り値多項式Ω（ｘ）の演算および
Ｑバスの値のラッチのサイクル、誤り位置多項式Λ
（ｘ）の演算のサイクルを交互に行う。誤り値多項式Ω
_i-1 、Ω_i-2 の係数は、各基本セルのレジスタ１０５，
１０７に格納されるに対して、誤り位置多項式Λ_i-1 、
Λ_i-2 の係数は各基本セルのレジスタ１０６，１０８に
格納される。誤り位置多項式Λ（ｘ）の演算は誤り値多
項式Ω（ｘ）の演算で求めたＱバスの値を図２のＴＥＲ
Ｍセルのラッチ２０８で保存し、基本セルのｓ０，ｓ１
の制御線の値を保持したままで、次のサイクルにおいて
レジスタの選択信号ωｍｏ，ωｍ１，ωｎｏ，ωｍ１，
ｓ３を切り替えて、レジスタ１０５，１０７の代わりに
レジスタ１０６，１０８を選択するように制御すること
により実現している。

【００８１】図１８にｔ＝２の符号における処理例を示
す。図１８は

【００８２】

【数１９】 G_p(x) ＝x⁸＋x⁵＋x³＋x²＋1 (20) で定義されるガロア体上で、Ｍ₀ ＝１２０、ｔ＝２のリ
ード・ソロモン符号を例として使用している。係数がす
べて０なる符号語のＸ１６の項に大きさｘｌ０なる誤り
を加えた例である。Ｔ＝０が初期状態であり、各基本セ
ルのレジスタ１０５に、シンドローム多項式の係数が格
納されている。また各レジスタ１０７，１０６，１０８
は式（１２）に従ってΩ_-1（ｘ）、Λ₀ （ｘ）、Λ
_-1（ｘ）の係数に初期化されている。Ｍ_2t-1が非ゼロな
ので図１６に従ってｓｔｅｐＢが実行され各基本セル内
のレジスタの内容は図１８のＴ＝２の状態に変化する。
（Ｔは２づつ増加しているが、誤り値多項式を演算する
Ωサイクル・誤り位置多項式を演算するΛの各サイクル
が必要なため２サイクル必要である。）以下図１６のア
ルゴリズムに従って処理をし、Ｔ＝８のときに最終的な
誤り値多項式Ω（ｘ）、誤り位置多項式Λ（ｘ）の係数
が各基本セルのレジスタ１０５，１０６に求まる。

【００８３】多項式の次数が一つ減じられる度に演算
０、演算１、演算２を行えばよいので訂正能力ｔのリー
ド・ソロモン符号の誤り値多項式Ω（ｘ）の算出には高
々演算は２ｔ回必要である。本発明では演算０・演算１
・演算２を各々１サイクルにて行うので、位置多項式Λ
（ｘ）及び誤り値多項式Ω（ｘ）の算出には高々２ｔ×
２サイクルあればよいことになる。

【００８４】以上によって、本発明の実施例を用いるこ
とによりリード・ソロモン符号のユークリッド互除法演
算が高速に処理可能であることを示した。

【００８５】（他の実施例の動作）以下では図１・図２
を拡張した図４・図５の回路で誤り値多項式Ω（ｘ）、
誤り位置多項式Λ（ｘ）の算出のみならず、変成シンド
ローム多項式Ｔ（ｘ）、消失多項式Γ（ｘ）の導出が可
能であることを示す。

【００８６】データ入力終了時にＴＥＲＭセルのＦＩＦ
Ｏ５１０には消失箇所に対応するα₀ ，α₁ …α_iE-1が
蓄えられている。基本セルの初期化は誤り値多項式Ω
（Ｘ）、誤り位置多項式Λ（ｘ）の場合と同じである。
（５），（６）式は以下のような漸化式として書くこと
ができるので、

【００８７】

【数２０】 Γ_j+1(x)＝ (α_j −1)Γ_j(x) (21) T_j+1(x) ＝ (α_j −1)T_j(x) (22) 各基本セルは結局、各係数毎に同様の

【００８８】

【数２１】 γ_i,T+1 ＝α_i,T γ_i-1,T ＋γ_i,T (23) なる演算を実現すればよい。

【００８９】図１９に変成シンドローム多項式Ｔ（ｘ）
算出時の基本セルの接続を示す。この接続で基本セル
は、

【００９０】

【数２２】Ｍ_i,T+1 ＝Ｑ×Ｍ_i-1,T ＋Ｍ_i,T の演算をおこなう。これは、上記式（２３）の形と同様
である。

【００９１】また、ＴＥＲＭセルはマルチプレクサ５０
６を通してＦＩＦＯ５１０の値を出力する。消失多項式
Γ（ｘ）算出時にはｗｍ０，ｗｍ１，ｓ３を切り替えて
同じ演算を行う。図２０にタイミングチャートを示す。
ＦＩＦＯ５１０が空になった時点で消失多項式Γ
（ｘ）、変成シンドローム多項式Ｔ（ｘ）算出は終了す
る。この時変成シンドローム多項式Ｔ（ｘ）の係数は各
基本セルのレジスタ４０５に、消失多項式Γ（ｘ）の係
数は各基本セルのレジスタ４０６に格納されている。こ
れはそのまま消失訂正時の誤り値多項式Ω（ｘ）、誤り
位置多項式Λ（ｘ）の算出のための初期状態と一致する
ため、コントローラは引き続き誤り値多項式Ω（ｘ）、
誤り位置多項式Λ（ｘ）算出演算に移ることができる。
消失訂正時の誤り値多項式Ω（ｘ）、誤り位置多項式Λ
（ｘ）の算出のための手順は、図１５に示されている手
順の代わりに図２１に示される手順を使用する。図２１
に示されている手順に従って図３に示したコントロール
回路が基本セル及びＴＥＲＭセルを制御する。

【００９２】（第３の実施例の動作）以降では本発明を
拡張することによりリード・ソロモン符号に必要な演算
をすべて行うことが可能であることを示す。以下図６・
図７の回路で、復号に必要なシンドローム算出演算・誤
り値多項式／誤り位置多項式の評価演算が実行可能であ
ることを示す。

【００９３】シンドロームを求める演算については
（４）を書き換えると、

【００９４】

【数２３】 R(α^m0+1) ＝((…((r_Nα^m0+i＋r_N-1) α^mo+i＋r_N-2) …＋r₁) α^m0+i＋α^m0+i) (24) となるので、各基本セルにおいて、データ入力毎に

【００９５】

【数２４】 s_i,T+1＝ s_i,T α^m0+i＋r_T (25) なる演算を実行できればよい。

【００９６】図２２がシンドローム算出演算の図６に示
す拡張基本セルの接続である。図２２のsyndrome const
ant Ｃ_S はすなわちα^mo+iである。ＴＥＲＭセルはDeco
de Data Input より受信語をｓｉ３のマルチプレクサを
通してＱｂｕｓに出力している。したがって、図２２で
は、

【００９７】

【数２５】Ｍ_n,T ＝Ｃ_S ×Ｍ_n,T ＋ｒ_t （ただし、ｒ_t は受信語のｔ番目）が演算される。

【００９８】シンドローム演算に先立ってレジスタ６０
５，６０６はゼロに初期化する。これは、例えばマルチ
プレクサ６０４，６１１を共にＱｂｕｓを選択した状態
で、ＴＥＲＭセルのマルチプレクサ７０６により、Ｑｂ
ｕｓにゼロを出力することで可能である。その後、シン
ドローム演算が行われるが、受信語１バイトに１サイク
ルで処理が可能である。符号語入力後に各基本セルのＭ
レジスタ内にシンドローム多項式が残る。これは、引き
続き消失多項式Γ（ｘ）、変成シンドローム多項式Ｔ
（ｘ）の導出を行うのに都合がよい。またΩ_-1（Ｘ）に
相当するレジスタ６０７の初期化の動作は基本セルに格
納される２ｔ−１から、０次の項はマルチプレクサ６１
１により０を入力することで行う。２ｔ次の項はＴＥＲ
Ｍセル内の７０１のレジスタに相当するが、本実施例で
はその初期化は行わず、かわりに初めてΩ_-1（Ｘ）を使
用するときに、マルチプレクサ７０５により０を出力す
ることにより対処している。また誤り位置多項式Λ
（ｘ）に関するΛ_-1（ｘ）の初期化は、レジスタ６０８
に関してはマルチプレクサ６１２により０を入力するこ
とで可能である。

【００９９】消失多項式Γ（ｘ）と変成シンドローム多
項式Ｔ（ｘ）の導出及び誤り値多項式Ω（ｘ）と誤り位
置多項式Λ（ｘ）の算出はすでに述べたのと同様であ
る。誤り値多項式／誤り位置多項式Λ（ｘ）の算出を終
了した時点では誤り値多項式Ω（ｘ）は各レジスタ６０
５に、誤り位置多項式Λ（ｘ）は各レジスタ６０６にあ
る。以下誤り値多項式／誤り位置多項式Λ（ｘ）の評価
演算について説明する。

【０１００】図２３・図２４は誤り値多項式Ω（ｘ）及
び誤り位置多項式Λ（ｘ）の評価演算のため図６に示し
た拡張基本セルの接続である。ＴＥＲＭセルはｓi3によ
りＱｂｕｓにゼロを出力するとともに、ゼロ検出回路７
１３により誤り位置多項式Λ（ｘ）のゼロを検出する。
拡張基本セルは、誤り位置多項式Λ（ｘ）の評価サイク
ル（図２４）と誤り値多項式Ω（ｘ）の評価サイクル
（図２３）の演算を交互に繰り返す。lamda constantは
α^-iであり、omega constantはα^-mo-i+1 である。

【０１０１】したがって、図２３に示す接続をした拡張
基本セルにおいては、

【０１０２】

【数２６】

【０１０３】の演算が行われ、図２４に示す接続をした
拡張基本セルにおいては、

【０１０４】

【数２７】Ｍ_i,T+1 ＝ＣΛ×Ｍ_i,T の演算が行われる。

【０１０５】すなわち、各拡張基本セルにおいて、

【０１０６】

【数２８】 ω_i,T+1 ＝ω_i,T α^-mo-i+1[＝ω_i,0 α^(-m0-i+1)T] λ_i,T+1 ＝λ_i,T α^-i [＝λ_i,0 α^-iT] (26) なる演算を実行する。誤り値多項式Ω（ｘ）と誤り位置
多項式Λ（ｘ）の算出の結果、誤り値多項式Ω（ｘ）、
誤り位置多項式Λ（ｘ）はその最上位の係数が２ｔ−１
のセルにある。誤り位置多項式Λ（ｘ）の次数をＥ次と
仮定すると、誤り値多項式Ω（ｘ）の次数はＥ−１次で
ある。これを考慮すれば、（２６）は以下のような演算
を実現しているとみることができる。なおＳＵＭは加算
器７１２の出力である。

【０１０７】

【数２９】

【０１０８】したがって、誤り位置多項式Λ（ｘ）の評
価サイクル中にゼロ検出回路７１３によってゼロが検出
されたならば誤りを検出したことがわかる。

【０１０９】さらにガロア体においては一般に２ａ＝ａ
＋ａ＝０であるため、

【０１１０】

【数３０】

【０１１１】が成立するために、

【０１１２】

【数３１】

【０１１３】である。したがって、（２７）を（３０）
で除算することにより（１０）を得る。これを実現する
ためには、本発明ではΛのサイクル中にゼロ検出回路７
１３によってゼロが検出されたならばラッチ７１１にＳ
ＵＭodd をラッチするとともに、次のΩサイクルにおい
て図２５に示す拡張ＴＥＲＭセルの接続により、Correc
tion Output にエラー値を出力している。

【０１１４】上記のような制御は、図８に示したコント
ロール回路８０７により、拡張基本セル、拡張ＴＥＲＭ
セルを制御することで行われる。

【０１１５】以上に示したようにリード・ソロモン符号
の符号化、復号の処理を２ｔ個の基本ユニットのみで実
現できる。かつその復号の処理は符号長をＮとしたと
き、消失訂正を行わないとして、シンドローム演算にＮ
サイクル、ユークリッド演算に２ｔ×２サイクル、誤り
値多項式Ω（ｘ）・誤り位置多項式Λ（ｘ）の評価に２
Ｎサイクルを要する。したがってサイクルレートを２０
Ｍｈｚ、ｔ＝８、Ｎ＝２５５と仮定した場合、データレ
ート６．３ＭＢｙｔｅ／ｓｅｃの処理が可能である。ま
た消失訂正を行う場合、消失多項式・変成シンドローム
多項式を求めるにはさらに最大２ｔ×２サイクルを要す
るのみなので、データレート６．１ＭＢｙｔｅ／ｓｅｃ
の処理が可能である。

【０１１６】

【発明の効果】以上のように本発明によれば、従来技術
と比較してより簡単な制御回路でしかも少ない回路要素
で、高速な誤り値多項式及び誤り位置多項式Λの算出が
可能である。また各基本セルの構造は同一なのでＬＳＩ
上で集積するに適している。本発明はそれに留まらず、
リード・ソロモン符号の他の演算も時分割処理すること
により効率的なハードウエア構成が可能であることを示
している。各基本セルは定数入力を除いて同一なのでＬ
ＳＩ上で集積するに都合の良いという利点は失われな
い。かつ処理速度も６．３ＭＢｙｔｅ／ｓｅｃ達成可能
である。

【図面の簡単な説明】

【図１】本発明の基本セルの実施例の構成を示すブロッ
ク図である。

【図２】本発明のＴＥＲＭセルの実施例の構成を示すブ
ロック図である。

【図３】基本セルとＴＥＲＭセルとを組み合わせたリー
ド・ソロモン復号化回路のブロック図である。

【図４】本発明の基本セルの他の実施例の構成を示すブ
ロック図である。

【図５】本発明のＴＥＲＭセルの他の実施例の構成を示
すブロック図である。

【図６】本発明の拡張された基本セルの実施例の構成を
示すブロック図である。

【図７】本発明の拡張されたＴＥＲＭセルの実施例の構
成を示すブロック図である。

【図８】図６の基本セルと図７のＴＥＲＭセルとを組み
合わせたリード・ソロモンの復号回路のブロック図であ
る。

【図９】図３のリード・ソロモン復号化回路の初期状態
を説明する図である。

【図１０】多項式の割り算を説明する図である。

【図１１】図３のリード・ソロモン復号化回路の動作を
説明する図である。

【図１２】図１の基本セルの演算１の動作を説明する図
である。

【図１３】図２のＴＥＲＭセルの演算１の動作を説明す
る図である。

【図１４】図１の基本セルの演算０の動作を説明する図
である。

【図１５】図２のＴＥＲＭセルの演算０の動作を説明す
る図である。

【図１６】図３のリード・ソロモン復号化回路の演算の
動作手順を説明する図である。

【図１７】図３のリード・ソロモン復号化回路の演算の
タイムチャートである。

【図１８】図３のリード・ソロモン復号化回路のｔ＝２
の符号における処理を説明する図である。

【図１９】図４の基本セルの変成シンドローム多項式Ｔ
（ｘ）の導出の動作を説明する図である。

【図２０】消失多項式Γ（ｘ）と変成シンドローム多項
式Ｔ（ｘ）の導出動作のタイムチャートである。

【図２１】消失多項式Γ（ｘ）と変成シンドローム多項
式Ｔ（ｘ）の導出手順を説明する図である。

【図２２】図６の拡張された基本セルのシンドローム演
算の動作を説明する図である。

【図２３】図６の拡張された基本セルの誤り値の評価演
算の動作を説明する図である。

【図２４】図６の拡張された基本セルの誤り位置の評価
演算の動作を説明する図である。

【図２５】図７の拡張されたＴＥＲＭセルのエラー値の
演算動作を説明する図である。

【符号の説明】

１０１ ガロア体上の乗算器 １０２ ガロア体上の加算器 １０３，１０４ マルチプレクサ １０５，１０６ Ｍレジスタ １０７，１０８ Ｎレジスタ １０９ マルチプレクサ ２０１ レジスタ ２０２ ガロア体上の逆関数演算回路 ２０３ ガロア体上の乗算器 ２０４，２０５，２０６ マルチプレクサ ２０７ ゼロ検出回路 ２０８ ラッチ ３０１ マルチプレクサ ３０２〜３０５ 基本セル ３０６ ＴＥＲＭセル ３０７ コントロール回路 ４０１ ガロア体上の乗算器 ４０２ ガロア体上の加算器 ４０３，４０４ マルチプレクサ ４０５，４０６ Ｍレジスタ ４０７，４０８ Ｎレジスタ ４０９，４１０ マルチプレクサ ５０１ レジスタ ５０２ ガロア体上の逆関数演算回路 ５０３ ガロア体上の乗算器 ５０４，５０５，５０６ マルチプレクサ ５０７ ゼロ検出回路 ５０８ ラッチ ５０９ ガロア体シーケンサ ５１０ 深さ２ｔのＦＩＦＯ ６０１ ガロア体上の乗算器 ６０２ ガロア体上の加算器 ６０３，６０４ マルチプレクサ ６０５，６０６ Ｍレジスタ ６０７，６０８ Ｎレジスタ ６０９，６１０，６１１，６１２ マルチプレクサ ７０１ レジスタ ７０２ ガロア体上の逆関数演算回路 ７０３ ガロア体上の乗算器 ７０４，７０５，７０６ マルチプレクサ ７０７，７１３ ゼロ検出回路 ７０８ ラッチ ７０９ ガロア体シーケンサ ７１０ ＦＩＦＯ ７１２ ガロア体上の加算器 ７１１ ラッチ ８０１ マルチプレクサ ８０２〜３０５ 基本セル ８０６ ＴＥＲＭセル ８０７ コントロール回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 誤り値多項式Ω（ｘ）、誤り位置多項式
   Λ（ｘ）を形成するための複数の基本セルと１個のＴＥ
   ＲＭセルとコントロール回路とを少なくても有するリー
   ド・ソロモン誤り訂正符号復号化回路回路において、 前記各基本セルは、２組の多項式を演算するための２組
   のレジスタと、レジスタを選択するマルチプレクサと、
   演算を制御するマルチプレクサと、ガロア体上の演算を
   行う演算器を少なくても有し、 前記ＴＥＲＭセルは、ガロア体上の割算器と、レジスタ
   を少なくても有し、 前記コントロール回路は、レジスタの選択以外の基本セ
   ルへの制御は同一のまま、誤り値多項式Ω（ｘ）の演算
   サイクルと誤り位置多項式Λ（ｘ）演算サイクルの２サ
   イクルを行い、直前の誤り値多項式Ω（ｘ）の演算サイ
   クルの割り算結果を前記ＴＥＲＭセル内の前記レジスタ
   に記憶し、直後の誤り位置多項式Λ（ｘ）の演算サイク
   ルにおいて使用することを繰り返すように制御すること
   により、誤り値多項式Ω（ｘ）、誤り位置多項式Λ
   （ｘ）を形成することを特徴とするリード・ソロモン誤
   り訂正符号復号化回路。
2. 【請求項２】 前記基本セルは、変成シンドローム多項
   式Ｔ（ｘ）、消失多項式Γ（ｘ）の演算も可能であり、 前記ＴＥＲＭセルは、消失箇所に対応するデータを発生
   する手段を有し、 前記コントロール回路は、レジスタの選択以外の基本セ
   ルへの制御は同一のまま、変成シンドローム多項式Ｔ
   （ｘ）の演算サイクルと消失多項式Γ（ｘ）の演算サイ
   クルの２サイクルを繰り返す制御を行い、 変成シンドローム多項式Ｔ（ｘ）、消失多項式Γ（ｘ）
   を形成することを特徴とする請求項１記載のリード・ソ
   ロモン誤り訂正符号復号化回路。
3. 【請求項３】 前記基本セルおよび前記ＴＥＲＭセル
   は、誤り値多項式Ω（ｘ）、誤り位置多項式Λ（ｘ）の
   評価演算も可能であり、 前記コントロール回路は、誤り値多項式Ω（ｘ）の評価
   演算サイクルと誤り位置多項式Λ（ｘ）評価演算サイク
   ルの２サイクルを行い、先のサイクルの演算結果をＴＥ
   ＲＭセル内のレジスタに記憶し後のサイクルで誤り値の
   算出に使用することを繰り返す制御を行うことにより、 誤り値多項式Ω（ｘ）、誤り位置多項式Λ（ｘ）を評価
   することを特徴とする請求項１または２記載のリード・
   ソロモン誤り訂正符号復号化回路。
4. 【請求項４】 前記基本セルおよびＴＥＲＭセルは、シ
   ンドローム算出演算も行うことが可能なことを特徴とす
   る請求項１〜３のいずれか１項記載のリード・ソロモン
   誤り訂正符号復号化回路。
5. 【請求項５】 一方の入力がセレクタの出力に接続し、
   もう一方の入力が共通のバスに接続するガロア体上の乗
   算器と、 前記乗算器の出力を少なくとも一方の入力に持つガロア
   体上の加算器と、 前記加算器の出力を入力に持つ２つのＭレジスタと、 前記乗算器の入力および前記加算器の出力にマルチプレ
   クサを介して接続する２つのＮレジスタと、 前記２つのＭレジスタと、前記２つのＭレジスタのそれ
   ぞれの出力に接続する２つのマルチプレクサとを有する
   前記基本セルを用いて構成されたことを特徴とする請求
   項１〜４のいずれか１項記載のリード・ソロモン誤り訂
   正符号復号化回路。