JPS59139443A - コ−ド変換方式 - Google Patents
コ−ド変換方式Info
- Publication number
- JPS59139443A JPS59139443A JP58006460A JP646083A JPS59139443A JP S59139443 A JPS59139443 A JP S59139443A JP 58006460 A JP58006460 A JP 58006460A JP 646083 A JP646083 A JP 646083A JP S59139443 A JPS59139443 A JP S59139443A
- Authority
- JP
- Japan
- Prior art keywords
- register
- binary
- decimal
- stored
- coded decimal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/12—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word having two radices, e.g. binary-coded-decimal code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）０発明の技術分野
本発明はコード変換方式に係り、特にデータ処理装置内
に於けるコード変換方式に関するものである。
に於けるコード変換方式に関するものである。
山）、従来技術と問題点
計算機内で数値情報を取り扱う場合、演算し易いこと、
或いは情報に冗長度が無いので少ないビット数で表すこ
とが出来ること等の理由で、２進コードでデータを格納
することが多い。又計算機外からの数値の入力或いは出
力は、２進化１０進コードを利用するのが一般的である
。
或いは情報に冗長度が無いので少ないビット数で表すこ
とが出来ること等の理由で、２進コードでデータを格納
することが多い。又計算機外からの数値の入力或いは出
力は、２進化１０進コードを利用するのが一般的である
。
従って２進数から２進化１０進数への変換処理は頻繁に
行われる。
行われる。
従来２進数から２進化１０進数への変換方式としては除
算命令を使用して２進数を１０で除算し、其の時の剰余
を順次最下位から２進化１０進コードに変換する方式が
最も一般的であるが、除算命令を持たないプロセッサに
於いては時間が長くなると云う欠点がある。
算命令を使用して２進数を１０で除算し、其の時の剰余
を順次最下位から２進化１０進コードに変換する方式が
最も一般的であるが、除算命令を持たないプロセッサに
於いては時間が長くなると云う欠点がある。
又「特開昭５５−１１９７３９．２進−１０進変換方式
」で示されたコード変換方式もあるが、此の方式の場合
各１０進桁対応に＋６を加算する処理及び２進−１０進
変換専用の１０進補正器が必要であり、一般のプロセッ
サでは此の様な機能は必ずしも具備されていないので、
総てプログラムにより１０進し、２進数を２進化１０進
数に変換する極めて簡便な変換方法を提供することであ
る。
」で示されたコード変換方式もあるが、此の方式の場合
各１０進桁対応に＋６を加算する処理及び２進−１０進
変換専用の１０進補正器が必要であり、一般のプロセッ
サでは此の様な機能は必ずしも具備されていないので、
総てプログラムにより１０進し、２進数を２進化１０進
数に変換する極めて簡便な変換方法を提供することであ
る。
（ｄ）２発明の構成
上記の目的は本発明によれば、２進−１０進変換すべき
２進数が格納される第ルジスタ、２進化１０進数が格納
される第２レジスタ、第ルジスタの内容を左ヘシフトす
る手段、２進加算手段、及び２進化１０進数同志を２進
演算した結果を２進化１０進数に補正する１０進補正手
段を具備するプロセッサを有する装置に於いて、前記第
ルジスタの内容を左に１ビツトシフトする毎に、前記第
２レジスタの内容を２倍し、更に前記第ルジスタの前記
シフトによりあふれたビットを前記第２レジスタに加算
し、此の結果を前記１０進Ｍ正手段によって２進化１０
進数として前記第２レジスタに格納する処理を前記第ル
ジスタの全ビット数分シフトされる迄繰り返すことを特
徴とするコード変換方式を提供することにより達成され
る。
２進数が格納される第ルジスタ、２進化１０進数が格納
される第２レジスタ、第ルジスタの内容を左ヘシフトす
る手段、２進加算手段、及び２進化１０進数同志を２進
演算した結果を２進化１０進数に補正する１０進補正手
段を具備するプロセッサを有する装置に於いて、前記第
ルジスタの内容を左に１ビツトシフトする毎に、前記第
２レジスタの内容を２倍し、更に前記第ルジスタの前記
シフトによりあふれたビットを前記第２レジスタに加算
し、此の結果を前記１０進Ｍ正手段によって２進化１０
進数として前記第２レジスタに格納する処理を前記第ル
ジスタの全ビット数分シフトされる迄繰り返すことを特
徴とするコード変換方式を提供することにより達成され
る。
（ｅ）０発明の実施例
図面は本発明の一実施例を示すブロック図で図中、第１
のレジスタＲ１は２進数を、第２のレジスタＲ２は２進
化ＩＯ進数を夫々格納するレジスタであり、Ｃは第１の
レジスタＲ１の１ビツトシフトした結果の繰り上がり１
ビツトを格納するキャリー・ビット・メモリー、ＳＨは
第１のレジスタＲ１の内容をシフトするシフト回路、Ａ
Ｄは第２のレジスタＲ２の内容を２倍しキャリー・ビッ
ト・メモリーＣの内容を加算する演算器、ＤＡＡは１０
進数補正部である。
のレジスタＲ１は２進数を、第２のレジスタＲ２は２進
化ＩＯ進数を夫々格納するレジスタであり、Ｃは第１の
レジスタＲ１の１ビツトシフトした結果の繰り上がり１
ビツトを格納するキャリー・ビット・メモリー、ＳＨは
第１のレジスタＲ１の内容をシフトするシフト回路、Ａ
Ｄは第２のレジスタＲ２の内容を２倍しキャリー・ビッ
ト・メモリーＣの内容を加算する演算器、ＤＡＡは１０
進数補正部である。
尚１０進補正命令（ＤＡＡ）は既知の技術であり、２進
化１０進数の１桁は周知の様に４ビツト（２×２Ｘ２Ｘ
２＝１６）で構成されるので、２進演算を行った際の状
態によって２進演算の結果の各４ビツトに適宜６ （１
６−１０−６）を加算して補正する命令である。
化１０進数の１桁は周知の様に４ビツト（２×２Ｘ２Ｘ
２＝１６）で構成されるので、２進演算を行った際の状
態によって２進演算の結果の各４ビツトに適宜６ （１
６−１０−６）を加算して補正する命令である。
以下図面に従って本発明の詳細な説明する。
第１のレジスタＲ１に格納されている２進数は左に１桁
シフトされ、先頭の１ビ・ノドがキャリ・ビット・メモ
リＣに格納される。次に２進化１０進数を格納する第２
のレジスタＲ２の内容（最初は総てＯである）を演算器
ＡＤにより２倍して前記の溢れたキャリ・ビットを加算
し、其の結果を１０進補正手段により２進化１０進数と
して第２のレジスタＲ２に格納し、以下前記の操作を第
１のレジスタＲ１の全ピント数だけ繰り返す。
シフトされ、先頭の１ビ・ノドがキャリ・ビット・メモ
リＣに格納される。次に２進化１０進数を格納する第２
のレジスタＲ２の内容（最初は総てＯである）を演算器
ＡＤにより２倍して前記の溢れたキャリ・ビットを加算
し、其の結果を１０進補正手段により２進化１０進数と
して第２のレジスタＲ２に格納し、以下前記の操作を第
１のレジスタＲ１の全ピント数だけ繰り返す。
第１のレジスタＲ１の全ビット数だけ繰り、返した時点
で第２のレジスタＲ２に２進化１０進数を求めることが
出来る。
で第２のレジスタＲ２に２進化１０進数を求めることが
出来る。
尚シフト回路ＳＨはシフト命令に、演算器ＡＤではキャ
リ・ビットを含めた加算命令を実行することにより処理
ステップも極めて簡単となる。
リ・ビットを含めた加算命令を実行することにより処理
ステップも極めて簡単となる。
（「）１発明の効果
以上詳細に説明した様に本発明によれば、２進数を２進
化１０進数に従来技術に比べて高速に変換することが出
来ると云う大きい効果がある。
化１０進数に従来技術に比べて高速に変換することが出
来ると云う大きい効果がある。
図面は本発明の一実施例を示すブロック図で図中、第１
のレジスタＲ１は２進数を、第２のレジスタＲ２は２進
化１０進数を夫々格納するレジスタであり、Ｃは第１の
レジスタＲ１の１ビツトシフトした結果の繰り上がり１
ビツトを格納するキャリー・ビット・メモリー、ＳＨは
第１のレジスタＲ１の内容をシフトするシフト回路、Ａ
Ｄは第２のレジスタＲ２の内容を２倍しキャリー・ビッ
ト・メモリーＣの内容を加算する演算器、ＤＡＡは１０
進数補正部である。
のレジスタＲ１は２進数を、第２のレジスタＲ２は２進
化１０進数を夫々格納するレジスタであり、Ｃは第１の
レジスタＲ１の１ビツトシフトした結果の繰り上がり１
ビツトを格納するキャリー・ビット・メモリー、ＳＨは
第１のレジスタＲ１の内容をシフトするシフト回路、Ａ
Ｄは第２のレジスタＲ２の内容を２倍しキャリー・ビッ
ト・メモリーＣの内容を加算する演算器、ＤＡＡは１０
進数補正部である。
Claims (1)
- ２進−１０進変換すべき２進数が格納される第ルジスタ
、２進化１０進数が格納される第２レジスタ、第ルジス
タの内容を左ヘシフトする手段、２進加算手段、及び２
進化ＩＯ進数同志を２進演算した結果を２進化１０進数
に補正する１ｏ進補正手段を具備するプロセッサを有す
る装置に於いて、前記第ルジスタの内容を左に１ビット
シフトする毎に、前記第２レジスタの内容を２倍し、更
に前記第ルジスタの前記シフトによりあふれたビットを
前記第２レジスタに加算し、此の結果を前記１０進補正
手段によって２進化１０進数として前記第２レジスタに
格納する処理を前記第ルジスタの全ビット数分シフトさ
れる迄繰り返すこ“とを特徴とするコード変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58006460A JPS59139443A (ja) | 1983-01-18 | 1983-01-18 | コ−ド変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58006460A JPS59139443A (ja) | 1983-01-18 | 1983-01-18 | コ−ド変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59139443A true JPS59139443A (ja) | 1984-08-10 |
Family
ID=11639046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58006460A Pending JPS59139443A (ja) | 1983-01-18 | 1983-01-18 | コ−ド変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59139443A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62258522A (ja) * | 1986-04-11 | 1987-11-11 | Fujitsu Ten Ltd | 周波数デ−タ変換装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5378133A (en) * | 1976-12-22 | 1978-07-11 | Fujitsu Ltd | Processing method for binary data conversion |
-
1983
- 1983-01-18 JP JP58006460A patent/JPS59139443A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5378133A (en) * | 1976-12-22 | 1978-07-11 | Fujitsu Ltd | Processing method for binary data conversion |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62258522A (ja) * | 1986-04-11 | 1987-11-11 | Fujitsu Ten Ltd | 周波数デ−タ変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000000772A (ko) | 길쌈부호 생성기 및 이를 내장한 디지털 신호프로세서 | |
| JP2502836B2 (ja) | 除算回路の前処理装置 | |
| JPS59139443A (ja) | コ−ド変換方式 | |
| JPH01311623A (ja) | 加速演算回路 | |
| JPS623330A (ja) | 加算器 | |
| JP2590840B2 (ja) | ランレングス符号化装置 | |
| JP3206863B2 (ja) | コード変換方法及びコード変換器 | |
| JP3539077B2 (ja) | 並列演算方式による除算方法 | |
| JP3270665B2 (ja) | 符号化／復号化装置及び方法 | |
| JP3278488B2 (ja) | １０進演算装置 | |
| SU1481897A1 (ru) | Преобразователь двоичных чисел в двоично-дес тичные | |
| JP2606580B2 (ja) | 数値データ演算方法 | |
| JP2624738B2 (ja) | 丸め処理方式 | |
| JPH0527969A (ja) | 演算装置 | |
| SU894699A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
| JP2914813B2 (ja) | 誤り訂正復号装置 | |
| JPH04182731A (ja) | 演算方法及び演算装置 | |
| JPS63115229A (ja) | エレメントシフト方式 | |
| JPS6362034A (ja) | 演算装置 | |
| JPH0750596A (ja) | 符号化装置及び符号化方法 | |
| JPH0623979B2 (ja) | ベクトルプロセツサ | |
| JPS62171030A (ja) | 演算装置 | |
| JPH06311047A (ja) | 可変長符号の復号装置 | |
| JPH0242251B2 (ja) | ||
| JPH01157621A (ja) | ２進数から１０進数ｂｃｄコードへの変換装置 |