JPH0623979B2 - ベクトルプロセツサ - Google Patents
ベクトルプロセツサInfo
- Publication number
- JPH0623979B2 JPH0623979B2 JP59104547A JP10454784A JPH0623979B2 JP H0623979 B2 JPH0623979 B2 JP H0623979B2 JP 59104547 A JP59104547 A JP 59104547A JP 10454784 A JP10454784 A JP 10454784A JP H0623979 B2 JPH0623979 B2 JP H0623979B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- register
- elements
- processing
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、プログラム制御のデイジタル計算機特にベク
トル演算を高速に実行するのに適したデイジタル計算機
（以下これをベクトルプロセツサとよぶ）に関する。
トル演算を高速に実行するのに適したデイジタル計算機
（以下これをベクトルプロセツサとよぶ）に関する。
科学技術計算に頻繁に現われる大型行列計算などの高速
処理用にベクトルプロセツサが考案されている。
処理用にベクトルプロセツサが考案されている。
ベクトルプロセツサでは、次のFORTRAN文で示すような
処理を高速にベクトル処理することができる。
処理を高速にベクトル処理することができる。
ＤＯ １０ Ｉ＝１，Ｎ １０Ａ（Ｉ）＝Ｂ（Ｉ）＋Ｃ（Ｉ） すなわち、（Ｂ（Ｉ）、Ｉ＝１，Ｎ）をベクトルＢ、
（Ｃ（Ｉ）、Ｉ＝１，Ｎ）をベクトルＣとし、各ベクト
ルの要素（Ｂ（Ｉ），Ｃ（Ｉ）等）ごとに両者を加算
し、結果をベクトルＡとして格納する。このように、ベ
クトル要素間の演算を、ベクトルプロセツサはベクトル
処理手法を用いて高速に処理することができる。ベクト
ル処理手法では、ベクトル間の演算を、第１図に示す如
く、要素番号の対応する要素同志で行うのが基本であ
り、１個のベクトルの中のいくつかの要素の間で演算を
したり、あるいは２個のベクトル中の要素番号が対応し
ない要素の間で演算を行うことを考えていないのが普通
である。ベクトルプロセツサでは、ベクトル同志の演算
を、要素番号の対応する要素同志で行うことに着目し
て、演算をパイプラインで処理して高速化をはかつてい
る。
（Ｃ（Ｉ）、Ｉ＝１，Ｎ）をベクトルＣとし、各ベクト
ルの要素（Ｂ（Ｉ），Ｃ（Ｉ）等）ごとに両者を加算
し、結果をベクトルＡとして格納する。このように、ベ
クトル要素間の演算を、ベクトルプロセツサはベクトル
処理手法を用いて高速に処理することができる。ベクト
ル処理手法では、ベクトル間の演算を、第１図に示す如
く、要素番号の対応する要素同志で行うのが基本であ
り、１個のベクトルの中のいくつかの要素の間で演算を
したり、あるいは２個のベクトル中の要素番号が対応し
ない要素の間で演算を行うことを考えていないのが普通
である。ベクトルプロセツサでは、ベクトル同志の演算
を、要素番号の対応する要素同志で行うことに着目し
て、演算をパイプラインで処理して高速化をはかつてい
る。
しかし、第２図に示すように、１個のベクトルにおい
て、同じ値をもつ要素が連続する場合に、その最初の要
素に対応する位置に“１”が立ち、それ以外の位置は
“０”となるような制御ベクトルを生成する処理におい
ては、隣接する要素間で値の比較が必要となり、上述の
１個のベクトルの中のいくつかの要素間では演算しない
というベクトル処理手法の基本からはずれる。このた
め、第２図に示すような処理は、従来のベクトル処理す
ることはできず、汎用計算機で行うように、１要素ずつ
逐次的に処理することになるので、高速処理は望めな
い。
て、同じ値をもつ要素が連続する場合に、その最初の要
素に対応する位置に“１”が立ち、それ以外の位置は
“０”となるような制御ベクトルを生成する処理におい
ては、隣接する要素間で値の比較が必要となり、上述の
１個のベクトルの中のいくつかの要素間では演算しない
というベクトル処理手法の基本からはずれる。このた
め、第２図に示すような処理は、従来のベクトル処理す
ることはできず、汎用計算機で行うように、１要素ずつ
逐次的に処理することになるので、高速処理は望めな
い。
第２図に示すような処理は、例えば、画像処理などにお
いて、ベクトルの各要素に対応して記憶されている画素
データについて、ある形状の連続する長さや形状の変化
する場所を認識するなどの処理において必須となるもの
である。
いて、ベクトルの各要素に対応して記憶されている画素
データについて、ある形状の連続する長さや形状の変化
する場所を認識するなどの処理において必須となるもの
である。
本発明の目的とするところは、ベクトルプロセツサにお
いて、第２図に示すような処理をベクトル処理として実
現する方法を示すことである。
いて、第２図に示すような処理をベクトル処理として実
現する方法を示すことである。
第２図に示したような処理をベクトル処理で実現するに
は、基本的には第３図に示すような機能を実現すればよ
い。すなわち、対象とするベクトルＡをＮ個の要素
Ａ１，Ａ２，Ａ３，……，ＡＮから成るとしたとき、隣
接する要素を巡回的に比較し、以下の手順に従つて、Ｎ
個の要素Ｍ１，Ｍ２，Ｍ３，……，ＭＮから成るベクト
ルＭを生成すればよい。ここで、ベクトルＭの各要素Ｍ
１，Ｍ２，……ＭＮはそれぞれ１ビツト幅のデータであ
る。
は、基本的には第３図に示すような機能を実現すればよ
い。すなわち、対象とするベクトルＡをＮ個の要素
Ａ１，Ａ２，Ａ３，……，ＡＮから成るとしたとき、隣
接する要素を巡回的に比較し、以下の手順に従つて、Ｎ
個の要素Ｍ１，Ｍ２，Ｍ３，……，ＭＮから成るベクト
ルＭを生成すればよい。ここで、ベクトルＭの各要素Ｍ
１，Ｍ２，……ＭＮはそれぞれ１ビツト幅のデータであ
る。
手順１：Ｍ１を１とする。
手順２：ベクトルＡの隣接する２つの要素 Ａ１−１とＡ１とを比較し、等しいときにはＭ１＝０と
し、等しくないときにはＭ１＝１とする。
し、等しくないときにはＭ１＝１とする。
手順３：手順２の処理をｉを２からＮまで繰り返す。
本発明においては、以下手順１から手順３に示した処理
を高速にベクトル処理することを特徴とする。
を高速にベクトル処理することを特徴とする。
以下、実施例を用いて本発明の詳細を説明する。
第４図は本発明の一実施例を示した説明図である。
この実施例によるベクトルプロセッサは、従来周知のよ
うに、ベクトルデータを保持する複数のベクトルレジス
タと、これらのベクトルレジスタの内、命令で指定され
た一つまたは二つのベクトルレジスタに保持されたベク
トルデータに対して演算をパイプライン的に実行するパ
イプライン演算器を有する。さらに、複数のベクトルマ
スクレジスタを有し、それらは、ベクトルデータの各要
素に対して、その演算器による演算を実行するか否かを
指示する要素からなる制御ベクトルを保持するのに使用
される。
うに、ベクトルデータを保持する複数のベクトルレジス
タと、これらのベクトルレジスタの内、命令で指定され
た一つまたは二つのベクトルレジスタに保持されたベク
トルデータに対して演算をパイプライン的に実行するパ
イプライン演算器を有する。さらに、複数のベクトルマ
スクレジスタを有し、それらは、ベクトルデータの各要
素に対して、その演算器による演算を実行するか否かを
指示する要素からなる制御ベクトルを保持するのに使用
される。
以下の実施例では、説明の簡単化のために、上記演算器
とその演算器による演算をベクトルマスクレジスタによ
り制御する回路部分とその動作の説明を省略し、本発明
の特徴である、制御ベクトルの生成に関する部分のみを
説明する。
とその演算器による演算をベクトルマスクレジスタによ
り制御する回路部分とその動作の説明を省略し、本発明
の特徴である、制御ベクトルの生成に関する部分のみを
説明する。
第４図において、命令レジスタγ１は命令を格納してお
くものである。ベクトルレジスタγ２は複数個の要素か
ら成るベクトルデータを格納するメモリであり、第４図
の実施例では、このようなベクトルレジスタが複数個あ
り、それぞれに番号が付けられている。ベクトルマスク
レジスタγ３は、データ幅が１ビツトの複数個の要素か
ら成る制御ベクトルを格納するメモリであり、第４図の
実施例では、このようなベクトルマスクレジスタが複数
個あり、それぞれに番号が付けられている。セレクタＳ
１は、制御線ｌ１の指示に従つて、複数個あるベクトル
レジスタの中から１個を選択して、そこに格納されてい
るベクトルデータを次々と読み出して、データ線ｌ３に
送る回路である。分配器ｄ１は、制御線ｌ２の指示に従
つて、データ線ｌ５から送られてくる１ビツト幅のデー
タを、複数個あるベクトルマスクレジスタのいずれか１
個に格納する回路である。レジスタγ４，γ５は、それ
ぞれベクトルデータの１要素分を保持することができる
レジスタである。比較回路Ｃ１は、レジスタγ４とレジ
スタγ５の内容を比較し、両者が等しければ“０”、等
しくなければ“１”を出力し、レジスタγ６にセツトす
る回路である。データ線ｌ４は、レジスタγ５の出力を
レジスタγ４に送るものである。
くものである。ベクトルレジスタγ２は複数個の要素か
ら成るベクトルデータを格納するメモリであり、第４図
の実施例では、このようなベクトルレジスタが複数個あ
り、それぞれに番号が付けられている。ベクトルマスク
レジスタγ３は、データ幅が１ビツトの複数個の要素か
ら成る制御ベクトルを格納するメモリであり、第４図の
実施例では、このようなベクトルマスクレジスタが複数
個あり、それぞれに番号が付けられている。セレクタＳ
１は、制御線ｌ１の指示に従つて、複数個あるベクトル
レジスタの中から１個を選択して、そこに格納されてい
るベクトルデータを次々と読み出して、データ線ｌ３に
送る回路である。分配器ｄ１は、制御線ｌ２の指示に従
つて、データ線ｌ５から送られてくる１ビツト幅のデー
タを、複数個あるベクトルマスクレジスタのいずれか１
個に格納する回路である。レジスタγ４，γ５は、それ
ぞれベクトルデータの１要素分を保持することができる
レジスタである。比較回路Ｃ１は、レジスタγ４とレジ
スタγ５の内容を比較し、両者が等しければ“０”、等
しくなければ“１”を出力し、レジスタγ６にセツトす
る回路である。データ線ｌ４は、レジスタγ５の出力を
レジスタγ４に送るものである。
第４図において、命令レジスタγ１のＯＰフイールドは
命令コード、Ｒ１フイールドは読出し元ベクトルレジス
タ番号、Ｍフイールドは格納先ベクトルマスクレジスタ
番号を保持する。Ｒ１フイールドの出力は、制御線ｌ１
を介してセレクタＳ１に接続され、ベクトルレジスタγ
２の中のいずれのレジスタを読出しに指定するかを指定
する。Ｍフイールドは制御線ｌ２を介して分配器ｄ１に
接続され、ベクトルマスクレジスタγ３の中のいずれの
レジスタに格納するかを指定する。
命令コード、Ｒ１フイールドは読出し元ベクトルレジス
タ番号、Ｍフイールドは格納先ベクトルマスクレジスタ
番号を保持する。Ｒ１フイールドの出力は、制御線ｌ１
を介してセレクタＳ１に接続され、ベクトルレジスタγ
２の中のいずれのレジスタを読出しに指定するかを指定
する。Ｍフイールドは制御線ｌ２を介して分配器ｄ１に
接続され、ベクトルマスクレジスタγ３の中のいずれの
レジスタに格納するかを指定する。
命令レジスタγ１に第３図に示した機能を行う命令が格
納されると、ＯＰフイールドの内容が命令解読ユニツト
（本発明の本質にかかわらないので図示されていない）
に送られて、解読され、実行を開始する。そしてＲ１フ
イールドで指定されるベクトルレジスタγ２の中の１つ
のレジスタの内容がセレクタＳ１で選択されてデータ線
ｌ３にのせられる。データ線ｌ３には、ベクトルレジス
タγ２の中の選択されたレジスタ中の要素が、要素番号
が小さい順に次々と同期して読出されてくる。レジスタ
γ５に、セレクタＳ１を介し、データ線ｌ３にのせられ
た最初のベクトル要素がセツトされると、次のサイクル
において、レジスタγ６に“１”がセツトされ、レジス
タγ５の内容はデータ線ｌ４を介してレジスタγ４にセ
ツトされる。これと同時に、レジスタγ５には、データ
線ｌ３を介して送られたきた第２番目の要素がセツトさ
れる。次のサイクルでは、レジスタγ４とγ５の内容、
すなわち第１番目の要素と第２番目の要素とを比較回路
Ｃ１にて比較し、等しければ“０”、等しくなければ
“１”がレジスタγ６にセツトされる。これと同時に、
レジスタγ５の内容はデータ線ｌ４を介してレジスタγ
４にセツトされ、レジスタγ５には第３番目の要素がセ
ツトされる。また、前のサイクルでレジスタγ６にセツ
トされていた値は、データ線ｌ５にのせられ、分配器ｄ
１を介して、命令レジスタγ１のＭフイールドで指定さ
れるベクトルマスクレジスタの第１番目の要素に格納さ
れる。
納されると、ＯＰフイールドの内容が命令解読ユニツト
（本発明の本質にかかわらないので図示されていない）
に送られて、解読され、実行を開始する。そしてＲ１フ
イールドで指定されるベクトルレジスタγ２の中の１つ
のレジスタの内容がセレクタＳ１で選択されてデータ線
ｌ３にのせられる。データ線ｌ３には、ベクトルレジス
タγ２の中の選択されたレジスタ中の要素が、要素番号
が小さい順に次々と同期して読出されてくる。レジスタ
γ５に、セレクタＳ１を介し、データ線ｌ３にのせられ
た最初のベクトル要素がセツトされると、次のサイクル
において、レジスタγ６に“１”がセツトされ、レジス
タγ５の内容はデータ線ｌ４を介してレジスタγ４にセ
ツトされる。これと同時に、レジスタγ５には、データ
線ｌ３を介して送られたきた第２番目の要素がセツトさ
れる。次のサイクルでは、レジスタγ４とγ５の内容、
すなわち第１番目の要素と第２番目の要素とを比較回路
Ｃ１にて比較し、等しければ“０”、等しくなければ
“１”がレジスタγ６にセツトされる。これと同時に、
レジスタγ５の内容はデータ線ｌ４を介してレジスタγ
４にセツトされ、レジスタγ５には第３番目の要素がセ
ツトされる。また、前のサイクルでレジスタγ６にセツ
トされていた値は、データ線ｌ５にのせられ、分配器ｄ
１を介して、命令レジスタγ１のＭフイールドで指定さ
れるベクトルマスクレジスタの第１番目の要素に格納さ
れる。
次のサイクルでは、レジスタγ４とγ５に格納されてい
る内容、すなわち第２番目の要素と第３番目の要素とを
比較器Ｃ１で比較し、結果をレジスタγ６にセツトす
る。それと同時に、レジスタγ５の内容のデータ線ｌ４
を介してレジスタγ４にセツトされ、レジスタγ５には
第４番目の要素がセツトされ、また、前のサイクルでレ
ジスタγ６にセツトされていた第１番目の要素と第２番
目の要素との比較結果が、データ線ｌ５および分配器ｄ
１を介して、指定されたベクトルマスクレジスタの第２
番目の要素に格納される。
る内容、すなわち第２番目の要素と第３番目の要素とを
比較器Ｃ１で比較し、結果をレジスタγ６にセツトす
る。それと同時に、レジスタγ５の内容のデータ線ｌ４
を介してレジスタγ４にセツトされ、レジスタγ５には
第４番目の要素がセツトされ、また、前のサイクルでレ
ジスタγ６にセツトされていた第１番目の要素と第２番
目の要素との比較結果が、データ線ｌ５および分配器ｄ
１を介して、指定されたベクトルマスクレジスタの第２
番目の要素に格納される。
以下、この処理が繰り返され、ベクトルレジスタから最
後のベクトル要素（第Ｎ番目とする）が読出され、セレ
クタＳ１、データ線ｌ３を介してレジスタγ５にセツト
されたときには、レジスタγ４には、第（Ｎ−１）番目
の要素がセツトされ、レジスタγ６には、第（Ｎ−２）
番目の要素と第（Ｎ−１）番目の要素との比較結果がセ
ツトされる。また、ベクトルマスクレジスタの第（Ｎ−
２）番目の要素に、ベクトルレジスタの第（Ｎ−３）番
目の要素と第（Ｎ−２）番目の要素との比較結果が格納
される。
後のベクトル要素（第Ｎ番目とする）が読出され、セレ
クタＳ１、データ線ｌ３を介してレジスタγ５にセツト
されたときには、レジスタγ４には、第（Ｎ−１）番目
の要素がセツトされ、レジスタγ６には、第（Ｎ−２）
番目の要素と第（Ｎ−１）番目の要素との比較結果がセ
ツトされる。また、ベクトルマスクレジスタの第（Ｎ−
２）番目の要素に、ベクトルレジスタの第（Ｎ−３）番
目の要素と第（Ｎ−２）番目の要素との比較結果が格納
される。
次のサイクルでは、レジスタγ４とγ５の内容、すなわ
ち第（Ｎ−１）番目の要素と第Ｎ番目の要素とが比較回
路Ｃ１を用いて比較され、結果がレジスタγ６にセツト
される。これと同時に、前のサイクルでレジスタγ６に
セツトされていた第（Ｎ−２）番目の要素と第（Ｎ−
１）番目の要素との比較結果がベクトルマスクレジスタ
の第（Ｎ−１）番目の要素に格納されている。
ち第（Ｎ−１）番目の要素と第Ｎ番目の要素とが比較回
路Ｃ１を用いて比較され、結果がレジスタγ６にセツト
される。これと同時に、前のサイクルでレジスタγ６に
セツトされていた第（Ｎ−２）番目の要素と第（Ｎ−
１）番目の要素との比較結果がベクトルマスクレジスタ
の第（Ｎ−１）番目の要素に格納されている。
そして、次のサイクルにおいて、レジスタγ６にセツト
されていた、第（Ｎ−１）番目の要素と第Ｎ番目の要素
との比較結果が、データ線ｌ５および分配器ｄ１を介し
て選択されたベクトルマスクレジスタの第Ｎ番目の要素
に格納し、本命令の処理を終了する。
されていた、第（Ｎ−１）番目の要素と第Ｎ番目の要素
との比較結果が、データ線ｌ５および分配器ｄ１を介し
て選択されたベクトルマスクレジスタの第Ｎ番目の要素
に格納し、本命令の処理を終了する。
以上示した処理の結果、命令レジスタγ１のＭフイール
ドで指定されたベクトルマスクレジスタには、命令レジ
スタγ１のＲ１フイールドで指定されたベクトルレジス
タに対応して、ベクトルレジスタに同じ値をもつ要素が
連続する場合に、その最初に要素に対応するベクトルマ
スクレジスタの位置には“１”、それ以外のベクトルマ
スクレジスタの要素は“０”となり、第２図に示した処
理をベクトル処理にて実現している。
ドで指定されたベクトルマスクレジスタには、命令レジ
スタγ１のＲ１フイールドで指定されたベクトルレジス
タに対応して、ベクトルレジスタに同じ値をもつ要素が
連続する場合に、その最初に要素に対応するベクトルマ
スクレジスタの位置には“１”、それ以外のベクトルマ
スクレジスタの要素は“０”となり、第２図に示した処
理をベクトル処理にて実現している。
本発明によれば、ベクトルデータ中に同じ値をもつ要素
が連続して、１個のかたまりをなし、ベクトルデータ中
にそのようなかたまりが何個か存在するとき、そのかた
まりの最初の要素に対応する位置が“１”、それ以外の
位置が“０”となるような制御ベクトルを生成する処理
を、ベクトル処理にて高速に実行することができる。
が連続して、１個のかたまりをなし、ベクトルデータ中
にそのようなかたまりが何個か存在するとき、そのかた
まりの最初の要素に対応する位置が“１”、それ以外の
位置が“０”となるような制御ベクトルを生成する処理
を、ベクトル処理にて高速に実行することができる。
第１図は、一般的なベクトル処理の一例を説明する図、
第２図は、本発明で行う、従来ベクトル処理できなかつ
た処理の一例を示す図、第３図は、第２図の処理に必要
な演算を説明する図、第４図は、本発明の一実施例を示
す構成図である。 γ１…命令レジスタ、γ２…ベクトルレジスタ、γ３…
ベクトルマスクレジスタ、γ４〜γ６…レジスタ、Ｓ１
…セレクタ、ｄ１…分配器、Ｃ１…比較回路、ｌ１〜ｌ
２…制御線、ｌ３〜ｌ５…データ線。
第２図は、本発明で行う、従来ベクトル処理できなかつ
た処理の一例を示す図、第３図は、第２図の処理に必要
な演算を説明する図、第４図は、本発明の一実施例を示
す構成図である。 γ１…命令レジスタ、γ２…ベクトルレジスタ、γ３…
ベクトルマスクレジスタ、γ４〜γ６…レジスタ、Ｓ１
…セレクタ、ｄ１…分配器、Ｃ１…比較回路、ｌ１〜ｌ
２…制御線、ｌ３〜ｌ５…データ線。
Claims (1)
- 【請求項１】比較器と、 複数のベクトル要素を上記比較器に一方のオペランドと
して順次供給する第１の手段と、 それぞれの要素がその比較器に供給されるのに同期し
て、それぞれの要素より一つ前にその比較器に供給され
た先行するベクトル要素をその比較器に他方のオペラン
ドとして供給する第２の手段と、 上記比較器から順次出力される、入力されたそれぞれの
対のオペランドが等しいか否かを示す信号を、上記ベク
トルデータに対する比較結果を表わすベクトルの要素と
して記憶する手段とを有するベクトルプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59104547A JPH0623979B2 (ja) | 1984-05-25 | 1984-05-25 | ベクトルプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59104547A JPH0623979B2 (ja) | 1984-05-25 | 1984-05-25 | ベクトルプロセツサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60250475A JPS60250475A (ja) | 1985-12-11 |
| JPH0623979B2 true JPH0623979B2 (ja) | 1994-03-30 |
Family
ID=14383502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59104547A Expired - Lifetime JPH0623979B2 (ja) | 1984-05-25 | 1984-05-25 | ベクトルプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0623979B2 (ja) |
-
1984
- 1984-05-25 JP JP59104547A patent/JPH0623979B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60250475A (ja) | 1985-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4641275A (en) | Vector processor having pair process mode and single process mode | |
| US4658355A (en) | Pipeline arithmetic apparatus | |
| JPH07210369A (ja) | 並列加算および平均演算を行うための回路およびその方法 | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| US4085450A (en) | Performance invarient execution unit for non-communicative instructions | |
| EP0173040B1 (en) | Vector processing system | |
| JPS6141027B2 (ja) | ||
| JPH03286332A (ja) | デジタルデータ処理装置 | |
| EP0169030A2 (en) | Data processing circuit for calculating either a total sum or a total product of a series of data at a high speed | |
| JPS59114677A (ja) | ベクトル処理装置 | |
| JPH0623979B2 (ja) | ベクトルプロセツサ | |
| JPH0616287B2 (ja) | マスク付きベクトル演算処理装置 | |
| JPH0640337B2 (ja) | パイプライン演算装置 | |
| JP2885197B2 (ja) | 演算処理装置及び演算処理方法 | |
| JP2667810B2 (ja) | ベクトル処理装置 | |
| JP2989830B2 (ja) | ベクトル処理方法 | |
| JPH0222417B2 (ja) | ||
| JP2654062B2 (ja) | 情報処理装置 | |
| CN115809094A (zh) | 一种实现一条指令对多组并行处理的数据处理方法 | |
| JP2989829B2 (ja) | ベクトル処理方法 | |
| JPH11328148A (ja) | 並列プロセッサ | |
| JPH04184535A (ja) | 並列演算装置 | |
| JPH04330519A (ja) | 乗算回路 | |
| JP2003330914A (ja) | ベクトル演算処理装置、ベクトル演算方法およびベクトル演算プログラム | |
| JPH07120254B2 (ja) | シフタ |