JPS62258522A - 周波数デ−タ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、１６進表示された周波数データを１０進表示
の周波数データに変換する装置に関し、特に該変換処理
をするマイクロコンピュータの負担を軽減しようとする
ものである。

〔従来の技術〕

最近のＰＬＬシンセサイザ方式のラジオ受信機は、第５
図に示すようにマイクロコンピュータ１でＰＬＬ２のＮ
値（分周比）を管理するのが一般的である。このＮ値は
局部発１ｆｉＢ３の発振周波数をｒ　ｏ、ＰＬＬ内の基
準周波数をｆｒ　　とするとｆ　ａ　””Ｎ−ｆｒ の関係にある。そして、受信周波数ｆは中間周波数をｆ
ｌ　　とすると ｆ；ｆｏ　　ｆｌ の関係にあるので、ＡＭ帯（ｆ、＝９、ＫＨｚ、ｆ。

＝４５０ＫＨｚ）を例にすれば ｆ＝９−Ｎ−４５０（ＫＨｚ） となる。

４はアンテナ、５は周波数変換器、６は中間周波増幅器
、７は検波器、８は可聴周波増幅器、９はスピーカであ
る。また、１０はローパスフィルタ、１１はキーマトリ
クス、１２はディスプレイである。

マイクロコンピュータ１はキーマトリクス１１からのキ
ー人力があると、その指示に応じてＮ値を変更する。こ
の指示にはチャンネル措定や受信周波数指定があるが、
ここではその区別を問題としない。同時にＮ値に対応し
たｆ値をディスプレイ１２に与えて周波数表示をする。

この場合、マイクロコンピュータ１は先ずＮ値を決定し
、次いでそれを前式からｆ値に変換する。

ＰＬＬ２がマイクロコンピュータ１とは別チップである
場合、Ｎ値、ｆ値共に１０進（ＤＥＣ）表示すればＮ値
からｆ値への変換処理は簡単にできる。ところが、最近
のようにＰＬＬ２をマイクロコンピュータ１と同じチッ
プに収容する場合、ＰＬＬ２内の分周用カウンタを１段
でも減らそうという要求からＮ値を１６進（ＨＥ　Ｘ）
表示する傾向が強まる。この場合にはｆ値の１０進表示
のためにＮゎニーｆＨＥＸ　　＝　ｆＤＥＣという変換
過程が必要になる（以下では添字のＨＥＸをＨＳＤＥＣ
をＤと略す）。

〔発明が解決しようとする問題点〕

第６図は上述した変換方式の従来例で、ｆ−１００８Ｋ
　Ｈｚを例としている。図中、枠内がｆＨ−ｆＤ変換、
その上段の無枠部分がＮＨ＝ｆＨ変換である。前半のＮ
Ｈ＝ｆＨ変換は共に１６進であるから比較的簡単な処理
で済む。しかし、後半の〔Ｈ−ｆＤ変換は、■ｆＨを１
０００位の１６進（３Ｅ８＝　００１１１１１０１００
０）で除算し、■その余りを１００位の１６進（６４＝
　０１１００１００）で除算し、■更にその余りを１０
位の１６進（Ａ　＝　１０１０）で除算することで、各
位の商と１位の余りがそれぞれｆＤの１０進データとな
る除算方式である。

この除算方式は引算の繰返しであるから処理時間が長く
、しかもｆＨの値によって変動する。また使用するメモ
リ容量も多くなる。例えば、ＡＭ帯の周波数表示では１
１〜１５ｍｓの処理時間と１７１バイトのメモリが必要
である。

本発明は、ｒＨ−＋（、：、変換を改良することで上述
した問題点を解決しようとするものである。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図で、本例ではマイクロ
コンピュータ１とＰＬＬ２、それにディスプレイ用の７
セグメント変換器１３は、同じチップ２０内に形成され
ている。マイクロコンピュータ１内は各処理機能をブロ
ック化して示してあり、３１はＮ値のカウンタ（１６進
バツフア）、３２はＮＨ−ｆＨ変換部、３３は本発明の
ｒＨ−ｆＤ変換部、３４はｆＤの出力レジスタである。

〔作用〕

カウンタ３１はＰＬＬ２と変換部３２に１６進のＮ値（
ＮＨ）を与え、変換部３２はこれを１６進のｆ値（ｆＨ
）に変換する。次の変換部３３はこのｆＨを更に１０進
のｆ値（ｆＤ　）に変換するのであるが、この変換は第
２図の関係を着眼点としている。同図はＮ桁の２値デー
タを示しているが、各ビットの１０進数は、１つ下のビ
ットの１０進数を２倍し１０進補正したものである。

即ち、各ビットに対する１０進数は ｂｏ＝１ ｂ＋＝２＝１＋１＝ｂｏ＋ｂｏ＝２ｂ。

ｂ　２　＝　４　＝　２　＋　２　＝　ｂ　＋　＋　ｂ
　１＝　２　ｂ　＋ｂ３＝８＝４＋４＝ｂ２＋ｂ２＝２
ｂ２で求められる。よって、Ｎ桁の２ビツトデータの１
０進数は、各ビットをチェックしてビットが１なら各ビ
ットの１０進数を１０進補正しながら加算していけばよ
いことになる。１２進カウンタは各ビットを順次指すた
めのものである。

第３図は動作説明図である。この変換手順は、■ｆＨ（
１２ビツト）を下位ビットよりチェックする、■チェッ
クしたビットに相当する１０進数を計算する、■チェッ
クしたビットが“１゛であれば■で計算した値を１０進
補正しながらそれまでの値に加算する、■次のビットを
チェックし、以下同様の処理をする。

〔実施例〕 第４図は本発明の実施例のフローチャートで、（ａｌは
ｆＨ−ｆＤ変換、（ｂ）はＮＨ−ｆ　Ｈ−ｆ　Ｄ変換全
体である。図中の■〜◎は第３図のそれと対応する。（
ａｌの処理は１０進数等を入れるＲＡＭのクリアから開
始し、次に最下位ビフ）ｂａに対応する１０進数として
１をセットする。この段階ではｂａが０か１かはチェッ
クしていない。次いで、２進データ（ｆｕ）を右ヘシフ
トしてビットチェツクす名、無（０）であれば次のビッ
トの１０進数計算（前述の２倍法）を行うが、有（１）
であればそのビットに対応する１０進数をそれまで加算
してきた１０進数に加算し、１０進補正する。

これを１２進カウンタがオーバーフローするまで繰り返
す、（ｂ）の処理はこの１０進変換（ｆＨ−ｆＤ変換）
を含む全体の流れで、前半のＩ’ＪＨ−ｒＨ変換は従来
と同様である。

〔発明の効果〕

以上述べたように本発明によれば、少ないステップ数で
１６進表示の周波数データを１０進表示の周波数データ
に変換することができ、処理時間が短縮されると共に使
用するメモリ容量が節減できる。例えば前記の例であれ
ばメモリ容量は３６バイトに節減でき、また処理時間は
７．８　ｍ　ｓに短縮される。しかも、この処理時間は
周波数によらずほぼ一定している。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図はＮ桁の２値
データの説明図、第３図は本発明の動作説明図、第４図
は本発明の実施例のフローチャート、第５図はＰＬＬシ
ンセサイザ方式のラジオ受信機のブロック図、第６図は
従来の周波数データ変換方式の説明図である。 図中、１はマイクロコンピュータ、１２はディスプレイ
、３３は周波数データ変換部である。 出　願　人　　富士通テン株式会社 代理人弁理士　　青　　柳　　　稔 ｏｎｌｔの計算力法 本発明の動作跣明図

Claims (1)

【特許請求の範囲】
1. １６進表示された周波数データの各ビットを最下位から
   順にチェックすると共に、最下位ビットの１０進数を１
   として、各ビットの１０進数を、１つ下位のビットの１
   ０進数を２倍にする演算で求め、さらにビットチェック
   の結果が１のビットに対応する１０進数だけを１０進補
   正しながら順次加算して１０進表示された周波数データ
   に変換することを特徴とする周波数データ変換装置。