JPH01189172A

JPH01189172A - 半導体装置

Info

Publication number: JPH01189172A
Application number: JP1401288A
Authority: JP
Inventors: Jiyunkou Takagi; 悛公高木; Kohei Suzuki; 康平鈴木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1988-01-25
Filing date: 1988-01-25
Publication date: 1989-07-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は超ＬＳＩ用の高信頼性・微細ゲート長ＭＯ８）
ランジスタの製造方法に関するものである。

〈従来の技術〉ＭＯＳ）ランジスタを微細化していき、チャンネル長が
〜１．５μｍ程度以下になると、ホットキャリヤがゲー
ト絶縁膜に注入されることによる利得減少やゲート閾値
電圧変動が起こってくる他、ソース・ドレイン間耐圧が
低下する等のいわゆる短チャンネル効果により、トラン
ジスタ特性が劣化することが知られている。この対策と
して、第３図に示すようにドレイン領域２に対して更に
低不純物濃度のドレイン領域３を新たに形成することに
よってドレイン接合近傍の電界集中を緩和し、もって、
ホットキャリヤの発生量を抑制して短チャンネル効果を
防止し、信頼性を改善するＬＤＤトランジスタ構造が用
いられている。

〈発明が解決しようとする問題点〉しかし超ＬＳＩ高密度・大容量化のスピードは極めて速
く、ＭＯＳトランジスタのゲート長は今やサブミクロン
時代を迎え、例えば１６メガビツ）ＤＲＡＭでは０．５
〜０．６ミクロンという極微細ゲート長トランジスタが
要求されている。ここで用いられるゲート絶縁膜厚は１
２０八程度と極めて薄く、前記のＬＤＤ構造をもってし
てもホットキャリヤによる信頼性低下の問題が深刻とな
り、新たな改善方法が要求されている。

本発明は、ＭＯＳトランジスタゲート長のサブミクロン
微細化に伴ってますます重要な問題となってきたホット
キャリヤによるゲート絶縁膜劣化を抑制することを目的
としたりセスゲートＭＯＳトランジスタに関する新規な
半導体装置を提供する。

〈問題点を解決するだめの手段〉本発明は、ゲート下のチャネル領域をソース・（１００
）でリセス側面の結晶面方位が（１００）以外の結晶面
を有し、リセス表面に被着した酸化膜が底面より側面で
厚くなった半導体装置である。

く作　用〉本発明の半導体構造とすることにより ■）チャンネルを従来の平坦構造から、凹みを形セス段
差厚を加えた実効チャンネル長を拡大できるのでソース
・ドレイン間耐圧を増大することができる。

２）リセス側壁結晶面方位を、リセス下部平坦部結晶面
方位と異なる面指数とすることによって、リセス部を熱
酸化して形成するゲート絶縁膜厚をリセス側壁部で底面
平坦部より厚くすることができる。この構造によってホ
ットキャリヤ注入によるゲート絶縁膜劣化が最も問題と
なるドレイン近傍部のゲート絶縁膜のみを選択的に厚く
することができるので、ゲート絶縁膜の薄膜化につれて
急速に進行してきたホットキャリヤ劣化の問題を改善で
きる。

〈実施例〉第１図は本発明を用いたりセスゲートＭＯＳトランジス
タの構造断面図である。図に於てｐ型基板１１にはソー
ス、ドレインとなるｎ拡散領域１２が形成され、チャネ
ル部はソース、ドレイン領域の表面より凹ませて形成さ
れ、凹部表面を被うゲート酸化膜１４ａ、１４ｂを介し
てゲート電極１５が形成されている。ここで上記リセス
部の底面は（１００）面をなし、側面は例えば（１１０
）面に形成され、このような結晶面方位をもつ基板面を
酸化して形成したゲート酸化膜の膜厚は底面のゲート酸
化膜１４ａ（側面のゲート酸化膜１４ｂとすることがで
きる。

製造工程の一実施例は以下の通りである。

（１００）ｐ型シリコンから成る半導体基板１１に素子
分離領域を形成した後、トランジスタチャネル領域（リ
セス部）をパターニングした後、（１１，０）面と（１
００）面とを顕在化させるべく、化学反応性の強いＲＩ
Ｅ法（例えば、５ｉＣ１，−Ｎ２系）によるテーパーエ
ツチングや面方位選択性の強い溶液（例えば、（１１１
）面周にはＫＯＨ系）を用いてリセス部溝エツチングを
行う。本実施例では第１図の素子断面図にみられるよう
にリセス側壁部は（１１０）面、リセス底面部は（１０
０）面にそれぞれ加工されている。次にリセス部をプラ
ズマ及び湿式洗浄した後、熱酸化法によって基板表面部
にゲート絶縁膜を形成する。

第２図は、シリコンの熱酸化法に於ける、酸化条件と酸
化膜厚の結晶面方位依存性を示したものである０（１０
０）面上の酸化速度は他の指数面上での酸、イヒ速度よ
り小さく、又酸化膜厚が今回問題としている数１００Ａ
以下の薄い領域では酸化が反応律則で進行することによ
り、酸化膜厚はＴｏｘ（１００）＜Ｔｏｘ（Ｉ　ＩＱ　
）となる。尚シリコンでは一般に主要面上の酸化膜厚は
Ｔｏｘ（１００）　＜Ｔｏｘ（１１０）＜Ｔｏｘ（１１
１）の関係が知られている。

しかも、この傾向は酸化温度が低い程、又酸素分圧が大
きい程顕著である。第２図に示す実験結果では、９００
℃、５％０２酸化の条件を用いることにより、例えば）
１００）面上に１２ＯＡの酸化膜を形成した場合（１１
０）面には約１．４５倍の１７ＯＡの酸化膜を形成する
ことができる。

上記の如き酸化膜厚の結晶面方位依存性を利用して、本
実施例では９００℃、５％０２酸化法を採用して、チャ
ンネル底面（１００面）に１２ＯＡのゲート酸化膜１４
ａを形成すると、リセス側壁部（１１０面）には前記底
面部より約１．４５倍厚い１７０Ａのゲート酸化膜１４
ｂが形成される。次にゲート電極としてポリシリコンを
堆積し、ｎ　ドーピング後、ＲＩＸ法テ、０．６ミクロ
ン長のゲート加工を行い、このポリシリコンゲート１５
をイオン注入用マスクとしてソース・ドレイン用不純物
を注入し、然る後、活性化アニールを行ってソース・ド
レイン拡散領域１２を形成してリセスゲート型ＭＯＳト
ランジスタが実現する。

上記リセスゲートＭＯＳトランジスタでは、電界集中が
最大となるドレイン端１６近傍のゲート酸化膜厚だけを
選択的に厚くすることができるので、ホットキャリヤ注
入による酸化膜劣化を抑制して、通常の１２ＯＡゲート
酸化膜を有する平坦構造ＭＯＳトランジスタと比較して
１桁高い寿命特性を得ることができた他、リセス構造に
基づく実効的チャンネル長の増加により、同一ゲート長
をもつ従来型ＭＯＳトランジスタに比べて３０〜５０％
大きいソース・ドレイン間耐圧を得ることができた。

実施例では、リセス側面部の面方位が（１１０）面の場
合について述べたが、（１１１）面。

（２１０）面等のように（１００）等側面と異なる任意
の結晶方位面を用いることができ、各面方位に最適の酸
化条件を選定することによって、同様の効果を得ること
ができる。

く効　果〉以上本発明によれば容易にゲート酸化膜の膜厚制御を部
分的に行うことができ、ＭＯＳトランジスタを微細化し
た場合の障害となっているホットキャリヤの注入等を抑
制することができ、高密度半導体装置に対しても長寿命
、信頼性の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明による一実施例の半導体基板断面図、第
２図は同実施例の酸化膜の成長比を説明する図、第３図
は従来のＬＤＤ構造の基板断面図である。１１＝・（１００）ｐ型Ｓｔ基板、１２−・・ｎ＋ソー
ス・ドレイン拡散層、１４ａ・・・リセスチャンネル（
１００）底面上のゲート酸化膜、１４ｂ・・・リセスチ
ャンネル（１１０）側面上のゲート酸化膜、１５・・・
ポリシリコンゲート、１６・・・ドレイン端電界集中部
代理人　弁理士　杉　山　毅　至（他１名）第１図第　３　図

Claims

【特許請求の範囲】１）ゲート下のチャンネル領域をソース・ドレイン領域
面から凹ませたリセスゲートＭＯＳトランジスタに於い
て、リセス底面の結晶面方位が｛１００｝でリセス側面の結
晶面方位が｛１００｝以外の結晶面を有し、リセス表面に被着した酸化膜が底面より側面を厚くした
ことを特徴とする半導体装置。