JPH01186615A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01186615A JPH01186615A JP63004883A JP488388A JPH01186615A JP H01186615 A JPH01186615 A JP H01186615A JP 63004883 A JP63004883 A JP 63004883A JP 488388 A JP488388 A JP 488388A JP H01186615 A JPH01186615 A JP H01186615A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- conductive layer
- layer
- semiconductor substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 150000001875 compounds Chemical class 0.000 claims abstract description 19
- 238000001179 sorption measurement Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000000354 decomposition reaction Methods 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052787 antimony Inorganic materials 0.000 claims 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 37
- 238000009792 diffusion process Methods 0.000 abstract description 22
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract 2
- 239000003990 capacitor Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 102100030551 Protein MEMO1 Human genes 0.000 description 1
- 101710176845 Protein MEMO1 Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、半導体基板表面に不純物導電層を形成する半
導体装置の製造方法に関する。
導体装置の製造方法に関する。
(従来の技術)
近年、ダイナミックRAM (DRAM)等の半導体集
積回路は、構成素子の微細化による高集積化が著しい。
積回路は、構成素子の微細化による高集積化が著しい。
特に1トランジスタ/1キヤパシタ構成のメモリセルを
用いたDRAMにおいては、メモリセルの縮少が重要で
ある。メモリセル縮少の際に問題となるのが、十分な読
み出しマージンのあるSZN比の確保およびソフトエラ
ーの耐性の点からセルキャパシタの蓄積電荷を減少させ
ることが困狸なことである。従来通りのキャパシタ絶縁
膜の薄膜化により蓄積電荷を維持する方法は、現在その
絶縁膜が、電界強度および信頼性の面から薄膜化限界に
近付くため、その適応が困難である。これに代ねって、
第4図に示すような、キャパシタ領域のシリコン基板4
−1の表面に溝4−5を掘り、この溝側壁部4−6を利
用して実効的なキャパシタ面積を稼ぐ構造(トレンチキ
ャパシタセル)が、蓄積電荷量を維持する方法として有
望視されている。
用いたDRAMにおいては、メモリセルの縮少が重要で
ある。メモリセル縮少の際に問題となるのが、十分な読
み出しマージンのあるSZN比の確保およびソフトエラ
ーの耐性の点からセルキャパシタの蓄積電荷を減少させ
ることが困狸なことである。従来通りのキャパシタ絶縁
膜の薄膜化により蓄積電荷を維持する方法は、現在その
絶縁膜が、電界強度および信頼性の面から薄膜化限界に
近付くため、その適応が困難である。これに代ねって、
第4図に示すような、キャパシタ領域のシリコン基板4
−1の表面に溝4−5を掘り、この溝側壁部4−6を利
用して実効的なキャパシタ面積を稼ぐ構造(トレンチキ
ャパシタセル)が、蓄積電荷量を維持する方法として有
望視されている。
尚、このキャパシタはシリコン基板4−1. キャパ
シタ酸化膜4−2、多結晶シリコン層4−3および不純
物拡散層4−4で構成されている。
シタ酸化膜4−2、多結晶シリコン層4−3および不純
物拡散層4−4で構成されている。
トレンチキャパシタセルには、種々の構造のものが考え
られているが、第4図(a) 、 (b)に示すような
、溝ま内部に高濃度の不純物拡散層4−4を形成した構
造は、基板4−1側に空乏層が伸びず、1/2vcc動
作をさせることも可能で、キャパシタ絶縁膜に対する負
担も軽減される。この場合、狭く、深い溝内部の垂直な
側面に、不純物を制御性良く、均一なドーピングする方
法が重要になる。
られているが、第4図(a) 、 (b)に示すような
、溝ま内部に高濃度の不純物拡散層4−4を形成した構
造は、基板4−1側に空乏層が伸びず、1/2vcc動
作をさせることも可能で、キャパシタ絶縁膜に対する負
担も軽減される。この場合、狭く、深い溝内部の垂直な
側面に、不純物を制御性良く、均一なドーピングする方
法が重要になる。
従来、集積回路プロセスでは、拡散層形成には。
イオン注入法がその特徴である制御性の良さから広く使
用されている。しかし、イオン注入法をトレンチ構造へ
応用する場合、第4図(e)に示すように、不純物イオ
ン注入方向が一定のため、溝の垂直な側壁で注入イオン
に対して影となる部分4−7ができ、不純物の注入され
ない領域が生じる。
用されている。しかし、イオン注入法をトレンチ構造へ
応用する場合、第4図(e)に示すように、不純物イオ
ン注入方向が一定のため、溝の垂直な側壁で注入イオン
に対して影となる部分4−7ができ、不純物の注入され
ない領域が生じる。
影に゛なる領域をなくす手段として、注入傾斜角を変化
させたり、シリコン基板を回転させる方法が考えられる
。しかし、いずれの方法も、今後の高集積化から予想さ
れる開口部の狭く、より深い溝への応用は不可能である
。
させたり、シリコン基板を回転させる方法が考えられる
。しかし、いずれの方法も、今後の高集積化から予想さ
れる開口部の狭く、より深い溝への応用は不可能である
。
イオン注入法に代わるトレンチキャパシタの不純物拡散
層の形成法としては、第4図(d)に示すように、同相
からの拡散を利用した方法が考えられる。拡散源として
、不純物を添加した多結晶シリコンil’J4−3やシ
リコン酸化膜を溝内部に形成した後、熱拡散によって、
シリコン基板の表面へ不純物を導入する方法である。こ
の場合拡散源の形成方法が問題であり、適切な不純物濃
度の均質な膜が、溝4−5の内壁に均一に形成されるこ
とが必要となる。しかし、溝開口部が狭く、深さが深く
なる程、均一な拡散源の形成は困難となる。
層の形成法としては、第4図(d)に示すように、同相
からの拡散を利用した方法が考えられる。拡散源として
、不純物を添加した多結晶シリコンil’J4−3やシ
リコン酸化膜を溝内部に形成した後、熱拡散によって、
シリコン基板の表面へ不純物を導入する方法である。こ
の場合拡散源の形成方法が問題であり、適切な不純物濃
度の均質な膜が、溝4−5の内壁に均一に形成されるこ
とが必要となる。しかし、溝開口部が狭く、深さが深く
なる程、均一な拡散源の形成は困難となる。
例えば、化学気相成長(CV D)法で形成する場合、
被覆性が溝の底部に近づく程悪くなり、薄膜化する。こ
の薄膜化は不純物の拡散量の不足を招き、溝4−5の上
部と底部とで、不純物拡散層4−4の濃度が均一になら
なくなる。また、不純物を含む溶液を塗布・乾燥させて
、拡散源とする方法では、溝内部の気泡が抜けきらなく
なるおそれがあり、1チップ百方個以上の数の溝の内部
に漏れなく溶液を導入することは、溝の開口幅が狭く、
深さが深くなるにしたがって、困難になると考えられる
。また、同相拡散法では、いずれの場合も、拡散した後
、拡散源を除去する必要がり、プロセス的に複雑なもの
にならざるを得ない、。
被覆性が溝の底部に近づく程悪くなり、薄膜化する。こ
の薄膜化は不純物の拡散量の不足を招き、溝4−5の上
部と底部とで、不純物拡散層4−4の濃度が均一になら
なくなる。また、不純物を含む溶液を塗布・乾燥させて
、拡散源とする方法では、溝内部の気泡が抜けきらなく
なるおそれがあり、1チップ百方個以上の数の溝の内部
に漏れなく溶液を導入することは、溝の開口幅が狭く、
深さが深くなるにしたがって、困難になると考えられる
。また、同相拡散法では、いずれの場合も、拡散した後
、拡散源を除去する必要がり、プロセス的に複雑なもの
にならざるを得ない、。
すなわち従来の不純物導入方法では、上記の点からDR
AMのキャパシタセルに限らず、シリコン表面に形成し
た開口部の幅が狭く、・深さが深い溝の内壁等に不純物
を制御性良く導入することは、困難である。
AMのキャパシタセルに限らず、シリコン表面に形成し
た開口部の幅が狭く、・深さが深い溝の内壁等に不純物
を制御性良く導入することは、困難である。
このため気相状態の不純物元素あるいは不純物元素を含
む化合物から熱分解反応等で、不純物元素あるいは不純
物元素を含む化合物を基板表面と吸着させて、これを拡
散源とする方法が考えられる。しかしながら、この方法
では、溝内部の不純物拡散層の濃度均一性は良いが、基
板表面に形成される自然酸化膜が不純物元素あるいは不
純物元素を含む化合物の吸着を阻害するので、基板中に
拡散する不純物の量は少ない。
む化合物から熱分解反応等で、不純物元素あるいは不純
物元素を含む化合物を基板表面と吸着させて、これを拡
散源とする方法が考えられる。しかしながら、この方法
では、溝内部の不純物拡散層の濃度均一性は良いが、基
板表面に形成される自然酸化膜が不純物元素あるいは不
純物元素を含む化合物の吸着を阻害するので、基板中に
拡散する不純物の量は少ない。
(発明が解決しようとする課題)
本発明は、上記の点に鑑みなされたもので、その目的と
するところは、前記の気相状態の不純物元素あるいは不
純物元素を含む化合物を用いて拡散を行なう手法におい
て、十分な量の不純物が基板中に拡散する方法を提供す
ることにある。
するところは、前記の気相状態の不純物元素あるいは不
純物元素を含む化合物を用いて拡散を行なう手法におい
て、十分な量の不純物が基板中に拡散する方法を提供す
ることにある。
(課題を解決するための手段)
本発明の骨子は半導体基板表面にpあるいはn型導電層
を形成するために、必要な元素あるいは該元素を含む化
合物を吸着させる前段階として、一旦該半導体基板表面
に基板と同種の半導体原子を少なくとも一原子層以上形
成させ、吸着に対して活性な表面とすることにより、導
電層形成元素あるいは該元素を含む化合物の吸着効率を
高めることにある。
を形成するために、必要な元素あるいは該元素を含む化
合物を吸着させる前段階として、一旦該半導体基板表面
に基板と同種の半導体原子を少なくとも一原子層以上形
成させ、吸着に対して活性な表面とすることにより、導
電層形成元素あるいは該元素を含む化合物の吸着効率を
高めることにある。
(作用)
通常の半導体基板表面には、空気中の酸素との反応によ
り自然酸化膜が形成されている。この自然酸化膜は、導
電層形成元素あるいは該元素を含む化合物の吸着を阻害
する。空気中でのこの膜の形成は迅速であり、その除去
は困難である。そこで、一旦該半導体基板表面に基板と
同種の半導体原子を少なくとも一原子層以上形成させ、
自然酸化膜の無い半導体層表面を作成し、次いで導電層
形成元素あるいは該元素を含む化合物の吸着を行うこと
により、それらの吸着効率を増大させる。
り自然酸化膜が形成されている。この自然酸化膜は、導
電層形成元素あるいは該元素を含む化合物の吸着を阻害
する。空気中でのこの膜の形成は迅速であり、その除去
は困難である。そこで、一旦該半導体基板表面に基板と
同種の半導体原子を少なくとも一原子層以上形成させ、
自然酸化膜の無い半導体層表面を作成し、次いで導電層
形成元素あるいは該元素を含む化合物の吸着を行うこと
により、それらの吸着効率を増大させる。
(実施例)
以下の本発明の詳細を図示の実施例によって説明する。
導電層を形成する半導体試料としてシリコンを。
導電層を形成させるために吸着させる物質としてPll
、を用いた。まず酸系水溶液により洗浄を行なった比抵
抗9〜11Ω・1のp型(10(4)面シリコン基板1
−1に、温度780℃、圧力I Torr、 100%
SiH。
、を用いた。まず酸系水溶液により洗浄を行なった比抵
抗9〜11Ω・1のp型(10(4)面シリコン基板1
−1に、温度780℃、圧力I Torr、 100%
SiH。
で厚さ約50人の多結晶シリコン層1−3を堆積する(
第1図(a))。尚、シリコン基板1−1の表面には自
然酸化膜1−2ができている0次いで、濃度1%のPH
3を15分間導入し、リン(P) 1−4を堆積した(
第1図(b))、この後窒素希釈による10%酸素雰囲
気。
第1図(a))。尚、シリコン基板1−1の表面には自
然酸化膜1−2ができている0次いで、濃度1%のPH
3を15分間導入し、リン(P) 1−4を堆積した(
第1図(b))、この後窒素希釈による10%酸素雰囲
気。
温度1000℃で1時間の熱処理を行なうことにより、
リンによるn型導電層1−5の形成を行なった(第1図
(C))。尚、n型導電層1−5の上には酸化膜1−6
が形成される。導電層中のリンの量をシート抵抗測定に
より評価すると、リンを吸着する前に多結晶シリコン層
堆積を行なっていない従来例でのシート抵抗値は1にΩ
/口であるのに対して、本実施例のリンを吸着する前に
多結晶シリコン層堆積を行なった場合では500Ω/口
と半減し、リンの吸着効率の向上がうかがえる。
リンによるn型導電層1−5の形成を行なった(第1図
(C))。尚、n型導電層1−5の上には酸化膜1−6
が形成される。導電層中のリンの量をシート抵抗測定に
より評価すると、リンを吸着する前に多結晶シリコン層
堆積を行なっていない従来例でのシート抵抗値は1にΩ
/口であるのに対して、本実施例のリンを吸着する前に
多結晶シリコン層堆積を行なった場合では500Ω/口
と半減し、リンの吸着効率の向上がうかがえる。
さらに、上記の多結晶シリコン層堆積とPH,導入とい
う工程を、第3図に示すように、くり返し行なうと、第
3図に示した通りに、工程のくり返し回数の増加ととも
にシート抵抗値は減少し、多結晶シリコン層堆積とPH
,導入をくり返すことで、吸着するリンの量がさらに増
大することが判明した。すなわち、シリコン基板2−1
の自然酸化膜2−2の表面に、多結晶シリコン層2−3
とリン吸着層2−4が交互に堆積されている。
う工程を、第3図に示すように、くり返し行なうと、第
3図に示した通りに、工程のくり返し回数の増加ととも
にシート抵抗値は減少し、多結晶シリコン層堆積とPH
,導入をくり返すことで、吸着するリンの量がさらに増
大することが判明した。すなわち、シリコン基板2−1
の自然酸化膜2−2の表面に、多結晶シリコン層2−3
とリン吸着層2−4が交互に堆積されている。
上記実施例による方法を用いて、第4図(a) 、 (
b)にその平面及び断面を示す様なシリコン基板の溝内
部および主表面に拡散層を形成した場合のMOSキャパ
シタのC−V (容量−電圧)特性を第4図(c)に示
す。第4図(c)において、従来例と上記実施例によっ
て形成されたキャパシタのC−■特性を比較する。従来
例では、第4図(d) 、 (e) に断面を示す様
に半導体基体の溝部に不純物の導入されない領域がある
ため、その部分で基体が空乏化して、容量が減少する。
b)にその平面及び断面を示す様なシリコン基板の溝内
部および主表面に拡散層を形成した場合のMOSキャパ
シタのC−V (容量−電圧)特性を第4図(c)に示
す。第4図(c)において、従来例と上記実施例によっ
て形成されたキャパシタのC−■特性を比較する。従来
例では、第4図(d) 、 (e) に断面を示す様
に半導体基体の溝部に不純物の導入されない領域がある
ため、その部分で基体が空乏化して、容量が減少する。
しかし、本実施例は、均一に不純物が拡散されるため、
容量を保つことができる。
容量を保つことができる。
本実施例では、MOSキャパシタの場合を説明したが、
その他の表面に開口の狭く且つ深い溝等の形状を有する
半導体基体への不純物導入工程においても発明を用いる
ことにより、均一で制御性の良い不純物拡散層を平坦部
は言うにおよばず溝内部にも形成することができる。
その他の表面に開口の狭く且つ深い溝等の形状を有する
半導体基体への不純物導入工程においても発明を用いる
ことにより、均一で制御性の良い不純物拡散層を平坦部
は言うにおよばず溝内部にも形成することができる。
本発明によれば、凹形状の溝を有するシリコン基板の表
面に、高集積化に適応した均一で制御性の良い所定の導
電型を与える不純物層を形成することができる。したが
って、例えば、素子領域の微細化と共に表面に形成され
る溝のアスペクト比が増々大きくなるのに対応して、そ
の微細な深い溝の内部への不純物拡散が可能となり、素
子の高集積化及び高速化に有効である。
面に、高集積化に適応した均一で制御性の良い所定の導
電型を与える不純物層を形成することができる。したが
って、例えば、素子領域の微細化と共に表面に形成され
る溝のアスペクト比が増々大きくなるのに対応して、そ
の微細な深い溝の内部への不純物拡散が可能となり、素
子の高集積化及び高速化に有効である。
第1図は本発明による不純物導入方法の手順を示した工
程図、第2図は本発明の工程をくり返し行なった場合の
試料の断面を示す工程図、第3図は本発明の工程のくり
返し回数とシート抵抗の関係を示した曲線図、第4図は
本発明の実施例の効果をMOSキャパシタのC−■特性
によって従来例と比較して評価した結果を示す図である
。 1−1.2−1.4−1・・・シリコン基板、1−2.
2−2・・・自然酸化膜。 1−3.2−3.4−3・・・多結晶シリコン層、1−
4 、2−4・・・リン吸着層、 1−5・・・n型
導電層。 1−6・・・酸化膜、4−2・・・キャパシタ酸化膜、
4−4・・・不純物拡散層、4−5・・・溝、4−6・
・・溝側壁部。 4−7・・・影。 代理人 弁理士 則 近 憲 佑 同 松山光之 ′0 や τ 工法1くす記えし1可数 〔)j1 第 3 図 (α) リンrJ灸着 (CJ 第 浄a6晶う/リコAガL均【 <b> 、り昂晶シリコン層鱒 2図 第4図 +−7 第4図
程図、第2図は本発明の工程をくり返し行なった場合の
試料の断面を示す工程図、第3図は本発明の工程のくり
返し回数とシート抵抗の関係を示した曲線図、第4図は
本発明の実施例の効果をMOSキャパシタのC−■特性
によって従来例と比較して評価した結果を示す図である
。 1−1.2−1.4−1・・・シリコン基板、1−2.
2−2・・・自然酸化膜。 1−3.2−3.4−3・・・多結晶シリコン層、1−
4 、2−4・・・リン吸着層、 1−5・・・n型
導電層。 1−6・・・酸化膜、4−2・・・キャパシタ酸化膜、
4−4・・・不純物拡散層、4−5・・・溝、4−6・
・・溝側壁部。 4−7・・・影。 代理人 弁理士 則 近 憲 佑 同 松山光之 ′0 や τ 工法1くす記えし1可数 〔)j1 第 3 図 (α) リンrJ灸着 (CJ 第 浄a6晶う/リコAガL均【 <b> 、り昂晶シリコン層鱒 2図 第4図 +−7 第4図
Claims (5)
- (1)半導体基板表面にpあるいはn型導電層を形成す
る工程において、一旦該半導体基板表面に該半導体基板
と同種の半導体原子を少なくとも一原子層以上形成した
後、該半導体層上に、pあるいはn型導電層を形成する
のに必要な元素あるいは該元素を含む化合物を吸着せし
め、次いで該半導体基板を800℃以上の高温にするこ
とにより、該半導体基板表面に吸着した該元素あるいは
該元素を含む化合物から該元素を該半導体基板中に拡散
させて、pあるいはn型導電層を形成することを特徴と
する半導体装置の製造方法。 - (2)半導体基板表面に原子層を少なくとも一原子層以
上形成する方法として、該半導体元素を含む化合物ガス
の熱、光反応、ECRまたはマグネトロンを用いたプラ
ズマ反応等の分解反応による該半導体基板表面への該半
導体原子の吸着あるいは堆積により行うことを特徴とす
る請求項1記載の半導体装置の製造方法。 - (3)半導体層に、pあるいはn型導電層を形成するの
に必要な元素あるいは該元素を含む化合物を吸着する工
程の方法として、該元素を含む化合物ガスの熱、光反応
、ECRまたはマグネトロンを用いたプラズマ反応等の
分解反応による該半導体層上への該元素の吸着により行
うことを特徴とする請求項1記載の半導体装置の製造方
法。 - (4)半導体としてシリコン、p型導電層を形成するた
めに該半導体基板表面に吸着せしめる物質として、ホウ
素あるいはガリウム等の元素あるいは該元素を含む化合
物、n型導電層を形成するために該半導体基板表面に吸
着せしめる物質として、ヒ素、リンあるいはアンチモン
等の元素あるいは該元素を含む化合物とすることを特徴
とする請求項1記載の半導体装置の製造方法。 - (5)半導体基板表面に該半導体基板と同種の半導体原
子を少なくとも一原子層以上形成した後、該半導体層に
、pあるいはn型導電層を形成するのに必要な元素ある
いは該元素を含む化合物を吸着せしめるという工程を二
度以上繰り返すことを特徴とする請求項1記載の半導体
装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63004883A JP2694957B2 (ja) | 1988-01-14 | 1988-01-14 | 半導体装置の製造方法 |
KR1019890000349A KR930003859B1 (ko) | 1988-01-14 | 1989-01-14 | 반도체장치의 제조방법 |
US08/017,449 US5354710A (en) | 1988-01-14 | 1993-02-12 | Method of manufacturing semiconductor devices using an adsorption enhancement layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63004883A JP2694957B2 (ja) | 1988-01-14 | 1988-01-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01186615A true JPH01186615A (ja) | 1989-07-26 |
JP2694957B2 JP2694957B2 (ja) | 1997-12-24 |
Family
ID=11596076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63004883A Expired - Fee Related JP2694957B2 (ja) | 1988-01-14 | 1988-01-14 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2694957B2 (ja) |
KR (1) | KR930003859B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006511084A (ja) * | 2002-12-20 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置の製造方法 |
JP2011527124A (ja) * | 2008-07-06 | 2011-10-20 | アイメック | 半導体構造のドープ方法およびその半導体デバイス |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54103671A (en) * | 1978-02-01 | 1979-08-15 | Nec Corp | Production of semiconductor device |
JPS57118633A (en) * | 1981-01-14 | 1982-07-23 | Toshiba Corp | Manufacture of semiconductor device |
JPS61127119A (ja) * | 1984-11-22 | 1986-06-14 | Sanyo Electric Co Ltd | シリコン結晶の成長方法 |
JPS62219915A (ja) * | 1986-03-20 | 1987-09-28 | Fuji Electric Co Ltd | 半導体基板の処理装置 |
JPS62264619A (ja) * | 1986-05-12 | 1987-11-17 | Sony Corp | 不純物ド−ピング法 |
-
1988
- 1988-01-14 JP JP63004883A patent/JP2694957B2/ja not_active Expired - Fee Related
-
1989
- 1989-01-14 KR KR1019890000349A patent/KR930003859B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54103671A (en) * | 1978-02-01 | 1979-08-15 | Nec Corp | Production of semiconductor device |
JPS57118633A (en) * | 1981-01-14 | 1982-07-23 | Toshiba Corp | Manufacture of semiconductor device |
JPS61127119A (ja) * | 1984-11-22 | 1986-06-14 | Sanyo Electric Co Ltd | シリコン結晶の成長方法 |
JPS62219915A (ja) * | 1986-03-20 | 1987-09-28 | Fuji Electric Co Ltd | 半導体基板の処理装置 |
JPS62264619A (ja) * | 1986-05-12 | 1987-11-17 | Sony Corp | 不純物ド−ピング法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006511084A (ja) * | 2002-12-20 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置の製造方法 |
JP2011527124A (ja) * | 2008-07-06 | 2011-10-20 | アイメック | 半導体構造のドープ方法およびその半導体デバイス |
JP2016139806A (ja) * | 2008-07-06 | 2016-08-04 | アイメックImec | 半導体構造のドープ方法 |
Also Published As
Publication number | Publication date |
---|---|
KR930003859B1 (ko) | 1993-05-14 |
JP2694957B2 (ja) | 1997-12-24 |
KR890012386A (ko) | 1989-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3452511B2 (ja) | トレンチ・キャパシタの形成方法 | |
JP2706469B2 (ja) | 半導体装置の製造方法 | |
US7563677B2 (en) | Recessed gate electrode and method of forming the same and semiconductor device having the recessed gate electrode and method of manufacturing the same | |
JPH0714797A (ja) | 半球粒状面性多結晶シリコンの均一ドーピング方法 | |
US6159874A (en) | Method of forming a hemispherical grained capacitor | |
JPH08204145A (ja) | 半導体装置の製造方法 | |
JPH1117133A (ja) | コンデンサの形成方法およびdramセルの形成方法 | |
US5354710A (en) | Method of manufacturing semiconductor devices using an adsorption enhancement layer | |
JPH1070249A (ja) | キャパシタの製造方法及び半導体装置 | |
JPS63239939A (ja) | 半導体基体内への不純物導入方法及び装置 | |
EP0905760A2 (en) | Integrated MOS capacitor fabrication method and structure | |
JPH01186615A (ja) | 半導体装置の製造方法 | |
US6040020A (en) | Method of forming a film having enhanced reflow characteristics at low thermal budget | |
US20090191686A1 (en) | Method for Preparing Doped Polysilicon Conductor and Method for Preparing Trench Capacitor Structure Using the Same | |
JPS63133664A (ja) | 半導体装置の製造方法 | |
US6403455B1 (en) | Methods of fabricating a memory device | |
JPH09129848A (ja) | キャパシタを有する半導体装置の製造方法 | |
JPH01183814A (ja) | 半導体装置の製造方法 | |
KR0134951B1 (ko) | 반도체 디바이스 제조 방법 | |
US6593611B1 (en) | Semiconductor device and manufacturing method thereof | |
JPH0344068A (ja) | 半導体装置の製造方法 | |
US6645839B2 (en) | Method for improving a doping profile for gas phase doping | |
US7045417B2 (en) | Method of manufacturing semiconductor device | |
JPH0722138B2 (ja) | 半導体装置の製造方法 | |
JP3229067B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |