KR930003859B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR930003859B1
KR930003859B1 KR1019890000349A KR890000349A KR930003859B1 KR 930003859 B1 KR930003859 B1 KR 930003859B1 KR 1019890000349 A KR1019890000349 A KR 1019890000349A KR 890000349 A KR890000349 A KR 890000349A KR 930003859 B1 KR930003859 B1 KR 930003859B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
forming
substrate
type
Prior art date
Application number
KR1019890000349A
Other languages
English (en)
Other versions
KR890012386A (ko
Inventor
히데이치 가와구치
요시다카 츠나시마
기쿠오 야마베
가츠야 오쿠무라
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR890012386A publication Critical patent/KR890012386A/ko
Application granted granted Critical
Publication of KR930003859B1 publication Critical patent/KR930003859B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer

Abstract

내용 없음.

Description

반도체장치의 제조방법
제1(a)도내지제1(c)도는 본 발명의 제1실시예에 따른 제조공정을 설명하기 위한 단면도.
제2(a)도내지제2(d)도는 본 발명의 제2실시예에 따른 제조공정을 설명하기 위한 단면도.
제3도는 본 발명에 따른 제2실시예의 장점을 설명하기 위한 특성그래프.
제4(a)도및제4(b)도는 본 발명에 따른 제2실시예의 공정에 의해 형성된 MOS 캐패시터를 설명하기 위한 도면으로,
제4(a)도는 단면도.
제4(b)도는 평면도.
제5도는 본 발명에 따른 제3실시예를 설명하기 위한 단면도.
제6(a)도내지제6(c)도는 종래의 방법을 설명하기 위한 도면으로,
제6(a)도는 이온주입법에 의해 제조된 반도체장치를 설명하기 위한 단면도이고,
제6(b)도는 고상확산법에 의해 제조된 반도체장치를 설명하기 위한 단면도이며,
제6(c)도는 종래의 방법과 본 발명의 방법에 의해 제조된 반도체장치의 특성의 차이점을 설명하기 위한 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
11,21,61 : 실리콘기판 12,22 : 자연산화막
13,23,63 : 다결정실리콘 14,24 : 인흡착층
15 : N형 도전층 16 : 산화막
44 : 불순물층 51 : 필드절연막
52 : 게이트산화막 53 : 게이트전극
54 : 소오스 및 드레인영역 55 : 층절연막
56 : 하부전극 57 : 캐패시터절연막
58 : 상부전극 62 : 캐피시터산화막
64 : 불순물확산층 65 : 홈
70 : 개구부
[산업상의 이용분야]
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 반도체기판 표면에 불순물도전층을 형성하는 개량된 반도체장치의 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
근래, DRAM(dynamic random access memory)과 같은 반도체 집적회로의 구성소자는 고집적화 요구를 만족시키기 위해 그 크기가 대폭적으로 축소되고 있는 바, 특히 1-트랜지스터/1-캐패시터 구성의 메모리셀을 이용하는 DRAM에 있어서는 고집적화를 위해 메모리셀의 축소가 대단히 중요하다. 이와 같이 메모리셀을 축소할 때에는 다음 사항을 고려해야만 한다. 구체적으로는, 메모리셀의 구성소자인 셀캐패시터 축소시에 그 셀캐패시터에 축적되는 축적전하량도 감소하게 되는데, 이는 잡음에 응답해서 셀캐패시터가 오동작하게 만든다. 즉, 충분한 독출마진을 갖는 S/N비(신호대 잡음비)를 확보할 수 없게 된다. 따라서, 오동작을 방지하기 위해서는 상기 셀캐패시터가 전하를 충분히 축적해야만 한다.
한편, 규정된 전하량을 확보하면서 셀캐패시터의 절연막 두께를 줄이는 기술이 제안되어 있는데, 이 방법은 전계강도에 대한 신뢰성면에 한계가 있다. 그래서, 이러한 기술을 대신해서, 규정된 전하량을 확보하기 위해 셀캐패시터의 유효한 표면영역을 얻을 수 있도록 된 홈형 캐패시터 형성기술(trench-capacitor technique)이 많이 사용되고 있다. 구체적으로는, 제6(a)도에 도시된 바와 같이 홈형 캐패시터셀은 P형 실리콘 기판(61)과 캐패시터산화막(62), N형 불순물이 도프된 다결정실리콘층(63), N형 불순물확산층(64) 및 P형 실리콘기판(61)의 표면상에 형성된 다수의 홈(65 ; trench)으로 구성되어 있다.
제6(a)도에 있어서, 고농도의 불순물확산층(64)은 상기 기판(61)에 형성된 홈(65)들의 바깥쪽에 형성된다. 이러한 구조에 있어서는, 공핍층이 홈(65)의 양쪽에 성장되지 않는 경우가 있다. 따라서, 상기 캐피시터는 양극 및 음극성의 1/2Vcc 전압으로 동작시킬 수 있게 되어, 캐피시터절연막의 내압도 감소되게 된다. 그러나, 이 경우에는 좁고 깊은 홈(65)내로 불순물을 정확하게 확산시키는 방법이 대단히 중요하다.
상기 도핑(doping)기술에 있어서는, 확산층 형성시에 불순물을 정확한 양만큼 도입시킬 수 있다는 이유로 이온주입법이 광범위하게 이용되고 있지만, 이온주입법을 홈형 구조에 적용할 경우에는 다음과 같은 문제가 발생하게 된다. 구체적으로는, 제6(a)도에 도시된 바와 같이 불순물이온의 주입이 홈(65)의 수직측벽에 의해 저지되게 되는데, 이는 불순물이온의 주입방향이 일정하기 때문이다. 그러므로, 불순물이 도입되지 않은 영역이 생기게 된다. 이러한 문제를 해결하기 위해 몇몇 기술이 고안되어 있는바, 예컨대 주입경사각을 변화시키기도 하고, 실리콘기판을 회전시키기도 해보았지만, 그 어느 방법도 금후의 고집적화에 더 많이 사용되리라 예상되는 홈형 구조(더 좁아지고 더 깊어지는 구조)에 적용하기가 어려웠다.
이온주입법을 대신해서, 고상확산원(solid-phase diffusion source)을 이용한 불순물 확산방법을 고려할 수가 있다. 구체적으로는, 제6(b)도에 도시된 바와 같이 고상확산원으로서 불순물이 도프된 다결정실리콘층(63)이나 실리콘산화막이 홈(65)내부에 형성되고, 그후 열확산에 의해 상기 고상확산원으로부터 홈(65)의 바깥부분쪽으로 불순물이 도입된다. 이 경우에는, 적절한 불순물농도의 균질한 막이 불순물확산원으로서 홈(65)의 내벽에 균일하게 형성되지만, 집적화공정의 진행에 따라 홈들이 더 좁아지고 더 깊어지므로 균일한 불순물확산원을 형성하기가 더욱 더 어려워지게 된다. 이와 같은 문제를 해결하기 위해 또 몇몇 방법이 고안되어 있다.
그렇지만, 예컨대 CVD법(화학적 기상성장법 ; chemical vapor deposition method)에 있어서는 불순물 확산원을 홈내부에 균일하게 형성할 수 없게 된다. 구체적으로는, 불순물확산원의 막은 홈의 아랫부분으로 갈수록 얇아지게 되는데, 이러한 박막화는 불순물확산의 양을 부족하게 만들게 되므로, 불순물확산층(64)의 농도가 홈(65)의 윗부분과 아랫부분에서 불균일해지게 된다. 또 다른 기술에 있어서는, 불순물을 함유한 용액을 홈의 내벽과 아랫부분에 도포하고, 불순물 확산원을 형성하기 위해 상기 용액을 건조시키도록 되어 있으나, 이 방법에서는 용액의 기포가 홈내부에 그대로 남게 된다는 문제가 있다. 더욱이, 상기 홈이 더 좁아지고 깊어지는 경우에 다수의 홈(예컨대, 원칩당 홈 100만개 이상) 내부의 모든 부분에 상기 용액을 완전하게 도입하는 것은 더 어려운 일이다.
상술한 바와 같이, 종래의 불순물 도입방법에서는 실리콘기판 표면에 형성한 개구폭이 좁고 깊이가 깊은 홈의 내벽 등에 정확한 양의 불순물을 도입하는 것이 매우 어려웠다. 이러한 문제를 해결하기 위해, 기상상태의 불순물원소 또는 그 불순물원소를 함유한 화합물로부터 열분해 반응 등에 의해 얻어진 불순물원소 또는 그 불순물원소를 함유한 화합물을 홈의 내부에 흡착시켜 이것을 불순물 확산원으로서 사용하는 방법이 고안되었다. 이 방법에서는 홈내부의 불순물확산층의 농도가 균일해지만, 기판 표면에 자연산화막이 임의로 형성되게 된다. 더욱이, 그와 같은 자연산화막은 급속히 성장하며 제거하기가 곤란하고, 또한 기판 표면에 형성되는 상기 자연산화막은 불순물원소 또는 그 불순물원소를 함유한 화합물을 형성하는 도전층의 흡착을 저해하게 되므로, 기판내로 불순물이 충분히 확산될 수 없게 된다.
[발명의 목적]
본 발명은 상기와 같은 문제점을 해결하기 위해 이루어진 것으로, 기상상태의 불순물원소 또는 그 불순물 원소를 함유한 화합물을 이용해서 확산을 행할 때에 충분한 양의 불순물을 기판내로 확산시킬 수 있는 반도체장치의 제조방법을 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위해 본 발명에 따른 반도체장치의 제조방법은, 반도체기판 표면에 p형 혹은 n형 도전층을 형성하는 공정에 있어서, 표면상에 자연산화막이 형성된 반도체기판을 준비하는 단계와, 상기 반도체기판의 표면상에 그 반도체기판과 동종의 반도체원자를 함유한 반도체층을 적어도 1원자층이상 형성하는 단계, 상기 반도체층상에 p형 혹은 n형 도전층을 형성하는데 필요한 원소 혹은 그 원소를 함유한 화합물층을 흡착시키는 단계 및, 상기 반도체기판을 800℃ 이상의 고온으로 열처리함으로써 그 반도체기판 표면에 흡착시킨 p형 혹은 n형 도전층을 형성하는데 필요한 원소 혹은 그 원소를 함유한 화합물층으로부터 그 원소를 반도체기판내로 확산시켜서 p형 혹은 n형 도전층을 형성하는 단계를 구비하여 이루어진 것을 특징으로 한다.
[작용]
통상의 반도체기판 표면에는 공기중의 산소와의 반응에 의해 자연산화막이 형성되어 있는데, 이 자연산화막은 도전층형성원소 또는 그 원소를 함유한 화합물의 흡착을 저해하는 것으로서, 공기중에서 이 막의 형성은 신속하게 이루어지기 때문에 제거하기가 곤란하다. 그래서, 본 발명에서는 일단 반도체기판 표면상에 그 반도체기판과 동종의 반도체원자를 함유한 반도체층을 적어도 1원자층이상 형성하여 자연산화막이 없는 반도체층 표면을 만들고, 그 다음에 도전층 형성원소 또는 그 원소를 함유한 화합물을 흡착시킴으로써, 그들의 흡착효율을 증대시키고 있다.
[실시예]
이하, 제1도를 참조해서 본 발명의 1실시예를 상세히 설명한다.
우선, 제1(a)도에 도시된 바와 같이 9~11Ω·cm의 비저항을 갖는 p형의 (100)면 실리콘기판(11)을 준비하고, DRAM의 셀캐패시터를 형성하는데 사용되는 다수의 홈(도시하지 않았음)을 기판(11) 표면에 형성한다. 다음에는 기판(11) 표면에 붙어 있는 유기물과 같은 이물질들을 유황산 및 과산화수소가 혼합된 수용액으로 세정함으로써 제거한 후, 상기 기판(1) 표면을 희석시킨 불화수소용액으로 처리한다. 그 후, CVD법을 이용하여 두께 약 50Å 정도의 다결정실리콘으로 이루어진 흡착엔헨스먼트층(13 : adsorption enhancement layer)을 성장시키게 되는데, 이 공정은 압력 1토르(Torr), 온도 780℃에서 100%의 SiH4가스(silane gas)를 재료가스로 사용하여 CVD장치내에서 수행한다. 한편, 자연산호막(12)은 공기중의 산소와의 반응에 의해 반도체기판(11)의 표면상에 미리 형성되어 있다.
다음에는, 제1(b)도에 도시된 바와 같이 헬륨에 의해 희석된 농도 1%의 PH3가스(phosphine gas)를 상기 흡착엔헨스먼트층(13)과 반응시킴으로써, 흡착엔헨스먼트층(13)의 표면에 인을 흡착시켜서 인흡착층(14)을 형성한다. 그후, 상기 기판(11)을 CVD장치내에 계속 보존시킨다. 이 CVD장치내에서는, 상기 반도체기판(11)을 질소에 의해희석된 농도 10%의 산소분위기에서 1000℃의 온도로 1시간동안 열처리하여 인을 확산시킴으로써, 제1(c)도에 도시된 바와 같이 상기 반도체기판(11) 표면에 N형 도전층(15)을 형성한다. 구체적으로는, 상기 인확산공정에 의해 N형 도전층(15)이 다결정실리콘층(13) 및 자연산화막(12)을 관통해서 실리콘기판(11)에 도달하게 된다. 그후, N형 도전층(15)상에 산화막(16)을 형성한다.
상기한 제1실시예에 있어서, 흡착엔헨스먼트층(13)상에 인을 흡착시키는 것은 온도 약 780℃에서 이루어지나, 인흡착을 위한 최적온도는 약 500℃~600℃의 범위이다. 더욱이, 그러한 온도가 약 400℃로 설정되게 되면, PH3가스 자체가 흡착엔헨스먼트층(13)상에 흡착되게 되는데, 이 경우에는 PH3가 도프된 층도 또한 확산원으로서 사용되게 된다.
일반적으로, 인의 양은 시이트저항(sheet resistance) 측정방법을 이용하여 실제로 측정하게 되는데, 이 방법은 확산층 표면상에서 시이트 저항값을 측정하기 위한 것이기 때문에, 측정된 시이트저항값을 사용하는 특정계산법에 의거해서 불순물의 양을 구하게 된다.
이미 주지하고 있는 바와 같이, 시이트저항은 오옴의 단위로 측정되지만, 통상적으로 상기 불순물의 양은 Ω/□(ohms per square ; 단위면적당 저항)단위로 정의된다. 종래의 공정에 의해 제조된 N형 도전층(15)의 시이트저항은 약 1KΩ/□인데 반해, 본 실시예에서의 N형 도전층(15)의 시이트저항은 약 500Ω/□로 반감된다. 또한, 종래의 공정에 있어서 다결정실리콘층(13)은 인흡착전에 성장시키지 않지만, 본 실시예에 있어서는 인흡착전에 성장시킴으로써 인흡착효율을 향상시키게 된다.
다음에는 본 발명에 따른 제2실시예를 상세히 설명한다. 이 제2실시예에서도 다결정실리콘으로 이루어진 흡착엔헨스먼트층(23)의 성장 및 PH3가스의 도입이 반복된다. 여기에서, 본 발명자들은 다음과 같은 사실을 발견하였다. 즉, 제3도에 도시된 바와 같이, 상기와 같은 공정의 반복횟수가 증가함에 따라 시이트 저항값이 감소한다는 것을 뜻한다.
구체적으로는, 제2도에 도시된 바와 같이 다결정실리콘층(23 ; 흡착엔헨스먼트층) 및 인흡착층(24)을 실리콘기판(21)상에 형성되어 있는 자연산화막(22)상에 교대로 성장시킨다.
본 발명에 따른 제2실시예에서 상기 공정에 의해 형성된 MOS 캐패시터를 제4(a)도및 제4(b)도를 참조하여 설명한다. 제4(a)및(b)도에 있어서는, 비교를 위해 그 참조부호를 제6(a)도및제6(b)도의 참조부호와 동일하게 붙여 놓았다. 제4(a)도에서 점선으로 둘러쌓인 부분(44)은 제2실시예에서의 공정에 의해 형성된 불순물층이다.
제6(c)도는 종래예와 상기 실시예에 의해 각각 제조된 MOS 캐패시터의 C-V(용량-전압)특성을 비교해서 설명하기 위한 그래프로서, 각기 다른 3개의 곡선이 MOS캐패시터의 특성을 각각 나타내고 있다. 모든 MOS캐패시터는 제6(a)도에 도시된 것처럼 홈들을 이용해서 형성된다. 그렇지만, 각 MOS캐패시터는 이온주입법(제2종래예),고상환산법(제1종래예) 및 본 실시예의 공정과 같은 3개의 다른 공정에 의해 형성된다.제1종래예 및 제2종래예를 이용하는 경우에는 상기 기판의 홈들의 양쪽에 불순물이 균일하게 도입되지 않게 되며[제6(b)및제6(a)도 참조], 이 불순물이 도입되지 않은 영역이 공핍층으로 된다. 따라서, 유용한 캐패피턴스가 부족하게 된다. 그러나, 제4(a)도에 도시된 바와 같이 본 실시예를 이용하는 경우에는 불순물이 상기 기판의 홈의벽 양쪽의 모든 부분에 균일하게 도입되므로, 규정캐패시턴스를 양극성(兩極性)에서 확실하게 얻을 수 있게 된다.
본 실시예에서는 MOS캐패시터의 제조공정에 대해서만 설명했지만, 본 발명은 상기 실시예에 한정되지 않고, 더 좁고 더 깊은 홈과 같은 형상을 갖는 다른 반도체기판에 불순물을 도입하는 공정에도 적용할 수가 있다.
상술한 바와 같이, 본 실시예에서는 상기 반도체기판(21)상에 자연적으로 형성된 자연산화막(22)을 규정된 확산공정에 의해 제거한다. 그후, 도전층형성원소 또는 그 원소를 함유한 화합물을 자연산화막이 없는 상기 표면에 흡착시키게 되므로, 불순물흡착효율이 향상되게 된다.
더욱이, 본 발명에 따른 균일한 두께를 갖는 불순물층은 다수의 홈이 형성되어 있는 실리콘기판 표면상에 형성되는데, 이 불순물층은 고집적화공정에 알맞는 적당한 도전영역을 실리콘기판에 마련해 준다. 그러므로, 소자영역의 미세화와 더불어 표면에 형성되는 홈의 종횡비(aspectratio)가 점점 증가하는 것에 대응해서, 더 좁아지고 더 깊어지는 홈의 내부로의 불순물확산이 가능해져 소자의 고집적화 및 고속화에 유효하다.
다음에는 본 발명의 제3실시예를 상세히 설명한다.
이미 상술한 실시예에서는 인이 도프된 층을 불순물확산원으로서 이용했지만, 본 제3실시예에서는 RH3대신에 B2H6(diborane)를 MOS캐패시터를 형성하기 위한 가스로서 사용한다. 구체적으로는, 아르곤(Ar)에 의해 희석된 B2H6를 흡착엔헨스먼트층상에 불순물을 흡착시키기 위한 가스로서 사용한다. 또한, 열확산을 온도 1000℃의 질소분위기에서 30분동안 수행한다. 그밖의 다른 조건은 제2실시예에서의 조건과 동일하다.
상기 열확산후에 도전층에 확산된 붕소(B)의 양을 시이트저항 측정법에 의해 측정하게 되는데, 그 결과는 169Ω/□인 반면, 다결정실리콘의 흡착엔헨스먼트층이 없는 종래의 도전층에서의 시이트저항값은 1.8KΩ/□이다. 결과적으로, 본 발명에 따른 흡착엔헨스먼트층을 사용하는 확산방법이 높은 붕소흡착효율을 달성한다는 것이 확인되었다.
제5도는 본 발명에 따른 제3실시예의 공정에 의해 제조된 적층형 캐패시터(stacked capacitor)를 갖춘 메모리셀을 설명하기 위한 단면도로서, 우선 SiO2로 이루어진 필드절연막(51 ; field insulating film)을 P형 반도체기판(11)상에 형성하고, 게이트산화막(52) 및 게이트전극(53 ; gate electrode)도 상기 실리콘기판(11)상에 성장시킨다. 더욱이, N형 소오스 및 드레인영역(54)도 상기 기판(11)상에 형성한다. 여기에서, 상기 게이트전극(53)과 N형 소오스 및 드레인영역(54)은 하나의 FET를 구성한다.
다음에는 CVD법에 의해 SiO2로 이루어진 충절연막(55)을 상기 FET 및 필드절연막(51)상에 형성하고, 개구부(70)를 N형 드레인영역(54)상의 층절연막(55)의 일부에 형성한다. 그리고, 다결정실리콘으로 이루어진 하부전극(56)을 상기 개구부(70)내에 형성하되 N형 드레인영역(54)에 접속된 층절연막(55)위에 걸쳐지도록 형성한다. 그 다음에는 상기 제1실시예에서와 같은 방법에 의해 하부전극(56)을 구성하는 다결정실리콘에 N형 불순물을 도프시킨다.
상기 하부전극(56)은 다음의 공정에 의해 형성된다. 먼저, 상기 기판(11)상에 형성된 층절연막(55)의 전표면상에 다결정실리콘을 성장시키고, 이어서 소정의 패턴을 갖는 포토레지스트 마스크(photoresist mask)를 상기와 같이 성장된 다결정실리콘층상에 형성한다. 그후, 하부전극(56)을 형성하기 위한 상기 마스크를 매개해서 상기 다결정성실리콘층을 에칭(etching)한다. 그 다음에는 상기 기판(11)을 세정장치로 세정하게 되는데, 이 세정장치내에서는 패터닝 또는 에칭기간동안 상기 기판 표면에 부착된 유기불순물들이 제거되게 된다. 이러한 세정공정은 필요에 따라 각기 다른 세정물질을 이용하여 여러번 실시할 수도 있다.
다음에는, 상기 기판(11)을 세정장치로부터 CVD장치로 이동시킨다. 이 단계에서 상기 기판(11)이 공기중에 노출되므로, 자연산화막이 다결정실리콘으로 이루어진 하부전극(56)상에 임의로 형성되게 된다. 그 다음에는 얇은 다결정실리콘층을 상기 자연산화막에 개의치 않고 하부전극(56)의 전표면상에 형성한다. 그후, 불순물을 얇은 다결정실리콘층상에 흡착시킨다. 이어, 하부전극(56)을 형성하기 위해 미리 형성된 다결정실리콘층내로 얇은 다결정실리콘층을 매개해서 상기 불순물을 열적으로 확산시킴으로써, 상기 하부전극(56)을 완성한다.
다음에는 상기 하부전극(56)의 표면상에 SiO2로 이루어진 캐패시터 절연막(57)을 형성한 후, 상기 캐패시터절연막(57)상에 상부전극(58)을 형성한다. 이 공정에서는 상술한 실시예에서와 같은 방법에 의해 불순물을 상부전극(58)에 도프시킨다. 이와 같이 하여, 제5도에 도시된 바와 같이 평탄하지 않은 표면을 갖는 적층형 캐패시터전극구조가 하부전극(56)내에 불순물이 균일하게 분포되고 고농도를 이루도록 가공될 수 있게 된다. 결과적으로, 제1실시예에서와 같은 장점을 갖는 적층형 캐패시터구조를 갖춘 메모리셀이 얻어지게 된다.
이상의 실시예에서는 자연산화막(12)상에 다결정실리콘층(13)을 형성하고, 상기 실리콘층(13) 표면에 불순물을 흡착시키기 위한 좋은 방법으로서 화합물의 열반응을 이용하였으나, 이와는 달리 광화학반응(photo-chemical reaction), 전자싸이클로트론공진(electron cyclotron reson-ance), 마그네트론 플라즈마반응(magnetron-plasma reaction)등과 같은 다른 방법들 및 그와 유사한 방법들을 이용할 수도 있다.
더욱이, 상기 실시예에서는 비소(As), 인(P), 안티몬(Sb)등과 같은 원소 또는 그 원소들중 하나를 함유한 화합물을 불순물로서 사용하고, 상기 실리콘기판(11) 표면상에 N형 도전층(15)을 형성하기 위해 다결정 실리콘층(13) 표면에 불순물 흡착시켰는데, 상기 실리콘기판(11)상에 P형 도전층을 형성하고자 하는 경우에는 붕소(B), 갈륨(Ca)등과 같은 원소 또는 그 원소들중 하나를 함유한 화합물을 불순물로서 사용하게 된다.
또한, 상기 각 실시예에 있어서는 다결정실리콘과 같은 반도체를 흡착엔헨스먼트층의 재료로서 사용하였으나, 이와는 달리 비결정실리콘 및 게르마늄(Ge)과 같은 다른 반도체들을 흡착엔헨스먼트층의 재료로서 사용할 수도 있다. 상술한 모든 경우에서 기판은 실리콘으로 만든 것을 사용한다. 더욱이, 상기 흡착엔헨스먼트층은 반도체에만 한정되지 않고, 필요한 불순물이 쉽게 흡착될 수 있는 한 SiO2막과 같은 절연막도 또한 사용할 수 있다. 어떤 경우에도 상기 절연막의 표면에 대해서는 Ar(아르곤)가스분위기에서의 스퍼터링(sputtering)에 의한 활성화공정을 실행하는 것이 필요하다. 그 결과, 상기 불순물을 절연막표면상에 정확하게 흡착시킬 수 있게 된다. 또한, 흡착엔헨스먼트층은 불순물이 쉽게 관통할 수 있도록 가능한 한 얇게 형성하는 것이 좋다. 더욱이, 상기 흡착엔헨스먼트층은 균일한 불순물농도를 갖는 확산층이 형성될 수 있도록 가능한 한 균일하게 형성하는 것이 좋다.
본 발명에 따른 상술한 실시예들에 사용된 "흡착"은 다음과 같은 상태로서 정의된다. 구체적으로는, 지정된 층상에 약 1원자 또는 소수의 원자를 동일한 두께로 형성하는 방식으로, 불순물로서 작용하는 화합물이 지정된 층상에 적층되게 된다. 상기 화합물, 즉 불순물은 흡착엔헨스먼트층이 되는 특정층의 표면과 화학적으로 결합되게 된다. 이때, 가장 균일한 두께를 쉽게 얻을 수 있기 때문에, 1원자의 두께가 가장 바람직하다.
상술한 본 발명은 그 요지를 이탈하지 않는 범위내에서 이 분야의 통상의 지식을 가진 사람들에 의해 여러가지로 변형실시될 수 있다.
한편, 본 발명의 특허청구의 범위의 각 구성요소에 병기한 참조부호는 본 발명의 이해를 용이하게 하기 위한 것으로서, 본 발명의 기술적 범위를 도면에 도시된 실시예에 한정할 의도로 병기한 것은 아니다.

Claims (12)

  1. 반도체기판 표면에 P형 혹은 n형 도전층을 형성하는 공정에 있어서, 표면상에 자연산화막(12)이 형성된 반도체기판(11)을 준비하는 단계와, 상기 반도체기판(11)의 표면상에 그 반도체기판(11)과 동종의 반도체원자를 함유한 반도체층(13)을 적어도 1원자층이상 형성하는 단계, 상기 반도체층(13)상에 P형 혹은 n형 도전층을 형성하는데 필요한 원소 혹은 그 원소를 함유한 화합물층(14)을 흡착시키는 단계 및, 상기 반도체기판(11)을 800℃이상의 고온으로 열처리함으로써 그 반도체기판(11) 표면에 흡착시킨 p형 혹은 n형도전층을 형성하는데 필요한 원소 혹은 그 원소를 함유한 화합물층(14)으로부터 그 원소를 반도체기판(11)내로 확산시켜서 p형 혹은 n형 도전층(15)을 형성하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 반도체기판(11)은 실리콘기판이고, 상기 반도체층(13)은 다결정실리콘층인 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 반도체층(13)을 형성하는 단계가 약 50Å의 최대두께를 갖는 층을 성장시키는 단계를 포함하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 반도체층(13)을 형성하는 단계가 1원자층의 두께의 범위내에서 약 50Å의 두께를 갖는 층을 성장시키는 단계를 포함하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1항에 있어서, 상기 화합물층(14)을 흡착시키는 단계가, 상기 반도체층(13)과 p형 혹은 n형 도전층을 형성하는데 필요한 원소 혹은 그 원소를 함유한 화합물가스를 반응시키는 단계를 포함하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제1항에 있어서, 상기 반도체기판(11)을 준비하는 단계가 이 반도체기판(11) 표면상에 다수의 홈을 형성하는 단계를 포함하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제1항에 있어서, 상기 반도체층(13)을 형성하는 단계가 이 반도체층(13)을 비산화분위기에 노출시키는 단계를 포함하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 표면상에 자연산화막(12)이 형성된 반도체기판(21)을 준비하는 단계와, 상기 반도체기판(21) 표면상에 제1반도체층(23)을 형성하는 단계, 상기 반도체층(23)상에 불순물을 함유한 제1화합물층(24)을 형성하는 단계, 상기 제1화합물층(24)상에 제2반도체층(23)을 형성하는 단계, 상기 제2반도체층(23)상에 상기 제1화합물층(24)의 물질과 같은 물질을 함유한 제2화합물층(24)을 형성하는 단계 및, 상기 자연산화막(22)을 매개하여 상기 제1 및 제2화합물층(24)에 함유된 불순물을 열적으로 확산시키는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  9. 표면상에 다수의 홈(65) 및 자연산화막(12)을 갖춘 도전성 단결정실리콘기판(61)을 준비하는 단계와, 비산화분위기에서 상기 기판(61)의 표면상에 다결정정실리콘층(63)을 화학적 기상성장시키는 단계, 상기 다결정실리콘층(63)에 불순물을 함유한 불순물흡착층(63)을 형성하는 단계, 상기 기판(61)을 산화분위기에 노출시키는 단계, 상기 자연산화막(12)을 매개하여 상기 불순물흡착층(63)에 함유된 불순물을 열적으로 확산시키는 단계 및, 상기 홈(65)들의 표면상에 도전층(44)을 형성하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체장치치의 제조방법.
  10. 제9항에 있어서, 상기 도전성 단결정실리콘기판(61)을 준비하는 단계가 상기 기판(61)에 P형 불순물을 주입하는 단계를 포함하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제9항에 있어서, 상기 도전층(44)을 형성하는 단계가 상기 기판(61)에 N형 불순물을 주입하는 단계를 포함하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제9항에 있어서, 상기 다결정실리콘층(63)상에 불순물을 함유한 불순물흡착층(63)을 형성하는 단계가 상기 다결정실리콘층(63)에 인을 함유시키는 단계를 포함하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019890000349A 1988-01-14 1989-01-14 반도체장치의 제조방법 KR930003859B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP88-4883 1988-01-14
JP63004883A JP2694957B2 (ja) 1988-01-14 1988-01-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR890012386A KR890012386A (ko) 1989-08-26
KR930003859B1 true KR930003859B1 (ko) 1993-05-14

Family

ID=11596076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890000349A KR930003859B1 (ko) 1988-01-14 1989-01-14 반도체장치의 제조방법

Country Status (2)

Country Link
JP (1) JP2694957B2 (ko)
KR (1) KR930003859B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057654A2 (en) * 2002-12-20 2004-07-08 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
JP2011527124A (ja) * 2008-07-06 2011-10-20 アイメック 半導体構造のドープ方法およびその半導体デバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54103671A (en) * 1978-02-01 1979-08-15 Nec Corp Production of semiconductor device
JPS57118633A (en) * 1981-01-14 1982-07-23 Toshiba Corp Manufacture of semiconductor device
JPS61127119A (ja) * 1984-11-22 1986-06-14 Sanyo Electric Co Ltd シリコン結晶の成長方法
JPS62219915A (ja) * 1986-03-20 1987-09-28 Fuji Electric Co Ltd 半導体基板の処理装置
JPH0821552B2 (ja) * 1986-05-12 1996-03-04 ソニー株式会社 不純物ド−ピング法

Also Published As

Publication number Publication date
JPH01186615A (ja) 1989-07-26
KR890012386A (ko) 1989-08-26
JP2694957B2 (ja) 1997-12-24

Similar Documents

Publication Publication Date Title
US6583464B1 (en) Memory cell using amorphous material to stabilize the boundary face between polycrystalline semiconductor material of a capacitor and monocrystalline semiconductor material of a transistor
CN1171289C (zh) 带有有利于表面状态钝化的层的器件结构
US7176109B2 (en) Method for forming raised structures by controlled selective epitaxial growth of facet using spacer
KR100188798B1 (ko) 마이크로-트렌치 기억 커패시터 제조방법
EP0287056B1 (en) Dynamic random access memory device having a plurality of one transistor type memory cells
KR100192017B1 (ko) 반도체 장치의 제조방법
KR100191685B1 (ko) 축적 전극의 파형의 거친면을 가진 캐패시터 제조 방법
KR100217274B1 (ko) 누적 전극의 표면을 러프닝함으로써 커패시턴스가 증가된 커패시터를 갖는 반도체 장치 제조 방법
US20100159665A1 (en) Capacitor formed on a recrystallized polysilicon layer
US8710626B2 (en) Semiconductor device having trapezoidal shaped trenches
US5354710A (en) Method of manufacturing semiconductor devices using an adsorption enhancement layer
KR0171072B1 (ko) 반도체 메모리 셀 제조방법 및 구조
KR930003859B1 (ko) 반도체장치의 제조방법
KR0120547B1 (ko) 캐패시터 제조방법
KR910006592B1 (ko) 반도체장치 및 그 제조방법
JPH019174Y2 (ko)
JPH03234051A (ja) 容量素子の製造方法
JPH10303207A (ja) 半導体ウエハおよびその製造方法、ならびに半導体集積回路装置
US6309939B1 (en) Method of manufacturing a semiconductor device
JPH0344068A (ja) 半導体装置の製造方法
JP3078109B2 (ja) 半導体装置の製造方法
KR890003831B1 (ko) 디램(dram)셀의 제조방법
JP3226251B2 (ja) 半導体装置の製造方法
KR950011644B1 (ko) 표면적이 증대된 전하저장전극 제조방법
JPH11176959A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060502

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee