JPH01185927A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01185927A JPH01185927A JP1133288A JP1133288A JPH01185927A JP H01185927 A JPH01185927 A JP H01185927A JP 1133288 A JP1133288 A JP 1133288A JP 1133288 A JP1133288 A JP 1133288A JP H01185927 A JPH01185927 A JP H01185927A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- aluminum
- region
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000002161 passivation Methods 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000003487 electrochemical reaction Methods 0.000 abstract description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 241000764773 Inna Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体チップの表面パ
ッシベーションを改善した半導体装置に関する。
ッシベーションを改善した半導体装置に関する。
従来の表面パッシベーションを施した半導体チップを第
３図に示す。コレクタ領域１としての半導体基板にベー
ス領域２、及びエミッタ領域３を形成した後、表面を熱
酸化膜４で覆い、ベース。
３図に示す。コレクタ領域１としての半導体基板にベー
ス領域２、及びエミッタ領域３を形成した後、表面を熱
酸化膜４で覆い、ベース。
エミッタの電極用窓をあける。そして、この上にアルミ
ニウム膜を所要パターンに形成してエミッタ電極５とベ
ース電極６を形成する。しかる上で比？２的低温でｃＶ
Ｄｓｉｏｚ膜７を３０００〜５０００人付着し、更にこ
の上にプラズマＣＶＤ５ ｉＮ膜８を３０００〜５００
０人付着してパッシベーションを形成している。
ニウム膜を所要パターンに形成してエミッタ電極５とベ
ース電極６を形成する。しかる上で比？２的低温でｃＶ
Ｄｓｉｏｚ膜７を３０００〜５０００人付着し、更にこ
の上にプラズマＣＶＤ５ ｉＮ膜８を３０００〜５００
０人付着してパッシベーションを形成している。
なお、この後にはワイヤをボンディングするためにエミ
ッタ電極５及びベース電極６の各一部に設けたポンディ
ングパッドに対して、前記パッシベーションの窓あけを
行っている。
ッタ電極５及びベース電極６の各一部に設けたポンディ
ングパッドに対して、前記パッシベーションの窓あけを
行っている。
また、この種のチップは樹脂等によりモールドされて樹
脂封止パッケージが構成されている。
脂封止パッケージが構成されている。
上述した従来のチップ表面パッシベーションの構造では
、パッシベーション膜を部分的に開窓し、ここにワイヤ
をポンディングして電極の引出しを行っているため、こ
の電極が封止用の樹脂に対して露呈され、外部から樹脂
又は樹脂・リード間を通して侵入した水分がポンディン
グパッド表面に達し、電極を電気化学的な反応により腐
食するという問題が生じ易い。特に電極材料がアルミニ
ウム又はその合金等の場合にはその影響は顕著であり、
半導体装置の耐湿性を低下させる原因となっている。
、パッシベーション膜を部分的に開窓し、ここにワイヤ
をポンディングして電極の引出しを行っているため、こ
の電極が封止用の樹脂に対して露呈され、外部から樹脂
又は樹脂・リード間を通して侵入した水分がポンディン
グパッド表面に達し、電極を電気化学的な反応により腐
食するという問題が生じ易い。特に電極材料がアルミニ
ウム又はその合金等の場合にはその影響は顕著であり、
半導体装置の耐湿性を低下させる原因となっている。
本発明は、ポンディングパッド電極が露出しても耐湿性
を飛躍的に向上させるパッシベーション構造を有する半
導体装置を提供することを目的としている。
を飛躍的に向上させるパッシベーション構造を有する半
導体装置を提供することを目的としている。
本発明の半導体装置は、半導体装置のチップ表面に形成
するパッシベーション膜を、少なくとも下層のプラズマ
ＣＶＤＳｉＮ膜と、この上層のＰＳＧ膜とで二層に構成
している。
するパッシベーション膜を、少なくとも下層のプラズマ
ＣＶＤＳｉＮ膜と、この上層のＰＳＧ膜とで二層に構成
している。
上述した構成の半導体装置では、下層のプラズマＣＶＤ
ＳｉＮ膜と上層のＰＳＧ膜との積層構造により、パッシ
ベーション膜の開窓内に露呈されるアルミニウム電極へ
の水分の浸入を抑制し、アルミニウム電極における電気
化学的な反応を抑制する。
ＳｉＮ膜と上層のＰＳＧ膜との積層構造により、パッシ
ベーション膜の開窓内に露呈されるアルミニウム電極へ
の水分の浸入を抑制し、アルミニウム電極における電気
化学的な反応を抑制する。
〔実施例］
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例のチップ断面図である。コ
レクタ領域１としてのシリコン基板にベース領域２及び
エミッタ領域３を形成し、かつシリコン基板１の表面を
熱酸化処理して熱酸化膜４で覆っている。この熱酸化膜
４の一部に電極用の窓をあけ、この上にアルミニウム膜
を所要パターンに形成してエミッタ電極５及びベース電
極６を形成している。
レクタ領域１としてのシリコン基板にベース領域２及び
エミッタ領域３を形成し、かつシリコン基板１の表面を
熱酸化処理して熱酸化膜４で覆っている。この熱酸化膜
４の一部に電極用の窓をあけ、この上にアルミニウム膜
を所要パターンに形成してエミッタ電極５及びベース電
極６を形成している。
そして、この上にＣＶＤ５ｉＯ□膜７を３０００〜５０
００人の厚さに付着し、またこの上にプラズマＣＶＤ５
ｉＮＮａ３３０００〜５０００人の厚さに形成する。
００人の厚さに付着し、またこの上にプラズマＣＶＤ５
ｉＮＮａ３３０００〜５０００人の厚さに形成する。
更に、この上に３ 、５〜４ 、５ Ｍ ｏ １％のＰ
ＳＧ（リンガラス）膜９を３０００〜５０００人の厚さ
に付着し、これにより三層構造のパッシベーション膜を
構成している。
ＳＧ（リンガラス）膜９を３０００〜５０００人の厚さ
に付着し、これにより三層構造のパッシベーション膜を
構成している。
また、このパッシベーション膜にはワイヤをボンディン
グするためエミッタ電極５及びベース電極６の一部上に
窓あけを行ない、ポンディングパッドを構成する。この
場合窓の大きさはボンディングワイヤのボール径と同等
又は、可能なかぎり小さくしている。
グするためエミッタ電極５及びベース電極６の一部上に
窓あけを行ない、ポンディングパッドを構成する。この
場合窓の大きさはボンディングワイヤのボール径と同等
又は、可能なかぎり小さくしている。
第２図は、本発明の第２実施例のチップ断面図であり、
第１図と同一部分には同一符号を付しである。この実施
例ではコレクタ領域１としてのシリコン基板にベース領
域２及びエミッタ領域３、を形成し、表面に熱酸化膜４
を形成して電極用窓あけを施し、アルミニウムによりエ
ミッタ電極５及びベース電極６を形成している点は第１
実施例と同じである。
第１図と同一部分には同一符号を付しである。この実施
例ではコレクタ領域１としてのシリコン基板にベース領
域２及びエミッタ領域３、を形成し、表面に熱酸化膜４
を形成して電極用窓あけを施し、アルミニウムによりエ
ミッタ電極５及びベース電極６を形成している点は第１
実施例と同じである。
この上に、プラズマＣＶＤ５ ｉＮＮａ３３０００〜５
０００人付着し、その上に３．５〜４．５Ｍｏ１％のＰ
ＳＧ膜９を３０００人〜５０００ Ａ付着し、二層構造
のパッシベーション膜を形成する。なお、エミッタ電極
及びベース電極の各ポンディングパッドを構成するため
にパッシベーション膜に窓あけを行うことも同じである
。
０００人付着し、その上に３．５〜４．５Ｍｏ１％のＰ
ＳＧ膜９を３０００人〜５０００ Ａ付着し、二層構造
のパッシベーション膜を形成する。なお、エミッタ電極
及びベース電極の各ポンディングパッドを構成するため
にパッシベーション膜に窓あけを行うことも同じである
。
この実施例ではプラズマＣＶＤ５ ｉＮＮａ３下にＣＶ
Ｄ５ ｉ Ｏ□がないため製造プロセスが簡略化できる
ため経済的な利点がある。
Ｄ５ ｉ Ｏ□がないため製造プロセスが簡略化できる
ため経済的な利点がある。
以上説明した様に本発明は、パッシベーション膜をプラ
ズマＣＶＤＳｉＮ膜の上にＰＳＧ膜を重ねて形成した構
成とすることにより、樹脂封止型パッケージに収納され
たチップのポンディングパッド部を腐食から防止出来る
効果が確認された。
ズマＣＶＤＳｉＮ膜の上にＰＳＧ膜を重ねて形成した構
成とすることにより、樹脂封止型パッケージに収納され
たチップのポンディングパッド部を腐食から防止出来る
効果が確認された。
即ち耐湿性の効果確認の試験として、プレッシャークツ
カーテスト（ＰＣＴ）を行い、従来構造と本発明構造と
を比較した結果、本発明によるパッシベーション構造で
は、３００ Ｈ（時間）までポンディングパッドとして
のアルミニウム電極の腐食は見られなかった。しかし表
面にＰＳＧ膜のない従来構造では、１００ Ｈぐらいか
らアルミニウム電極に腐食の傾向が現れ、３００ Ｈで
激しく腐食された。したがって、本発明のパッシベーシ
ョン構造を採用することにより、樹脂封止型半導体パッ
ケージにおける耐湿性を向上させることが可能となる。
カーテスト（ＰＣＴ）を行い、従来構造と本発明構造と
を比較した結果、本発明によるパッシベーション構造で
は、３００ Ｈ（時間）までポンディングパッドとして
のアルミニウム電極の腐食は見られなかった。しかし表
面にＰＳＧ膜のない従来構造では、１００ Ｈぐらいか
らアルミニウム電極に腐食の傾向が現れ、３００ Ｈで
激しく腐食された。したがって、本発明のパッシベーシ
ョン構造を採用することにより、樹脂封止型半導体パッ
ケージにおける耐湿性を向上させることが可能となる。
第１図は本発明の第１実施例のチップ断面図、第２図は
本発明の第２実施例のチップ断面図、第３図は従来構造
のチップ断面図である。 １・・・コレクタ領域（シリコン７ｉ１）、２・・・ベ
ース領域、３・・・エミッタ領域、４・・・熱酸化膜、
５・・・エミッタ電極、６・・・ベース電極、７・・・
ＣＶＤ５ ｉＮ、８・・・プラズマＣＶＤＳｉＮ、９・
・・ＰＳＧ。 第１図 第２図 第３図
本発明の第２実施例のチップ断面図、第３図は従来構造
のチップ断面図である。 １・・・コレクタ領域（シリコン７ｉ１）、２・・・ベ
ース領域、３・・・エミッタ領域、４・・・熱酸化膜、
５・・・エミッタ電極、６・・・ベース電極、７・・・
ＣＶＤ５ ｉＮ、８・・・プラズマＣＶＤＳｉＮ、９・
・・ＰＳＧ。 第１図 第２図 第３図
Claims (1)
- １、チップ表面にパッシベーション膜を有する半導体装
置において、前記パッシベーション膜を、少なくとも下
層のプラズマＣＶＤＳｉＮ膜と、この上層のＰＳＧ膜と
で二層に構成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1133288A JPH01185927A (ja) | 1988-01-21 | 1988-01-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1133288A JPH01185927A (ja) | 1988-01-21 | 1988-01-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01185927A true JPH01185927A (ja) | 1989-07-25 |
Family
ID=11775078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1133288A Pending JPH01185927A (ja) | 1988-01-21 | 1988-01-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01185927A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972800A (en) * | 1995-05-10 | 1999-10-26 | Nec Corporation | Method for fabricating a semiconductor device with multi-level structured insulator |
-
1988
- 1988-01-21 JP JP1133288A patent/JPH01185927A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972800A (en) * | 1995-05-10 | 1999-10-26 | Nec Corporation | Method for fabricating a semiconductor device with multi-level structured insulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136364A (en) | Semiconductor die sealing | |
| US5530284A (en) | Semiconductor leadframe structure compatible with differing bond wire materials | |
| JPH06105726B2 (ja) | 半導体集積回路装置 | |
| US6984877B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| JPH01185927A (ja) | 半導体装置 | |
| JPS61187262A (ja) | 半導体素子 | |
| JP3200488B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS615561A (ja) | 半導体装置 | |
| JPS6035525A (ja) | 半導体装置 | |
| JPH06333977A (ja) | 半導体装置及びその製造方法 | |
| JPH0567069B2 (ja) | ||
| JPS58166748A (ja) | 半導体装置 | |
| JPH0294452A (ja) | 半導体装置 | |
| JP3354716B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH03227539A (ja) | 半導体装置 | |
| JPH01255235A (ja) | 半導体装置 | |
| JPS60234352A (ja) | 半導体装置 | |
| JPS60223147A (ja) | 半導体装置とその製造方法 | |
| JPS6129139A (ja) | 半導体装置 | |
| JPS6122659A (ja) | 半導体装置 | |
| JPS6220352A (ja) | 半導体装置 | |
| JPH02128439A (ja) | 半導体装置 | |
| JPH04283950A (ja) | 樹脂封止型半導体装置 | |
| JPH01183126A (ja) | 半導体装置 |