JPH01177630A - マイクロコンピュータ装置 - Google Patents
マイクロコンピュータ装置Info
- Publication number
- JPH01177630A JPH01177630A JP63001255A JP125588A JPH01177630A JP H01177630 A JPH01177630 A JP H01177630A JP 63001255 A JP63001255 A JP 63001255A JP 125588 A JP125588 A JP 125588A JP H01177630 A JPH01177630 A JP H01177630A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- microcomputer
- conversion
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 24
- 238000004364 calculation method Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 abstract description 6
- 230000006870 function Effects 0.000 abstract description 4
- 230000004913 activation Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Safety Devices In Control Systems (AREA)
- Control By Computers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力されたアナログ信号をディジタル値に変
換し、これに基づいて所定の演算、制御を行なうマイク
ロコンピュータ装置に関する。
換し、これに基づいて所定の演算、制御を行なうマイク
ロコンピュータ装置に関する。
近年、多くの分野の機械、装置の制御にマイクロコンピ
ュータ装置が使用されている。マイクロコンピュータ装
置は、検出信号等のアナログ信号を入力し、Ａ／Ｄ変換
器により当該アナログ信号をこれに相当するディジタル
値に変換し、このディジタル値に基づいて所定の演算、
制御を行ない、その結果により機械、装置の動作を制御
する。
ュータ装置が使用されている。マイクロコンピュータ装
置は、検出信号等のアナログ信号を入力し、Ａ／Ｄ変換
器により当該アナログ信号をこれに相当するディジタル
値に変換し、このディジタル値に基づいて所定の演算、
制御を行ない、その結果により機械、装置の動作を制御
する。
このようなマイクロコンピュータ装置にあっては、ディ
ジタル値がＯＮ、ＯＦＦの信号であるため、ディジタル
値を処理する部分からノイズが発生し、このノイズがア
ナログ信号に混入して正確な制御ができなくなるおそれ
がある。したがって、マイクロコンピュータ装置におい
ては、ディジタル値を処理する部分とアナログ値を処理
する部分とは分離した状態で１つの基板上に装架されて
いる。
ジタル値がＯＮ、ＯＦＦの信号であるため、ディジタル
値を処理する部分からノイズが発生し、このノイズがア
ナログ信号に混入して正確な制御ができなくなるおそれ
がある。したがって、マイクロコンピュータ装置におい
ては、ディジタル値を処理する部分とアナログ値を処理
する部分とは分離した状態で１つの基板上に装架されて
いる。
トコロチ、マイクロコンピュータ装置を構成する場合、
実際上は基板サイズの制約等の理由により、ディジタル
値を処理する部分とアナログ信号を処理する部分とは完
全に分離することは不可能であり、前者の部分からのノ
イズがアナログ信号に混入するのを避けることはできず
、その結果、正確な制御ができなくなる場合があシ、マ
イクロコンピュータ装置の信頼性を低下せしめるという
問題があった。
実際上は基板サイズの制約等の理由により、ディジタル
値を処理する部分とアナログ信号を処理する部分とは完
全に分離することは不可能であり、前者の部分からのノ
イズがアナログ信号に混入するのを避けることはできず
、その結果、正確な制御ができなくなる場合があシ、マ
イクロコンピュータ装置の信頼性を低下せしめるという
問題があった。
本発明の目的は、上記従来技術の課題を解決し、ディジ
タル値を処理する部分から発生するノイズがアナログ信
号に影響を及ぼす事態を防止することができるマイクロ
コンピュータ装置を提供するにある。
タル値を処理する部分から発生するノイズがアナログ信
号に影響を及ぼす事態を防止することができるマイクロ
コンピュータ装置を提供するにある。
上記の目的を達成するため、本発明は、Ａ／Ｄ変換器に
よりアナログ信号を、これに相当するディジタル値に変
換し、変換された値に基づいて所定の演算、制御を行な
うマイクロコンピュータ装置において、前記Ａ／Ｄ変換
器の変換動作信号を入力する入力手段と、この入力手段
に変換動作信号が入力されたときディジタル信号の授受
を停止する停止手段とを設けたことを特徴とする。
よりアナログ信号を、これに相当するディジタル値に変
換し、変換された値に基づいて所定の演算、制御を行な
うマイクロコンピュータ装置において、前記Ａ／Ｄ変換
器の変換動作信号を入力する入力手段と、この入力手段
に変換動作信号が入力されたときディジタル信号の授受
を停止する停止手段とを設けたことを特徴とする。
Ａ／Ｄ変換器に変換指令信号が入力されると、Ａ／Ｄ変
換器から、変換開始から変換終了までの間変換動作信号
が出力される。この変換動作信号は入力手段に入力され
、この入力がある間、ディジタル値を処理する部分にお
いては信号の授受が停止手段により停止される。
換器から、変換開始から変換終了までの間変換動作信号
が出力される。この変換動作信号は入力手段に入力され
、この入力がある間、ディジタル値を処理する部分にお
いては信号の授受が停止手段により停止される。
以下、本発明を図示の実施例に基づいて説明する。
第１図は本発明の実施例に係るマイクロコンピュータ装
置のブロック図である。図で、１はマイクロコンピュー
タを示す。マイクロコンピュータ１は、ＣＰＵ（中央処
理装置）、ＲＯＭ（リードオンリ・メモリ）、ＲＡＭ（
ランダムアクセス・メモリ）、レジスタ、入出力部等で
構成され、これらの素子間でディジタル信号の授受が行
なわれて所要の演算、制御が遂行される。２はアナログ
信号をこれに相当するディジタル値に変換するＡ／Ｄ変
換器である。３はＡ／Ｄ変換器２で変換されたディジタ
ル値をマイクロコンピュータ１に出力するデータバスを
示す。ａは外部の検出器等からＡ／Ｄ変換器２に入力さ
れるアナログ信号、ｂはマイクロコンピュータ１からＡ
／Ｄ変換器２にＡ／Ｄ変換の起動を指令する起動指令信
号、ＣはＡ／Ｄ変換器２がＡ／Ｄ変換中か否かをマイク
ロコンピュータ１に報らせる状態信号を示す。なお、１
ａはマイクロコンピュータ１における割込みボートであ
り、状態信号Ｃが入力される。
置のブロック図である。図で、１はマイクロコンピュー
タを示す。マイクロコンピュータ１は、ＣＰＵ（中央処
理装置）、ＲＯＭ（リードオンリ・メモリ）、ＲＡＭ（
ランダムアクセス・メモリ）、レジスタ、入出力部等で
構成され、これらの素子間でディジタル信号の授受が行
なわれて所要の演算、制御が遂行される。２はアナログ
信号をこれに相当するディジタル値に変換するＡ／Ｄ変
換器である。３はＡ／Ｄ変換器２で変換されたディジタ
ル値をマイクロコンピュータ１に出力するデータバスを
示す。ａは外部の検出器等からＡ／Ｄ変換器２に入力さ
れるアナログ信号、ｂはマイクロコンピュータ１からＡ
／Ｄ変換器２にＡ／Ｄ変換の起動を指令する起動指令信
号、ＣはＡ／Ｄ変換器２がＡ／Ｄ変換中か否かをマイク
ロコンピュータ１に報らせる状態信号を示す。なお、１
ａはマイクロコンピュータ１における割込みボートであ
り、状態信号Ｃが入力される。
次に、本実施例の動作を第２図に示すフローチャートを
参照しながら説明する。マイクロコンピュータ１がアナ
ログ信号ａに基づいて所要の制御を実行する場合、マイ
クロコンピュータ１は先ずＡ／Ｄ変換器２に対してＡ／
Ｄ変換を行なわせる起動指令信号すを出力する（第２図
に示す手順Ｓ、）。
参照しながら説明する。マイクロコンピュータ１がアナ
ログ信号ａに基づいて所要の制御を実行する場合、マイ
クロコンピュータ１は先ずＡ／Ｄ変換器２に対してＡ／
Ｄ変換を行なわせる起動指令信号すを出力する（第２図
に示す手順Ｓ、）。
Ａ／Ｄ変換器２は起動指令信号すの入力によりＡ／Ｄ変
換動作を開始すると同時に、それまで低レベルにあった
状態信号Ｃを高レベルとする。マイクロコンピュータ１
は割込みボート１ａに入力される状態信号Ｃをチエツク
することによりＡ／Ｄ変換が開始されたか否かを判断し
く手順Ｓ２）、状態信号Ｃが高レベルになったときＡ／
Ｄ変換器２が動作を開始したと判断する。そして、発振
回路の動作を停止し、周辺素子との接続を断つことによ
り周辺機能を停止させる（手順Ｓ３）。この結果、マイ
クロコンピュータ１における信号の授受は一切なくなり
、ノイズは発生しない。即ち、Ａ／Ｄ変換器２の動作開
始と同時にマイクロコンピュータ１はノイズは全く発生
しない状態となるので、それ以後のアナログ信号にノイ
ズが混入するおそれはなくなり、Ａ／Ｄ変換器２はノイ
ズを含まないアナログ信号の変換を行なうことができる
。
換動作を開始すると同時に、それまで低レベルにあった
状態信号Ｃを高レベルとする。マイクロコンピュータ１
は割込みボート１ａに入力される状態信号Ｃをチエツク
することによりＡ／Ｄ変換が開始されたか否かを判断し
く手順Ｓ２）、状態信号Ｃが高レベルになったときＡ／
Ｄ変換器２が動作を開始したと判断する。そして、発振
回路の動作を停止し、周辺素子との接続を断つことによ
り周辺機能を停止させる（手順Ｓ３）。この結果、マイ
クロコンピュータ１における信号の授受は一切なくなり
、ノイズは発生しない。即ち、Ａ／Ｄ変換器２の動作開
始と同時にマイクロコンピュータ１はノイズは全く発生
しない状態となるので、それ以後のアナログ信号にノイ
ズが混入するおそれはなくなり、Ａ／Ｄ変換器２はノイ
ズを含まないアナログ信号の変換を行なうことができる
。
この状態でマイクロコンピュータ１は再び割込みボー）
１ａの状態信号Ｃをチエツクし、Ａ／Ｄ変換が終了した
か否かを判断する（手順Ｓ４）。−方、Ａ／Ｄ変換器２
はＡ／Ｄ変換が終了すると状態信号Ｃをそれまでの高レ
ベルから低レベルに変更する。マイクロコンピュータ１
はこの状態信号Ｃの立下がりを検出し、Ａ／Ｄ変換が終
了したと判断し、再び発振回路を起動させ、周辺機能を
始動させ会（手順Ｓｓ ）。そして、Ａ／Ｄ変換器２で
変換されたデータをデータバス３を介して読込み（手順
Ｓ６）、これに基づいて所要の演算、制御を実行する。
１ａの状態信号Ｃをチエツクし、Ａ／Ｄ変換が終了した
か否かを判断する（手順Ｓ４）。−方、Ａ／Ｄ変換器２
はＡ／Ｄ変換が終了すると状態信号Ｃをそれまでの高レ
ベルから低レベルに変更する。マイクロコンピュータ１
はこの状態信号Ｃの立下がりを検出し、Ａ／Ｄ変換が終
了したと判断し、再び発振回路を起動させ、周辺機能を
始動させ会（手順Ｓｓ ）。そして、Ａ／Ｄ変換器２で
変換されたデータをデータバス３を介して読込み（手順
Ｓ６）、これに基づいて所要の演算、制御を実行する。
ところで、従来のマイクロコンピュータ装置においては
、Ａ／Ｄ変換器２の変換動作中にあってもマイクロコン
ピュータ１は所要の動作を継続しディジタル信号の授受
によるノイズを発生していた。しかしながら、本実施例
では、上記のようにＡ／Ｄ変換器２の変換動作時にはマ
イクロコンピュータ１の発振および周辺機能を停止させ
るので、アナログ信号にノイズが混入するのを防止する
ことが可能となる。
、Ａ／Ｄ変換器２の変換動作中にあってもマイクロコン
ピュータ１は所要の動作を継続しディジタル信号の授受
によるノイズを発生していた。しかしながら、本実施例
では、上記のようにＡ／Ｄ変換器２の変換動作時にはマ
イクロコンピュータ１の発振および周辺機能を停止させ
るので、アナログ信号にノイズが混入するのを防止する
ことが可能となる。
以上述べたように、本発明では、Ａ／Ｄ変換の変換動作
信号によジディジタル信号の授受を停止するようにした
ので、ディジタル（ｆ１号の処理部からのノイズがディ
ジタル値に変換されるべきアナログ信号に混入するのを
防止することができ、マイクロコンピュータ装置の信頼
性を向上せしめることができる。そして、本発明は、特
に、演其速度よりも精度および信頼度が重視されるマイ
クロコンピュータ装置に有用である。
信号によジディジタル信号の授受を停止するようにした
ので、ディジタル（ｆ１号の処理部からのノイズがディ
ジタル値に変換されるべきアナログ信号に混入するのを
防止することができ、マイクロコンピュータ装置の信頼
性を向上せしめることができる。そして、本発明は、特
に、演其速度よりも精度および信頼度が重視されるマイ
クロコンピュータ装置に有用である。
又、上記のことから、アナログ信号処理部とディジタル
信号処理部との分離を考慮する必要がなくなるので、余
裕のある設計を行なうことができ、基板を小形化するこ
ともできる。
信号処理部との分離を考慮する必要がなくなるので、余
裕のある設計を行なうことができ、基板を小形化するこ
ともできる。
第１図は本発明の実施例に係るマイクロコンピュータ装
置のブロック図、第２図は第１図に示す装置の動作を説
明するフローチャートである。 １・・・・・・マイクロコンピュータ、２・・・・・・
Ａ／Ｄｉ換器、３・・・・・・データバス
置のブロック図、第２図は第１図に示す装置の動作を説
明するフローチャートである。 １・・・・・・マイクロコンピュータ、２・・・・・・
Ａ／Ｄｉ換器、３・・・・・・データバス
Claims (1)
- Ａ／Ｄ変換器によりアナログ信号をこれに相当するディ
ジタル値に変換し、変換された値に基づいて所定の演算
、制御を行なうマイクロコンピュータ装置において、前
記Ａ／Ｄ変換器の変換動作信号を入力する入力手段と、
この入力手段に変換動作信号が入力されたときディジタ
ル信号の授受を停止する停止手段とを設けたことを特徴
とするマイクロコンピュータ装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63001255A JPH01177630A (ja) | 1988-01-08 | 1988-01-08 | マイクロコンピュータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63001255A JPH01177630A (ja) | 1988-01-08 | 1988-01-08 | マイクロコンピュータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01177630A true JPH01177630A (ja) | 1989-07-13 |
Family
ID=11496348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63001255A Pending JPH01177630A (ja) | 1988-01-08 | 1988-01-08 | マイクロコンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01177630A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0415070U (ja) * | 1990-05-23 | 1992-02-06 | ||
| EP0750348A1 (en) * | 1995-06-22 | 1996-12-27 | Nec Corporation | Semiconductor device with electromagnetic radiation reduced |
-
1988
- 1988-01-08 JP JP63001255A patent/JPH01177630A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0415070U (ja) * | 1990-05-23 | 1992-02-06 | ||
| EP0750348A1 (en) * | 1995-06-22 | 1996-12-27 | Nec Corporation | Semiconductor device with electromagnetic radiation reduced |
| US5708372A (en) * | 1995-06-22 | 1998-01-13 | Nec Corporation | Semiconductor device with electromagnetic radiation reduced |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01177630A (ja) | マイクロコンピュータ装置 | |
| JPH01246602A (ja) | プログラマブルコントローラ用特殊機能ユニット | |
| JPS60194647A (ja) | デ−タ伝送システム | |
| KR100240963B1 (ko) | 피엘씨 장치 및 제어방법 | |
| KR100498553B1 (ko) | 보드 이중화 구현 회로 및 방법 | |
| JP2856715B2 (ja) | クロックの周波数多段階変更制御装置および周波数多段階変更制御方法 | |
| JPH0335341A (ja) | ステータス信号検出器 | |
| JPH03142632A (ja) | 初期値決定装置 | |
| JPS61182156A (ja) | プログラマブル・インタフエ−ス | |
| JPH0512592A (ja) | デイジタル制御回路 | |
| JPH05158723A (ja) | 分散処理型制御装置の異常診断装置 | |
| JPH09230914A (ja) | コントローラ | |
| JPH06250864A (ja) | プログラマブルコントローラの誤出力防止方法 | |
| JPH02162470A (ja) | 画像入力装置 | |
| JPH08137722A (ja) | 半導体集積回路装置 | |
| JPS62279430A (ja) | 情報処理装置 | |
| JPS62151943A (ja) | マイクロコンピユ−タのテスト方式 | |
| JPH04109397A (ja) | 割り込みコントロール回路 | |
| JPH03288205A (ja) | プログラマブルコントローラシステム | |
| JPS5856012A (ja) | 割込み制御方式 | |
| JP2006033730A (ja) | 通信信号判別装置 | |
| JPH02189667A (ja) | マイクロコンピュータの制御回路 | |
| JPS6086605A (ja) | デイジタル制御装置 | |
| JPS58189746A (ja) | 処理装置 | |
| JPH03167931A (ja) | 割込制御回路 |