JPS6086605A - デイジタル制御装置 - Google Patents
デイジタル制御装置Info
- Publication number
- JPS6086605A JPS6086605A JP19656883A JP19656883A JPS6086605A JP S6086605 A JPS6086605 A JP S6086605A JP 19656883 A JP19656883 A JP 19656883A JP 19656883 A JP19656883 A JP 19656883A JP S6086605 A JPS6086605 A JP S6086605A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- input
- circuit
- operation panel
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B15/00—Systems controlled by a computer
- G05B15/02—Systems controlled by a computer electric
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はディジタル入出力処理を改良したディジタル
制御装置に関するものである。
制御装置に関するものである。
従来この種の装置として第１図に示すものがめった。図
において１はプロセス、２はこのプロセスを制御−を石
だめの制御装置である。６はプロセス１からのアナ四グ
入力信号をディジタル変換するアナログ入力装置、４は
プロセス１からの接点入力信号をディジタル変換する接
点入力装置、５は中央演算処理ユニット（以下ＣＰＵと
略す）、６はディジタル信号をアナログ信号に変換する
アナログ出力装置、７はディジタル信号を接点信号に変
換する接点出力装置である。
において１はプロセス、２はこのプロセスを制御−を石
だめの制御装置である。６はプロセス１からのアナ四グ
入力信号をディジタル変換するアナログ入力装置、４は
プロセス１からの接点入力信号をディジタル変換する接
点入力装置、５は中央演算処理ユニット（以下ＣＰＵと
略す）、６はディジタル信号をアナログ信号に変換する
アナログ出力装置、７はディジタル信号を接点信号に変
換する接点出力装置である。
また８け制御装置２の操作スイッチ、表示ランプ等が収
納されている操作パネルである。操作パネル８のスイッ
チ入力信号は接点入力装置９によりＣＰＵ５に読み取ら
れ、同様に表示ランプは接点出力装置１０によりＣＰＵ
５からの指令で点滅される。
納されている操作パネルである。操作パネル８のスイッ
チ入力信号は接点入力装置９によりＣＰＵ５に読み取ら
れ、同様に表示ランプは接点出力装置１０によりＣＰＵ
５からの指令で点滅される。
次に動作について説明する。
ＣＰＵ５はアナログ入力装置６を介して睨み取ったプロ
セス１からのアナログ入力信号値、及び接点入力装置４
を介して読み取った接点入力信号値に基づいて制御演算
を行ない、その演算結果をアナログ出力装置６及び接点
出力装置７を介してプロセス１に出力し、このような動
作を続けていくことで、プロセス１のプロセス−Ｉｌｌ
、を一定の値に制御していく。
セス１からのアナログ入力信号値、及び接点入力装置４
を介して読み取った接点入力信号値に基づいて制御演算
を行ない、その演算結果をアナログ出力装置６及び接点
出力装置７を介してプロセス１に出力し、このような動
作を続けていくことで、プロセス１のプロセス−Ｉｌｌ
、を一定の値に制御していく。
また制御装置２の運転員は操作パネル８上の表示ランプ
によりプロセス１の状態あるいは制御装置２の状態を常
に監視し、必要なときは操作パネル８上の操作スイッチ
よシ制御設定値の増減あるいは制御ループの挿入、除外
などの操作を行ないながらプロセス１を制御するもので
心る。
によりプロセス１の状態あるいは制御装置２の状態を常
に監視し、必要なときは操作パネル８上の操作スイッチ
よシ制御設定値の増減あるいは制御ループの挿入、除外
などの操作を行ないながらプロセス１を制御するもので
心る。
従来のディジタル制御装置は以上のように構成されてい
るので、制御演算の内容が複雑になってくると操作パネ
ル８上の操作スイッチの点数が多くなり、その結果接点
入力装置９のノ・−ドウエア規模が大きくなって装置全
体が大型化し、しかもそれに伴いコストが高くなるなど
の欠点があった。
るので、制御演算の内容が複雑になってくると操作パネ
ル８上の操作スイッチの点数が多くなり、その結果接点
入力装置９のノ・−ドウエア規模が大きくなって装置全
体が大型化し、しかもそれに伴いコストが高くなるなど
の欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、操作パネル内に操作スイッチエン
コーダ回路及び割込み発生回路を搭載し、操作スイッチ
が操作されたときＣＰＵに割込みを発生させるとともに
操作スイッチに対応したコードｅｃＰＵの入力ポートへ
出力することにより、操作スイッチの入力用として接点
入力装置を必要としないディジタル制御装置を提供する
ことを目的としている。
めになされたもので、操作パネル内に操作スイッチエン
コーダ回路及び割込み発生回路を搭載し、操作スイッチ
が操作されたときＣＰＵに割込みを発生させるとともに
操作スイッチに対応したコードｅｃＰＵの入力ポートへ
出力することにより、操作スイッチの入力用として接点
入力装置を必要としないディジタル制御装置を提供する
ことを目的としている。
以下、この発明の一実施例を図について説明する。
第２図において１はプロセス、２はこのプロセス１を制
御するだめの制御装置である。６はプロセス１からのア
ナログ入力信号をディジタル変換するアナ目グ入力装置
、４はプロセス１からの接点入力信号をディジタル変換
する接点入力装置、５はＣＰＵ、６はディジタル信号を
アナログ信号に変換するアナログ出力装置、７及び１０
はディジタル信号を接点信号に変換する接点出力装置で
ある。また２１は制御装置２の操作スイッチ、表示ラン
プ等が収納されている操作パネルであり、操作パネル２
１上の表示ランプは接点出力装置１０により点滅を制御
され、また操作スイッチ入力は入力ポート２０及び割込
み信号２１ａにより直接ＣＰＵ５に入力される。
御するだめの制御装置である。６はプロセス１からのア
ナログ入力信号をディジタル変換するアナ目グ入力装置
、４はプロセス１からの接点入力信号をディジタル変換
する接点入力装置、５はＣＰＵ、６はディジタル信号を
アナログ信号に変換するアナログ出力装置、７及び１０
はディジタル信号を接点信号に変換する接点出力装置で
ある。また２１は制御装置２の操作スイッチ、表示ラン
プ等が収納されている操作パネルであり、操作パネル２
１上の表示ランプは接点出力装置１０により点滅を制御
され、また操作スイッチ入力は入力ポート２０及び割込
み信号２１ａにより直接ＣＰＵ５に入力される。
次に操作パネル２１の構成を第３図に示す。操作パネル
２１には割込み発生回路６０と操作スイッチエンコード
回路ろ１が搭載されている。割込み発生回路６０は操作
パネル２１上の操作スイッチ８１〜Ｓｎのいずれかがオ
ンしたときにＣＰＵ５への割込み信号２１ａｅアクテイ
ブにする回路である。また操作スイッチエンコード回路
６１は操作スイッチ８１〜Ｓｎのいずれかがオンしたと
き、オンした操作スイッチに対応するコード信号２０ａ
ｔ発生させる回路でちり、もし２つ以上の操作スイッチ
が同時にオンになったときは番号の若い操作スイッチの
コードを優先的に発生させる。
２１には割込み発生回路６０と操作スイッチエンコード
回路ろ１が搭載されている。割込み発生回路６０は操作
パネル２１上の操作スイッチ８１〜Ｓｎのいずれかがオ
ンしたときにＣＰＵ５への割込み信号２１ａｅアクテイ
ブにする回路である。また操作スイッチエンコード回路
６１は操作スイッチ８１〜Ｓｎのいずれかがオンしたと
き、オンした操作スイッチに対応するコード信号２０ａ
ｔ発生させる回路でちり、もし２つ以上の操作スイッチ
が同時にオンになったときは番号の若い操作スイッチの
コードを優先的に発生させる。
操作パネル２１上の表示ランプＬ１〜Ｌｎについては従
来と等しく、接点出力装＠１０によりその点滅を制御さ
れる。
来と等しく、接点出力装＠１０によりその点滅を制御さ
れる。
次に上述した操作パネル２１を前程として第２図実施例
の動作を説明する。
の動作を説明する。
第２図においてＣＰＵ５はアナログ入力装置６を介して
読み取ったプロセス１からのアナログ入力信号値、及び
接点入力装置４を介して読み取った接点入力信号値に基
づいて制御演算を行ない、その演算結果をアナログ出力
装置６及び接点出力装置７を介してプロセス１へ出力し
、プロセス量を制御していく。
読み取ったプロセス１からのアナログ入力信号値、及び
接点入力装置４を介して読み取った接点入力信号値に基
づいて制御演算を行ない、その演算結果をアナログ出力
装置６及び接点出力装置７を介してプロセス１へ出力し
、プロセス量を制御していく。
一方ＣＰＵ５は操作パネル２１上のいずれかの操作スイ
ッチがオンとなったとき割込み人力２１ａがアクティブ
となるため割込み処理を実行する。
ッチがオンとなったとき割込み人力２１ａがアクティブ
となるため割込み処理を実行する。
割込み処理では入力ポート２０を介して入力した操作ス
イッチコード入力２０ａの内容から、どの操作スイッチ
がオンとなったかを判定しその結果を制御演算を行なっ
ているグロダラムに伝達するという処理が行なわれる。
イッチコード入力２０ａの内容から、どの操作スイッチ
がオンとなったかを判定しその結果を制御演算を行なっ
ているグロダラムに伝達するという処理が行なわれる。
以上のようにＣＰＵ５は操作パネル２１上の操作スイッ
チ８１〜Ｓｎの状態を入力でき、また表示ラングＬ１〜
Ｌｎを接点出力装置Δ１０により点滅することができる
。
チ８１〜Ｓｎの状態を入力でき、また表示ラングＬ１〜
Ｌｎを接点出力装置Δ１０により点滅することができる
。
従って、従来例と同様に運転員は操作パネル２１上の表
示ランプＬ１〜Ｌｎによりプロセス１あるいは制御装置
２の状態を常に監視でき、また操作スイッチ８１〜Ｓｎ
より制御設定値の増減あるいは制御ループの挿入、除外
などの操作を行なえる。
示ランプＬ１〜Ｌｎによりプロセス１あるいは制御装置
２の状態を常に監視でき、また操作スイッチ８１〜Ｓｎ
より制御設定値の増減あるいは制御ループの挿入、除外
などの操作を行なえる。
また操作スイッチ８１〜Ｓｎの入力の回路構成をこうす
ることで、操作スイッチコード入力信号２０ａの本数（
ビット数）をｍ本用意すれば、最大２ｍ個の操作スイッ
チ入力を入力できることになり、ハードウェアの規模を
大きくせず多数の操作スイッチ入力を入力する事ができ
る。
ることで、操作スイッチコード入力信号２０ａの本数（
ビット数）をｍ本用意すれば、最大２ｍ個の操作スイッ
チ入力を入力できることになり、ハードウェアの規模を
大きくせず多数の操作スイッチ入力を入力する事ができ
る。
以上のように、この発明によれば操作パネル上の複数個
の操作スイッチ入力を操作スイッチに対応１７たコード
で入力するようにしたので、制御装置の接点入力装置の
点数を減少させることができ、しかもビット数に応じた
本数の配慰を用意すれば、最大２ 個までの操作スイッ
チの状態を監視できるため、特に大型の制御盤、配電盤
等のパネル操作用としては安価な装置が得られる効果が
ある。
の操作スイッチ入力を操作スイッチに対応１７たコード
で入力するようにしたので、制御装置の接点入力装置の
点数を減少させることができ、しかもビット数に応じた
本数の配慰を用意すれば、最大２ 個までの操作スイッ
チの状態を監視できるため、特に大型の制御盤、配電盤
等のパネル操作用としては安価な装置が得られる効果が
ある。
第１図は従来のディジタル制御装置を示す構成図、第２
図はこの発明の一実施例によるディジタル制御装置を示
す構成図、第３図は第２図実施例の操作パネルを示す構
成図である。 １・−・プロセス、２・・・制御装置、５・・・ＣＰＵ
、２１・・・操作パネル、６０・・・割込み発生回路、
６１・・・操作スイッチエンコード回路。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄
図はこの発明の一実施例によるディジタル制御装置を示
す構成図、第３図は第２図実施例の操作パネルを示す構
成図である。 １・−・プロセス、２・・・制御装置、５・・・ＣＰＵ
、２１・・・操作パネル、６０・・・割込み発生回路、
６１・・・操作スイッチエンコード回路。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄
Claims (1)
- プロセスからの制御入力を受けて該プロセスへ出力すべ
き制御出力を演算処理する中央演算処理ユニットヲ有し
操作パネル上から該プロセスを制御する指令を入力する
ディジタル制御装置において、上記操作パネルからの操
作スイッチ入力をエンコード回路と割込み発生回路とを
経由して上記中央演算処理ユニットに入力させるように
したことを特徴とするディジタル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19656883A JPS6086605A (ja) | 1983-10-18 | 1983-10-18 | デイジタル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19656883A JPS6086605A (ja) | 1983-10-18 | 1983-10-18 | デイジタル制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6086605A true JPS6086605A (ja) | 1985-05-16 |
Family
ID=16359898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19656883A Pending JPS6086605A (ja) | 1983-10-18 | 1983-10-18 | デイジタル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6086605A (ja) |
-
1983
- 1983-10-18 JP JP19656883A patent/JPS6086605A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6086605A (ja) | デイジタル制御装置 | |
| JPS5839301A (ja) | 信号選択方式 | |
| JPS59117602A (ja) | Ｎ：１バツクアツプコントロ−ラ | |
| JPS63303499A (ja) | 情報処理装置 | |
| KR920005597B1 (ko) | 수동 조작 회로 | |
| KR100385454B1 (ko) | 컨트롤시스템에있어서오동작방지회로 | |
| JPH0310961B2 (ja) | ||
| KR950007938B1 (ko) | 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법 | |
| JPH01177630A (ja) | マイクロコンピュータ装置 | |
| JP2692961B2 (ja) | 負荷選択しゃ断装置 | |
| JPS60105004A (ja) | アナログ制御装置 | |
| JPH0697093B2 (ja) | 燃焼器の制御装置 | |
| JPS57159316A (en) | Power supply interrupting system | |
| JPS63121906A (ja) | シミユレ−シヨン装置 | |
| JPH08129401A (ja) | バックアップ手段付き駆動装置 | |
| JPS5862709A (ja) | プログラマブルコントロ−ラ用モニタ−装置 | |
| JPS6295602A (ja) | デイジタル制御装置 | |
| KR970010249B1 (en) | Dual control apparatus | |
| JPH03179928A (ja) | ワイヤレスリモコンの出力制御方式 | |
| JPH0378001A (ja) | 制御装置 | |
| JPS5736307A (ja) | Shiikensuseigyosochinoshutsuryokuseigyohoho | |
| JPH0317722A (ja) | 基準時間割込み方法 | |
| JPS5730004A (en) | Centralized monitoring system | |
| JPS59225434A (ja) | キ−入力装置 | |
| JPH01147761A (ja) | 情報処理システムの構成切替制御方式 |