JPH01171361A - 原稿読取装置 - Google Patents
原稿読取装置Info
- Publication number
- JPH01171361A JPH01171361A JP62333520A JP33352087A JPH01171361A JP H01171361 A JPH01171361 A JP H01171361A JP 62333520 A JP62333520 A JP 62333520A JP 33352087 A JP33352087 A JP 33352087A JP H01171361 A JPH01171361 A JP H01171361A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- line
- built
- sensor
- external memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 55
- 238000010586 diagram Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/195—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a two-dimensional array or a combination of two-dimensional arrays
- H04N1/19505—Scanning picture elements spaced apart from one another in at least one direction
- H04N1/19515—Scanning picture elements spaced apart from one another in at least one direction in two directions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/195—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a two-dimensional array or a combination of two-dimensional arrays
- H04N1/19505—Scanning picture elements spaced apart from one another in at least one direction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/195—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a two-dimensional array or a combination of two-dimensional arrays
- H04N1/19584—Combination of arrays
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Scanning Arrangements (AREA)
- Facsimile Heads (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、千鳥状に配列した密着センサを用いる画像読
取装置に関し、特に読取速度の向上を実現する技術に関
するものである。
取装置に関し、特に読取速度の向上を実現する技術に関
するものである。
原稿画像の濃淡を光電的に読取るものとして、読取るべ
き原稿の幅方向に渡って複数の非晶質シリコン等からな
る受光素子をライン状に並べたラインセンサが知られて
いる。このようなラインセンサを使って、Ａ４サイズの
原稿の短手方向（約３００ｍｍ）を１６ｄａｔ（ｉ！ｉ
素）７ｍｍの撮像度で等倍読取する場合には、約３００
ｍｍの基板上に約４８００個の受光素子を有した１本の
ラインセンサが必要となる。しかし、同一基板上にこの
ような多数の受光素子を欠落なく、且つ、感度を略均−
に形成するのは難しく、従って、歩留り等の改善がなさ
れない限り、コスト的にも実用的でない。
き原稿の幅方向に渡って複数の非晶質シリコン等からな
る受光素子をライン状に並べたラインセンサが知られて
いる。このようなラインセンサを使って、Ａ４サイズの
原稿の短手方向（約３００ｍｍ）を１６ｄａｔ（ｉ！ｉ
素）７ｍｍの撮像度で等倍読取する場合には、約３００
ｍｍの基板上に約４８００個の受光素子を有した１本の
ラインセンサが必要となる。しかし、同一基板上にこの
ような多数の受光素子を欠落なく、且つ、感度を略均−
に形成するのは難しく、従って、歩留り等の改善がなさ
れない限り、コスト的にも実用的でない。
そこで、約４００個程度の受光素子からなるラインセン
サを複数本その走査方向に並べて、ｌラインの画像を各
ラインセンサで分割して読み取ることが考えられる。こ
のようにすると、同−基板上に形成すべき受光素子の数
がそれ程多くないので、歩留りの向上及びそれに伴う前
述したコスト的な問題がある程度解消できる。
サを複数本その走査方向に並べて、ｌラインの画像を各
ラインセンサで分割して読み取ることが考えられる。こ
のようにすると、同−基板上に形成すべき受光素子の数
がそれ程多くないので、歩留りの向上及びそれに伴う前
述したコスト的な問題がある程度解消できる。
しかしながら、ラインセンサの両端には画像読取に用い
ることのできない無効ビットが存在しており、従って、
複数のラインセンサを１ライン上に並べた場合には読取
不能領域が発生する。そこで、複数のラインセンサを隣
接したうインセンサの読取ラインが異なるよう例えば千
鳥状に配列することが考えられる。
ることのできない無効ビットが存在しており、従って、
複数のラインセンサを１ライン上に並べた場合には読取
不能領域が発生する。そこで、複数のラインセンサを隣
接したうインセンサの読取ラインが異なるよう例えば千
鳥状に配列することが考えられる。
複数のラインセンサを千鳥状に配列した場合、隣接した
ラインセンサは相異なる原稿面を読取走査することにな
る。すなわち、原稿とラインセンサとをラインセンサの
走査方向に対して垂直方向に相対移動して原稿面を読み
取ると、原稿を先行して走査する第１列のラインセンサ
からの信号とそれに続く第２列のラインセンサからの信
号との間には隣合ったラインセンサ間の泣面ずれに相当
する時間的なずれを生じる。例えば１ｍｍ当り１６画素
の高解像度を必要とする複写装置等では、このずれの影
響が複写像にその読取におけるずれとして現れてしまい
好ましくない。また、カラー画像の読み取りにおいては
、このずれがカラーバランスにも影響を与える。
ラインセンサは相異なる原稿面を読取走査することにな
る。すなわち、原稿とラインセンサとをラインセンサの
走査方向に対して垂直方向に相対移動して原稿面を読み
取ると、原稿を先行して走査する第１列のラインセンサ
からの信号とそれに続く第２列のラインセンサからの信
号との間には隣合ったラインセンサ間の泣面ずれに相当
する時間的なずれを生じる。例えば１ｍｍ当り１６画素
の高解像度を必要とする複写装置等では、このずれの影
響が複写像にその読取におけるずれとして現れてしまい
好ましくない。また、カラー画像の読み取りにおいては
、このずれがカラーバランスにも影響を与える。
そこで、複数のラインセンサで分割して読み取った画像
信号から１ラインの連続信号を得るためには、少なくと
も原稿を先行して走査する第１列のラインセンサから出
力される信号を記憶せしめ、それに、続く第２列のライ
ンセンサからの信号出力に同期して読み出すことが必要
となる。この場合、例えばずれ量が２５０μｍで、解像
度が１６ｄｏｔ／ｍｍであるとすると、４ライン分の遅
延が必要となる。
信号から１ラインの連続信号を得るためには、少なくと
も原稿を先行して走査する第１列のラインセンサから出
力される信号を記憶せしめ、それに、続く第２列のライ
ンセンサからの信号出力に同期して読み出すことが必要
となる。この場合、例えばずれ量が２５０μｍで、解像
度が１６ｄｏｔ／ｍｍであるとすると、４ライン分の遅
延が必要となる。
ここにおいて、第１列目から続み出した信号をデジタル
信号に変換した後記憶する方法と、デジタル信号に変換
する前のアナログ信号を記憶する方法とが考えられ、セ
ンサ外部に補正用デジタルメモリを設けたり、センサに
アナログメモリを内蔵して出力遅延手段とし、出力デー
タを遅延させてずれを補正するような種々の提案（例え
ば特開昭６０−１６７６０号公報、同６０−３１３５７
号公報、同６０−３１３５８号公報、同６０−１３４１
６６〜８号公報、同６１−２６９４６２号公幸Ｕ）がな
されている。
信号に変換した後記憶する方法と、デジタル信号に変換
する前のアナログ信号を記憶する方法とが考えられ、セ
ンサ外部に補正用デジタルメモリを設けたり、センサに
アナログメモリを内蔵して出力遅延手段とし、出力デー
タを遅延させてずれを補正するような種々の提案（例え
ば特開昭６０−１６７６０号公報、同６０−３１３５７
号公報、同６０−３１３５８号公報、同６０−１３４１
６６〜８号公報、同６１−２６９４６２号公幸Ｕ）がな
されている。
前者の方法によると、デジタル化された信号を取扱うの
で、その取扱いが容易であり、また、外部からの影響を
受けにくい点で好ましい。しかし、デジタル信号を記憶
するために膨大な容量をもったメモリが必要となる。例
えばデジタル信号が８ビツトであって隣合ったラインセ
ンサ間のずれが４ライン分であるとすると、前述した１
０００個の受光素子からなるラインセンサ１本に対して
、少な（とも８ビットｘｉｏｏｏ個×４ラインー３２０
００ビットもの記憶容量を必要とするという欠点もある
。そこで、更にこの欠点をも除去すべくアナログ信号を
デジタル信号に変換する前に記憶する方法が採用されて
いた。
で、その取扱いが容易であり、また、外部からの影響を
受けにくい点で好ましい。しかし、デジタル信号を記憶
するために膨大な容量をもったメモリが必要となる。例
えばデジタル信号が８ビツトであって隣合ったラインセ
ンサ間のずれが４ライン分であるとすると、前述した１
０００個の受光素子からなるラインセンサ１本に対して
、少な（とも８ビットｘｉｏｏｏ個×４ラインー３２０
００ビットもの記憶容量を必要とするという欠点もある
。そこで、更にこの欠点をも除去すべくアナログ信号を
デジタル信号に変換する前に記憶する方法が採用されて
いた。
第７図はアナログメモリを内蔵したラインセンサの「″
路構成を示す図、第８図は第７図に示すアナログメモリ
の駆動信号の例を示す図、第９図は読み出し制御を説明
するための図、第１０図はアナログメモリの駆動信号の
パターン例を示す図である。
路構成を示す図、第８図は第７図に示すアナログメモリ
の駆動信号の例を示す図、第９図は読み出し制御を説明
するための図、第１０図はアナログメモリの駆動信号の
パターン例を示す図である。
第７図に示すラインセンサは、内蔵するアナログメモリ
として垂直方向のシフトレジスタを設け、７段のライン
シフトゲートφ■１〜φ■７のアクセス条件を変えるこ
とによって、０〜６ラインの間の遅延量の選択を可能と
するものであり、Ｓ Ｈはシフトゲート、φＩＡは第１
相のクロック、φ２Ａは第２相のクロック、φ２Ｂは第
２相の最終段クロック、Ｒ３はリセットゲート、ＯＤは
出力トランジスタドレイン、Ｏ３は出力トランジスタソ
ース、ＩＣは入力ゲートである。このラインセンサでは
、１ライン出力時間Ｔｅｘｐが第８図（ｂ）に示すよう
に垂直レジスタ駆動時間Ｔｖと水平レジスタ駆動時間Ｔ
、から構成されている。そして、垂直レジスタ駆動時間
Ｔｖにより遅延ライン数を制御している。遅延ライン数
をｒＯＪに設定した駆動信号の例を示したのが同図（ａ
ｌである。
として垂直方向のシフトレジスタを設け、７段のライン
シフトゲートφ■１〜φ■７のアクセス条件を変えるこ
とによって、０〜６ラインの間の遅延量の選択を可能と
するものであり、Ｓ Ｈはシフトゲート、φＩＡは第１
相のクロック、φ２Ａは第２相のクロック、φ２Ｂは第
２相の最終段クロック、Ｒ３はリセットゲート、ＯＤは
出力トランジスタドレイン、Ｏ３は出力トランジスタソ
ース、ＩＣは入力ゲートである。このラインセンサでは
、１ライン出力時間Ｔｅｘｐが第８図（ｂ）に示すよう
に垂直レジスタ駆動時間Ｔｖと水平レジスタ駆動時間Ｔ
、から構成されている。そして、垂直レジスタ駆動時間
Ｔｖにより遅延ライン数を制御している。遅延ライン数
をｒＯＪに設定した駆動信号の例を示したのが同図（ａ
ｌである。
−Ｓ的に画像読取装置における縮小・拡大は、主走査方
向はビデオ回路中での信号の間引き、水増し、その他の
処理により行い、副走査方向は副走査方向の移動速度の
増減により行っている。
向はビデオ回路中での信号の間引き、水増し、その他の
処理により行い、副走査方向は副走査方向の移動速度の
増減により行っている。
そこで、画像読取装置おける読取速度（単位時間当たり
の読取ライン数）は固定とし、移動速度を変えることに
より副走査方向の解像度を変えることになる。すなわち
、例えば縮拡率１００％時にｌ ５ ｄ ｏ ｔ ／
ｍ ｍの解像度であれば、の如き関係になる。従って、
拡大率の増加につれ、解像度が上がることになり、よっ
て、前記の千鳥配列の差２５０μｍを補正するための必
要ラインメモリ数も増大することになる。
の読取ライン数）は固定とし、移動速度を変えることに
より副走査方向の解像度を変えることになる。すなわち
、例えば縮拡率１００％時にｌ ５ ｄ ｏ ｔ ／
ｍ ｍの解像度であれば、の如き関係になる。従って、
拡大率の増加につれ、解像度が上がることになり、よっ
て、前記の千鳥配列の差２５０μｍを補正するための必
要ラインメモリ数も増大することになる。
こうなるともはや、前記のセンサ内蔵アナログメモリの
みで必要な遅延を実現することは不可能となり、そこで
外部メモリとの併用が行われるようになった。この場合
の内蔵メモリと外部メモリの遅延量の割り当て例を示し
たのが第９図である。
みで必要な遅延を実現することは不可能となり、そこで
外部メモリとの併用が行われるようになった。この場合
の内蔵メモリと外部メモリの遅延量の割り当て例を示し
たのが第９図である。
外部メモリとの併用では、第９図に示すように先行セン
サチップ２１側におけるＡ／Ｄ変換器２５の出力に外部
メモリ２７を接続し、縮拡率の設定に応じて制御部２８
が先行センサチップ２１側における内蔵メモリ２３と外
部メモリ２７に遅延ライン数を割り当て設定する。他方
、後続センサチップ２２側における内蔵メモリ２４は、
遅延ライン数「０」に固定される。遅延ライン数ｒＯＪ
の場合には、ラインシフトゲートφＶ１〜φｖ７を第８
図（ａｌに示す駆動信号により制御することによって実
現しているが、遅延ライン数を増やす場合には、第８図
（ａｌに示すタイミングにおいて第１０図に示すように
ラインシフトゲートφｖ１以外のラインシフトゲートφ
Ｖ２〜φ■７を遅延ライン数分だけラインシフトゲート
φ■１よす速いタイミングにしている。なお、第１０図
（ａｌ〜（ｆｌはそれぞれ遅延ライン数「１」〜「６」
のタイミングを示している。
サチップ２１側におけるＡ／Ｄ変換器２５の出力に外部
メモリ２７を接続し、縮拡率の設定に応じて制御部２８
が先行センサチップ２１側における内蔵メモリ２３と外
部メモリ２７に遅延ライン数を割り当て設定する。他方
、後続センサチップ２２側における内蔵メモリ２４は、
遅延ライン数「０」に固定される。遅延ライン数ｒＯＪ
の場合には、ラインシフトゲートφＶ１〜φｖ７を第８
図（ａｌに示す駆動信号により制御することによって実
現しているが、遅延ライン数を増やす場合には、第８図
（ａｌに示すタイミングにおいて第１０図に示すように
ラインシフトゲートφｖ１以外のラインシフトゲートφ
Ｖ２〜φ■７を遅延ライン数分だけラインシフトゲート
φ■１よす速いタイミングにしている。なお、第１０図
（ａｌ〜（ｆｌはそれぞれ遅延ライン数「１」〜「６」
のタイミングを示している。
ところが、その後のメモリＩＣの低価格化に伴い、より
多くの遅延を外部メモリで行わせる方式が有利となって
いる。すなわち、外部のメモリの容量が増え、コストア
ンプになるという側面はあるが、面倒な内蔵ラインメモ
リの遅延量の切替が不要になるというメリットがあるた
めである。このメリットを生かすためには、第９図（ｂ
ｌに示すように先行センサチップ３１側における内蔵メ
モリ３３の遅延ライン数を最小の「２」で固定した駆動
方式が採用される。同図（ａｌに示す例の場合には、縮
拡率５０％〜４００％の間で設定するため、内蔵メモリ
３３により遅延ライン数「２」〜「６」、外部メモリ３
７により遅延ライン数ｒＯＪ〜「１０」の間で遅延量を
振り分けているが、同図（ｂｌに示す例の場合には、外
部メモリ３７のみを遅延ライン数「０」〜「１４」の間
で変化させることになる。同様に外部メモリで遅延量を
切り換えるため、内蔵メモリで特に遅延の必要がないと
いうことから、先行、後続センサチップとも遅延量を同
じ値の「０」に固定すれば、設定のための回路はさらに
簡素化することができる。この方式はすなわち、ライン
センサがもともと内蔵メモリを有していない場合に幇い
て、千鳥状配列補正を実現させようとする場合の方法そ
のものである。つまり、時間の経過、ニーズの変化によ
り、先に説明した「アナログメモリの採用」の提案（特
開昭６０−３１３５７．８号公報）がその効果を失いつ
つあるとも言える。
多くの遅延を外部メモリで行わせる方式が有利となって
いる。すなわち、外部のメモリの容量が増え、コストア
ンプになるという側面はあるが、面倒な内蔵ラインメモ
リの遅延量の切替が不要になるというメリットがあるた
めである。このメリットを生かすためには、第９図（ｂ
ｌに示すように先行センサチップ３１側における内蔵メ
モリ３３の遅延ライン数を最小の「２」で固定した駆動
方式が採用される。同図（ａｌに示す例の場合には、縮
拡率５０％〜４００％の間で設定するため、内蔵メモリ
３３により遅延ライン数「２」〜「６」、外部メモリ３
７により遅延ライン数ｒＯＪ〜「１０」の間で遅延量を
振り分けているが、同図（ｂｌに示す例の場合には、外
部メモリ３７のみを遅延ライン数「０」〜「１４」の間
で変化させることになる。同様に外部メモリで遅延量を
切り換えるため、内蔵メモリで特に遅延の必要がないと
いうことから、先行、後続センサチップとも遅延量を同
じ値の「０」に固定すれば、設定のための回路はさらに
簡素化することができる。この方式はすなわち、ライン
センサがもともと内蔵メモリを有していない場合に幇い
て、千鳥状配列補正を実現させようとする場合の方法そ
のものである。つまり、時間の経過、ニーズの変化によ
り、先に説明した「アナログメモリの採用」の提案（特
開昭６０−３１３５７．８号公報）がその効果を失いつ
つあるとも言える。
しかしながら、アナログメモリ内蔵のセンサが主流を占
め、このようなセンサを使用せざるを得ない場合におい
ては、「アナログメモリは不要であるが、この内蔵され
たアナログメモリ部の制御を実施しなければセンサ出力
を外部に取り出すことができない」という現実があるわ
けで、センサの使われ方によっては、この制御の存在が
障害となる。
め、このようなセンサを使用せざるを得ない場合におい
ては、「アナログメモリは不要であるが、この内蔵され
たアナログメモリ部の制御を実施しなければセンサ出力
を外部に取り出すことができない」という現実があるわ
けで、センサの使われ方によっては、この制御の存在が
障害となる。
すなわち、外部メモリで遅延量を切り換えるため、アナ
ログメモリは上記のように遅延量「０」に固定されると
、第８図（ａｌに示す信号がラインシフトゲートφ■１
〜φ■７、シフトゲートＳＨに入力される。この時、入
力パルス幅、パルス間隔をＴとすると全体で１６Ｔの時
間が必要となる。
ログメモリは上記のように遅延量「０」に固定されると
、第８図（ａｌに示す信号がラインシフトゲートφ■１
〜φ■７、シフトゲートＳＨに入力される。この時、入
力パルス幅、パルス間隔をＴとすると全体で１６Ｔの時
間が必要となる。
そこで、Ｔの設定標準値を２μｓｅｃとすると、全体で
３２μｓｅｃの時間が必要となる。同図（ｂ）に示す如
（、この垂直レジスタ駆動中は本来のＣＯＤレジスタは
ストップさせておく必要がある。
３２μｓｅｃの時間が必要となる。同図（ｂ）に示す如
（、この垂直レジスタ駆動中は本来のＣＯＤレジスタは
ストップさせておく必要がある。
このように両レジスタの駆動を時分割するのは、垂直レ
ジスタ駆動中に水平レジスタを駆動させて出力を読み出
すと、８Ｍｍノイズが重畳されるためである。しかし上
記の水平レジスタ駆動時間Ｔ。
ジスタ駆動中に水平レジスタを駆動させて出力を読み出
すと、８Ｍｍノイズが重畳されるためである。しかし上
記の水平レジスタ駆動時間Ｔ。
に対する垂直レジスタ駆動時間Ｔｖの比が大きくなると
、それだけ読取効率が悪化する。
、それだけ読取効率が悪化する。
第８図（ａｌ、Ｑ）ｌに示す例において、センサのビデ
オレートをｆ（ＭＨｚ）とすると、■ライン出力時間Ｔ
ｅｘｐは、 Ｔｅｘｐ＝３０００Ｘ１／ｆ＋３２ （、ｃ＋５ｅｃ）
となる。従って、１６ ｄ ｏ ｔ／ｍｍの場合におけ
る読取速度ｖ （ｍｍ／ ｓ ｅ ｃ ）はＴｅｘｐＸ
１６ であることにより、読取速度Ｖとビデオレーｌ−ｆの関
係が求まる。この結果をプロットしたのが第４図の垂直
レジスフ駆動時間ＴＶ＝３２μｓｅｃの特性である。同
様にして、レジスタを内蔵していない場合について、計
算した結果を示したのが図中の垂直レジスフ駆動時間Ｔ
ｖ＝４μｓｅｃの特性である。この場合でも、ラインシ
フトゲートφ■１〜φ■７の駆動は不要となるが、シフ
トゲートＳＨの駆動は必要なため、垂直レジスフ駆動時
間Ｔｖが０とはならない。
オレートをｆ（ＭＨｚ）とすると、■ライン出力時間Ｔ
ｅｘｐは、 Ｔｅｘｐ＝３０００Ｘ１／ｆ＋３２ （、ｃ＋５ｅｃ）
となる。従って、１６ ｄ ｏ ｔ／ｍｍの場合におけ
る読取速度ｖ （ｍｍ／ ｓ ｅ ｃ ）はＴｅｘｐＸ
１６ であることにより、読取速度Ｖとビデオレーｌ−ｆの関
係が求まる。この結果をプロットしたのが第４図の垂直
レジスフ駆動時間ＴＶ＝３２μｓｅｃの特性である。同
様にして、レジスタを内蔵していない場合について、計
算した結果を示したのが図中の垂直レジスフ駆動時間Ｔ
ｖ＝４μｓｅｃの特性である。この場合でも、ラインシ
フトゲートφ■１〜φ■７の駆動は不要となるが、シフ
トゲートＳＨの駆動は必要なため、垂直レジスフ駆動時
間Ｔｖが０とはならない。
この図に示された如く、センサを高ビデオレードで稼動
させ、２００ｍｍ／ｓｅｃ弱という高速での読み取りを
実現させようとする時には、垂直レジスタ駆動時間Ｔｖ
の影古が無視できない。
させ、２００ｍｍ／ｓｅｃ弱という高速での読み取りを
実現させようとする時には、垂直レジスタ駆動時間Ｔｖ
の影古が無視できない。
本発明は、この点に鑑み為されたものであり、上記の垂
直レジスタ駆動時間Ｔｖの値を短縮することにより、高
速読取を可能ならしめる原稿読取装置を提供することを
目的とするものである。
直レジスタ駆動時間Ｔｖの値を短縮することにより、高
速読取を可能ならしめる原稿読取装置を提供することを
目的とするものである。
そのために本発明の原稿読取装置は、複数の受光素子か
らなりアナログ画像信号を記憶する記憶手段が出力遅延
手段として内蔵されたラインセンサ複数本をその走査方
向に千鳥状に配列した原稿読取装置において、先行、後
続の各ラインセンサに内蔵する出力遅延手段に１ライン
分以上の同一遅延量を設定し、先行ラインセンサに接続
する外部のメモリにより縮拡率に応した遅延ライン数の
調整を行うことを特徴とするものである。
らなりアナログ画像信号を記憶する記憶手段が出力遅延
手段として内蔵されたラインセンサ複数本をその走査方
向に千鳥状に配列した原稿読取装置において、先行、後
続の各ラインセンサに内蔵する出力遅延手段に１ライン
分以上の同一遅延量を設定し、先行ラインセンサに接続
する外部のメモリにより縮拡率に応した遅延ライン数の
調整を行うことを特徴とするものである。
本発明の原稿読取装置では、先行、後続の各ラインセン
サに内蔵する出力遅延手段に１ライン分以上の同一遅延
量を設定することにより、その遅延量に対応して垂直レ
ジスタにおける転送時間が短縮できる。他方、遅延なし
にした場合には、そのために各段階の垂直レジスタを転
送するため、１ライン出力時間における垂直レジスタで
の転送時間が長くなる。そのため遅延なしに比べて出力
遅延手段における駆動時間を短縮することができ、その
分、高速読取が可能となる。
サに内蔵する出力遅延手段に１ライン分以上の同一遅延
量を設定することにより、その遅延量に対応して垂直レ
ジスタにおける転送時間が短縮できる。他方、遅延なし
にした場合には、そのために各段階の垂直レジスタを転
送するため、１ライン出力時間における垂直レジスタで
の転送時間が長くなる。そのため遅延なしに比べて出力
遅延手段における駆動時間を短縮することができ、その
分、高速読取が可能となる。
以下、図面を参照しつつ実施例を説明する。
第１図は本発明の原稿読取装置の１実施例を説明するた
めの図、第２図は垂直レジスタの駆動信号の例を示す図
、第３図は１ラインの露光時間における垂直レジスタ駆
動時間と水平レジスタ駆動時間の関係を説明するための
図、第４図はビデオレートと読取速度との関係を示す図
である。図中、１と２は内蔵メモリ、３と４はＡ／Ｄ変
換器、５は外部メモリ、６は制御部を示す。
めの図、第２図は垂直レジスタの駆動信号の例を示す図
、第３図は１ラインの露光時間における垂直レジスタ駆
動時間と水平レジスタ駆動時間の関係を説明するための
図、第４図はビデオレートと読取速度との関係を示す図
である。図中、１と２は内蔵メモリ、３と４はＡ／Ｄ変
換器、５は外部メモリ、６は制御部を示す。
第１図において、内蔵メモリ１は、先行センサチップの
遅延ラインを制御するものであり、内蔵メモリ２は、後
続センサチップの遅延ラインを制御するものである。本
発明の原稿読取装置では、これらの内蔵メモリ１．２を
一定の遅延ライン数に設定して固定し、相互の遅延ライ
ンの調整は、外部メモリ５により行う。従って、制御部
６は、縮拡率に応じて外部メモリ５の遅延ライン数を調
整する。ここで、内蔵メモリ１．２を一定の遅延ライン
数に設定して固定するため、同じパルス列信号により複
数のラインシフトゲートを駆動することができる。その
ため、例えば遅延ｒｌＪ〜遅延「６」までを第２図（ａ
）〜（ｆ）に示す駆動信号とすることができる。特に、
遅延ライン数を第１図（ｂｌに示すように「３」に設定
して固定した場合には、第２図（ｃｌに示すように偶数
段と奇数段とに分けて同時に駆動する２Ｍ類のパルス列
信号を垂直レジスタ駆動信号とすることができる。
遅延ラインを制御するものであり、内蔵メモリ２は、後
続センサチップの遅延ラインを制御するものである。本
発明の原稿読取装置では、これらの内蔵メモリ１．２を
一定の遅延ライン数に設定して固定し、相互の遅延ライ
ンの調整は、外部メモリ５により行う。従って、制御部
６は、縮拡率に応じて外部メモリ５の遅延ライン数を調
整する。ここで、内蔵メモリ１．２を一定の遅延ライン
数に設定して固定するため、同じパルス列信号により複
数のラインシフトゲートを駆動することができる。その
ため、例えば遅延ｒｌＪ〜遅延「６」までを第２図（ａ
）〜（ｆ）に示す駆動信号とすることができる。特に、
遅延ライン数を第１図（ｂｌに示すように「３」に設定
して固定した場合には、第２図（ｃｌに示すように偶数
段と奇数段とに分けて同時に駆動する２Ｍ類のパルス列
信号を垂直レジスタ駆動信号とすることができる。
従来採用されている遅延「０」設定のための駆動信号で
は、ｌライン出力時間でラインシフトゲートを転送して
しまうため、第８図（ａｌに示すようにそのパターンが
この１例しかなく、従って、垂直レジスタ駆動時間Ｔｖ
を１６Ｔ以下に短縮することはできない。
は、ｌライン出力時間でラインシフトゲートを転送して
しまうため、第８図（ａｌに示すようにそのパターンが
この１例しかなく、従って、垂直レジスタ駆動時間Ｔｖ
を１６Ｔ以下に短縮することはできない。
先にも説明したが、第３図に示すように１ライン出力時
間Ｔｅ ｘｐは、垂直レジスタ駆動時間Ｔ９と水平レジ
スタ駆動時間Ｔｌｌの合計であるから、センサのビデオ
レートを上げずに読取速度を上げるには、垂直レジスタ
駆動時間Ｔｖを小さくしなければならない。この点、第
２図に示すように遅延ライン数を「１」以上に設定する
と、各遅延ライン数毎に垂直レジスフ駆動時間Ｔｖを最
短にするパターンがあり、遅延「０」の場合より垂直レ
ジスタ駆動時間Ｔｖを短くできることが判る。なかでも
、遅延ライン数「３」の場合には、垂直レジスタ駆動時
間Ｔ、を僅か４Ｔとすることができ、従来の１６Ｔであ
った遅延ｒＯＪの場合に比べて１／４に垂直レジスタ駆
動時間ＴＶを短縮できる。
間Ｔｅ ｘｐは、垂直レジスタ駆動時間Ｔ９と水平レジ
スタ駆動時間Ｔｌｌの合計であるから、センサのビデオ
レートを上げずに読取速度を上げるには、垂直レジスタ
駆動時間Ｔｖを小さくしなければならない。この点、第
２図に示すように遅延ライン数を「１」以上に設定する
と、各遅延ライン数毎に垂直レジスフ駆動時間Ｔｖを最
短にするパターンがあり、遅延「０」の場合より垂直レ
ジスタ駆動時間Ｔｖを短くできることが判る。なかでも
、遅延ライン数「３」の場合には、垂直レジスタ駆動時
間Ｔ、を僅か４Ｔとすることができ、従来の１６Ｔであ
った遅延ｒＯＪの場合に比べて１／４に垂直レジスタ駆
動時間ＴＶを短縮できる。
この時の読取速度Ｖとビデオレートｆとの関係を示した
のが第４図中の垂直レジスタ駆動時間Ｔｖ−８μｓｅｃ
の特性である。因に、レジスタを内蔵していない場合（
ＴＶ−４μ５ｅｃ）、本発明で遅延ライン数「３」とし
た場合（Ｔｖ＝８μ５ｅｃ）、及び第８図〜第１０図に
より説明した従来例による場合（ＴＶ＝３２μ５ｅｃ）
の場合における読取速度Ｖとビデオレートｆとの関係を
具体的に数値で比較すると、 る。
のが第４図中の垂直レジスタ駆動時間Ｔｖ−８μｓｅｃ
の特性である。因に、レジスタを内蔵していない場合（
ＴＶ−４μ５ｅｃ）、本発明で遅延ライン数「３」とし
た場合（Ｔｖ＝８μ５ｅｃ）、及び第８図〜第１０図に
より説明した従来例による場合（ＴＶ＝３２μ５ｅｃ）
の場合における読取速度Ｖとビデオレートｆとの関係を
具体的に数値で比較すると、 る。
すなわち、センサの内蔵メモリを使用しての千鳥補正を
実施しない場合でも、全センサチップに同一の「１」ラ
イン以上の遅延を行わせることにより上記垂直レジスタ
駆動時間ＴＶを大幅に短縮でき、読取時間を短縮できる
ことになる。なお、垂直レジスタ駆動時間Ｔｖを最短に
できる場合は、遅延ライン数が、そのセンサにおいて実
現可能な最大遅延ライン数の半分（奇数の場合には、半
値を切上げ）に設定された時である。このときには、ラ
インシフトゲートφ■４、シフトゲートＳＨは、タイミ
ング差を有する２種頚のパルス列信号で実現できる。そ
のため、回路の簡素化も図ることができる。
実施しない場合でも、全センサチップに同一の「１」ラ
イン以上の遅延を行わせることにより上記垂直レジスタ
駆動時間ＴＶを大幅に短縮でき、読取時間を短縮できる
ことになる。なお、垂直レジスタ駆動時間Ｔｖを最短に
できる場合は、遅延ライン数が、そのセンサにおいて実
現可能な最大遅延ライン数の半分（奇数の場合には、半
値を切上げ）に設定された時である。このときには、ラ
インシフトゲートφ■４、シフトゲートＳＨは、タイミ
ング差を有する２種頚のパルス列信号で実現できる。そ
のため、回路の簡素化も図ることができる。
第５図に本発明のラインセンサを使った画像読取装置の
ユニットの構成例を示す図、第６図は従来例と本発明と
における最短ケースのドライブＩＣの回路構成例を示す
図であり、（ａｌは従来の遅延ｒＯＪ設定による例、（
ｂｌは本発明の遅延「３」設定による例であり、１１は
原稿、１２は光源、１３はロンドレンズアレイ、１４は
密着センサ、１５は回路基板、１６は屈曲ケーブル、１
７は走査ユニットを示す。
ユニットの構成例を示す図、第６図は従来例と本発明と
における最短ケースのドライブＩＣの回路構成例を示す
図であり、（ａｌは従来の遅延ｒＯＪ設定による例、（
ｂｌは本発明の遅延「３」設定による例であり、１１は
原稿、１２は光源、１３はロンドレンズアレイ、１４は
密着センサ、１５は回路基板、１６は屈曲ケーブル、１
７は走査ユニットを示す。
第５図において、原稿１１は読み取られるべき画像面が
下向きにセットされ、走査ユニット１７がその下面を矢
印方向（読取時移動方向）へ移動し、蛍光灯やハロゲン
ランプ、ＬＥＤ （発光ダイオード）等の光源１２によ
り画像面を露光する。
下向きにセットされ、走査ユニット１７がその下面を矢
印方向（読取時移動方向）へ移動し、蛍光灯やハロゲン
ランプ、ＬＥＤ （発光ダイオード）等の光源１２によ
り画像面を露光する。
そして、原稿１１からの反射光をロンドレンズアレイ１
３により密着センサ１４の受光面に結像させる。走査ユ
ニット１７には、このように光源１２、ロッドレンズア
レイ１３、密着センサ１４、さらには内蔵メモリ （ア
ナログ）、遅延量（固定値）設定回路、ドライブＩＣ等
を含む回路基板１５等が搭載される。本発明は、この回
路基板１５におけるドライブＩＣの数を少なくすること
ができるので、ユニットの軽量化、小型化、低価格化が
可能になる。特に遅延ライン数「３」にした場合には、
第２図（Ｃ）から明らかなようにラインシフトゲートφ
■８、シフトゲートＳ Ｈに、タイミング差ををする２
種類のパルス列信号を供給して駆動すればよいので、第
６図に示すように最短ケースのドライブＩＣの必要数は
、同図ｔａ）に示す従来の８ケに対して同図（ｂｌに示
すように本発明では単純に２ケとなり、ドライブＩＣの
必要数を１／４に削減できる。
３により密着センサ１４の受光面に結像させる。走査ユ
ニット１７には、このように光源１２、ロッドレンズア
レイ１３、密着センサ１４、さらには内蔵メモリ （ア
ナログ）、遅延量（固定値）設定回路、ドライブＩＣ等
を含む回路基板１５等が搭載される。本発明は、この回
路基板１５におけるドライブＩＣの数を少なくすること
ができるので、ユニットの軽量化、小型化、低価格化が
可能になる。特に遅延ライン数「３」にした場合には、
第２図（Ｃ）から明らかなようにラインシフトゲートφ
■８、シフトゲートＳ Ｈに、タイミング差ををする２
種類のパルス列信号を供給して駆動すればよいので、第
６図に示すように最短ケースのドライブＩＣの必要数は
、同図ｔａ）に示す従来の８ケに対して同図（ｂｌに示
すように本発明では単純に２ケとなり、ドライブＩＣの
必要数を１／４に削減できる。
以上の説明から明らかなように、本発明によれば、出力
遅延手段としてアナログメモリを内蔵したラインセンサ
を千鳥状に配列して原稿読取装置を構成した場合でも、
先行、２１ ｇラインセンサの両内蔵メモリに一定の遅
延量を設定するので、少なくとも後続ラインセンサを遅
延量「０」に設定した従来の装置より垂直レジスタの駆
動時間を短縮することができ、読取速度の向上を図るこ
とができる。しかも、走査ユニットに搭載するドライブ
ＩＣの数を少なくすることができるので、走査ユニット
を軽量化し、発熱の低減を図ることができる。さらには
、接続ピン数も減るので、組立、製作能率の向上、製造
コストの低減を図ることができる。
遅延手段としてアナログメモリを内蔵したラインセンサ
を千鳥状に配列して原稿読取装置を構成した場合でも、
先行、２１ ｇラインセンサの両内蔵メモリに一定の遅
延量を設定するので、少なくとも後続ラインセンサを遅
延量「０」に設定した従来の装置より垂直レジスタの駆
動時間を短縮することができ、読取速度の向上を図るこ
とができる。しかも、走査ユニットに搭載するドライブ
ＩＣの数を少なくすることができるので、走査ユニット
を軽量化し、発熱の低減を図ることができる。さらには
、接続ピン数も減るので、組立、製作能率の向上、製造
コストの低減を図ることができる。
第１図は本発明の画像読取装置の１実施例を説明するた
めの図、第２図は垂直レジスタの駆動信号の例を示す図
、第３図はｌラインの露光時間における垂直レジスフ駆
動時間と水平レジスタ駆動時間との関係を説明するため
の図、第４図はビデオレートと読取速度との関係を示す
図、第５図に本発明のラインセンサを使った画像読取装
置のユニットの構成例を示す図、第６図は従来例と本発
明とにおける最短ケースのドライブＩＣの回路構成例を
示す図、第７図はアナログメモリを内蔵したラインセン
サの回路構成を示す図、第８図は第７図に示すアナログ
メモリの駆動信号の例を示す図、第９図は読み出し制御
を説明するための図、第１０図はアナログメモリの遅延
制御のパターン例を示す図である。 １と２・・・内蔵メモリ、３と４・・・Ａ／Ｄ変換器、
５・・・外部メモリ、６・・・制御部。 出 願 人 冨士ゼロックス株式会社代理人弁理士
阿 部 龍 吉（外３名）第１図 （久） （ｂ） 第６図 第４図 −Ｎす＋め嗜ト ′＞′：＞ エ ′＞ ＼ 工 ＼ エ第８図
めの図、第２図は垂直レジスタの駆動信号の例を示す図
、第３図はｌラインの露光時間における垂直レジスフ駆
動時間と水平レジスタ駆動時間との関係を説明するため
の図、第４図はビデオレートと読取速度との関係を示す
図、第５図に本発明のラインセンサを使った画像読取装
置のユニットの構成例を示す図、第６図は従来例と本発
明とにおける最短ケースのドライブＩＣの回路構成例を
示す図、第７図はアナログメモリを内蔵したラインセン
サの回路構成を示す図、第８図は第７図に示すアナログ
メモリの駆動信号の例を示す図、第９図は読み出し制御
を説明するための図、第１０図はアナログメモリの遅延
制御のパターン例を示す図である。 １と２・・・内蔵メモリ、３と４・・・Ａ／Ｄ変換器、
５・・・外部メモリ、６・・・制御部。 出 願 人 冨士ゼロックス株式会社代理人弁理士
阿 部 龍 吉（外３名）第１図 （久） （ｂ） 第６図 第４図 −Ｎす＋め嗜ト ′＞′：＞ エ ′＞ ＼ 工 ＼ エ第８図
Claims (3)
- （１）複数の受光素子からなりアナログ画像信号を記憶
する記憶手段が出力遅延手段として内蔵されたラインセ
ンサ複数本をその走査方向に千鳥状に配列した原稿読取
装置において、各ラインセンサの出力遅延手段に１ライ
ン分以上の同一遅延量を設定したことを特徴とする原稿
読取装置。 - （２）上記各出力遅延手段は、タイミング差を有する複
数種類のパルス列信号により駆動されることを特徴とす
る特許請求の範囲第１項記載の原稿読取装置。 - （３）２種類のパルス列信号により駆動されることを特
徴とする特許請求の範囲第２項記載の原稿読取装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62333520A JPH01171361A (ja) | 1987-12-25 | 1987-12-25 | 原稿読取装置 |
| GB8830190A GB2213346B (en) | 1987-12-25 | 1988-12-23 | Original document reading apparatus |
| DE3843999A DE3843999A1 (de) | 1987-12-25 | 1988-12-27 | Bildlesevorrichtung |
| US07/634,808 US5148296A (en) | 1987-12-25 | 1990-12-31 | Original document reading apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62333520A JPH01171361A (ja) | 1987-12-25 | 1987-12-25 | 原稿読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01171361A true JPH01171361A (ja) | 1989-07-06 |
Family
ID=18266964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62333520A Pending JPH01171361A (ja) | 1987-12-25 | 1987-12-25 | 原稿読取装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5148296A (ja) |
| JP (1) | JPH01171361A (ja) |
| DE (1) | DE3843999A1 (ja) |
| GB (1) | GB2213346B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03102955A (ja) * | 1989-09-14 | 1991-04-30 | Ricoh Co Ltd | 画像読取装置 |
| JP3088508B2 (ja) * | 1991-09-17 | 2000-09-18 | コニカ株式会社 | 画像読取装置 |
| JP3881056B2 (ja) * | 1995-05-19 | 2007-02-14 | ゼロックス コーポレイション | ビデオイメージデータ出力装置 |
| US7324236B2 (en) * | 2000-02-01 | 2008-01-29 | Canon Kabushiki Kaisha | Discrepancy correction method and apparatus for correcting difference in levels of image signals obtained by an image sensor having a multiple output channels |
| JP5426066B2 (ja) * | 2006-04-12 | 2014-02-26 | 任天堂株式会社 | 表示更新プログラムおよび表示更新装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5416114A (en) * | 1977-05-02 | 1979-02-06 | Xerox Corp | Picture scanner |
| JPS5710273A (en) * | 1980-06-20 | 1982-01-19 | Hitachi Ltd | Photosensor array device |
| JPS58119261A (ja) * | 1982-01-08 | 1983-07-15 | Fuji Xerox Co Ltd | 画情報読取装置 |
| JPS6016760A (ja) * | 1983-07-08 | 1985-01-28 | Canon Inc | 原稿読取装置 |
| JPS6031358A (ja) * | 1983-07-29 | 1985-02-18 | Canon Inc | 原稿読取装置 |
| JPS6031357A (ja) * | 1983-07-29 | 1985-02-18 | Canon Inc | 原稿読取装置 |
| DE3427659A1 (de) * | 1983-07-29 | 1985-02-07 | Canon K.K., Tokio/Tokyo | Vorlagenleser |
| JPS6051816A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | 読取装置 |
| FR2556539B1 (fr) * | 1983-12-08 | 1988-05-13 | Telecommunications Sa | Dispositif de detection a diodes photovoltaiques |
| JPS60134168A (ja) * | 1983-12-23 | 1985-07-17 | 株式会社東芝 | 空気調和機の運転方法 |
| JPS60134166A (ja) * | 1983-12-23 | 1985-07-17 | 株式会社日立製作所 | 冷凍装置 |
| JPH0245793B2 (ja) * | 1983-12-23 | 1990-10-11 | Matsushita Refrigeration | Reibairyurokirikaesochi |
| US4691114A (en) * | 1984-02-29 | 1987-09-01 | Canon Kabushiki Kaisha | Original reader with variable magnification and time delay |
| JPS611164A (ja) * | 1984-06-14 | 1986-01-07 | Toshiba Corp | 画像形成装置 |
| JPH0681225B2 (ja) * | 1985-04-09 | 1994-10-12 | キヤノン株式会社 | 画像読み取り装置 |
| JPS61269462A (ja) * | 1985-05-23 | 1986-11-28 | Toshiba Corp | Ｃｃｄ密着センサの制御回路 |
| JPS62122461A (ja) * | 1985-11-22 | 1987-06-03 | Fuji Photo Film Co Ltd | ラインセンサの読取回路 |
| NL8600786A (nl) * | 1986-03-27 | 1987-10-16 | Philips Nv | Ladingsgekoppelde inrichting. |
| US4926251A (en) * | 1987-04-07 | 1990-05-15 | Kabushiki Kaisha Toshiba | Color image processing apparatus with image corrector |
| JP2597600B2 (ja) * | 1987-09-29 | 1997-04-09 | 株式会社東芝 | 固体撮像装置 |
| JPH0739456B2 (ja) * | 1991-07-03 | 1995-05-01 | 東ソー株式会社 | ポリウレタン製造用アミン触媒組成物及びポリウレタンの製造法 |
-
1987
- 1987-12-25 JP JP62333520A patent/JPH01171361A/ja active Pending
-
1988
- 1988-12-23 GB GB8830190A patent/GB2213346B/en not_active Expired - Lifetime
- 1988-12-27 DE DE3843999A patent/DE3843999A1/de not_active Withdrawn
-
1990
- 1990-12-31 US US07/634,808 patent/US5148296A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB8830190D0 (en) | 1989-02-22 |
| GB2213346A (en) | 1989-08-09 |
| GB2213346B (en) | 1992-07-22 |
| US5148296A (en) | 1992-09-15 |
| DE3843999A1 (de) | 1989-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256380B2 (en) | Image reading apparatus | |
| GB2157114A (en) | Original reader | |
| US5550651A (en) | Image reading apparatus having a plurality of image sensors for reading a portion of an image a plurality of times | |
| US5452001A (en) | Serial pixel readout scheme for butted sensor chips in multi-chip input scanner | |
| US5638121A (en) | High-speed output of video image data from an array of photosensors | |
| US5920063A (en) | Image sensing device, linear sensor for use in the image sensing device, and method of driving the linear sensor | |
| JPH0575783A (ja) | 固体撮像装置 | |
| KR100266543B1 (ko) | 화상판독장치 | |
| JPH01171361A (ja) | 原稿読取装置 | |
| JP2000083132A (ja) | カラ―撮像装置およびそれを用いた画像読み取り装置 | |
| US7164506B2 (en) | Multi-chip image sensor, on chip apparatus for causing each chip to selectably function in a parallel or serial readout | |
| JP4179329B2 (ja) | ラインセンサチップ、ラインセンサ、画像情報読取装置、ファクシミリ、スキャナ及び複写機 | |
| US6169576B1 (en) | Solid state image sensing device having variable resolution and color linear image sensor having variable resolution and control method thereof | |
| US20020018247A1 (en) | Image processing apparatus and processing method therefor | |
| JP3581554B2 (ja) | イメージセンサ及び画像読取装置 | |
| JP2000307859A (ja) | 画像読取装置 | |
| JPH06319080A (ja) | プッシュブルーム走査型撮像装置 | |
| JP2001016399A (ja) | 画像読取装置 | |
| JP3555416B2 (ja) | 画像読取装置および画像読取方法 | |
| EP0392782B1 (en) | Photoelectric converting apparatus | |
| JP4613980B2 (ja) | ラインセンサチップ、ラインセンサ、画像情報読取装置、ファクシミリ、スキャナ及び複写機 | |
| US20080094671A1 (en) | Image-data output system for a photosensor chip | |
| JP2002057860A (ja) | 画像読取装置 | |
| JPH10243164A (ja) | リニアセンサ | |
| JPH0137910B2 (ja) |