JP4613980B2 - ラインセンサチップ、ラインセンサ、画像情報読取装置、ファクシミリ、スキャナ及び複写機 - Google Patents
ラインセンサチップ、ラインセンサ、画像情報読取装置、ファクシミリ、スキャナ及び複写機 Download PDFInfo
- Publication number
- JP4613980B2 JP4613980B2 JP2008145483A JP2008145483A JP4613980B2 JP 4613980 B2 JP4613980 B2 JP 4613980B2 JP 2008145483 A JP2008145483 A JP 2008145483A JP 2008145483 A JP2008145483 A JP 2008145483A JP 4613980 B2 JP4613980 B2 JP 4613980B2
- Authority
- JP
- Japan
- Prior art keywords
- line sensor
- pixel
- pixel group
- pitch
- sensor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
センサなどがあり、固体撮像装置のラインセンサは、スキャナ、複写機、ファクシミリ等
に広く利用されている。固体撮像装置は、光を受けて電荷を発生させる複数のフォトダイ
オードを有し、光電変換素子として機能する。例えば、各フォトダイオードにおいて発生
した光発生電荷の量は、転送ゲートを介してフォトダイオードが形成された領域(以下、
フォトダイオード形成領域)の一辺に隣接して設けられたCCD等の電荷転送部に転送さ
れる。電荷転送部は、光発生電荷を転送し、転送された光発生電荷は、読取手段により画
像信号として読み取られる。
チップが直線状に複数個並べられて使用される。そこで、複数個並べられたラインセンサ
チップにおいて、解像度維持とチップギャップ部における画像の乱れ防止に関する技術が
各種提案されている。
とその隣の画素との間隔を短くする第1の技術(例えば、特許文献1の従来技術の欄参照
)と、全体の画素ピッチを解像度の規格により定まる読み取りピッチよりもわずかに短い
ピッチの画素ピッチにする第2の技術が開示及び提案されている(例えば、特許文献1参
照)。
は、チップ間のギャップ部、すなわちチップギャップ部における存在しない画素を補間す
ることにより画像の乱れを防止することができるが、端部の画素の出力が不均一になると
いう問題を有していた。その問題を解決するため、全体の画素ピッチを解像度の規格によ
り定まる読み取りピッチよりもわずかに短いピッチで複数の画素を並べる第2の技術が提
案されている。
端部のそれぞれの受光素子以外の受光素子間の間隔よりも長くする第3の技術が提案され
ている(例えば、特許文献2参照)。その第3の技術によれば、チップギャップ部におけ
る受光素子間の距離がチップ内の他の受光素子間の距離よりも長くなってしまうことによ
る、ラインセンサ全体における受光素子のピッチの急激な不連続性を防止することができ
る。
サ全体の画素数も少なくなることがないものの、チップギャップ部における画像の乱れは
生じてしまうという問題がある。
画像の乱れは少なくなるものの、端部の受光素子は、ダイシング時の機械的衝撃により損
傷を受けた場合、結果として画像の乱れが生じてしまうという問題がある。
に起因する画像の乱れを生じないようにしたラインセンサを提供することを目的とする。
本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記第1画素群、前記第2画素群及び前記第3画素群は複数の受光素子を有し、前記受光素子は、フォトダイオード形成領域を有し、前記画素ピッチは、隣り合う前記フォトダイオード形成領域の中心間の距離である。
本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記標準ピッチは、解像度の規格により定まる画像の読み取りピッチである。
本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記標準ピッチは、21.17μmである。
本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記第1画素群及び前記第2画素群は、最外側に配置されている。
本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記第3画素群の前記画素ピッチは、19.30μmである。
本発明のラインセンサチップは、21.17μmの画素ピッチを有する第1画素群及び第2画素群と、前記第1画素群と前記第2画素群との間に形成され、21.17μmよりも短い画素ピッチを有する第3画素群とを含む。
本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記第1画素群、前記第2画素群及び前記第3画素群は複数の受光素子を有し、前記受光素子は、フォトダイオード形成領域を有し、前記画素ピッチは、隣り合う前記フォトダイオード形成領域の中心間の距離である。
本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記第1画素群及び前記第2画素群は、最外側に配置されている。
本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記第3画素群の前記画素ピッチは、19.30μmである。
本発明のラインセンサチップは、標準ピッチと同じ画素ピッチを有する第1画素群及び第2画素群と、前記第1画素群と前記第2画素群との間に形成され、前記標準ピッチよりも短い画素ピッチを有する第3画素群及び第4画素群と、前記第3画素群と前記第4画素群との間に形成され、前記第3画素群及び前記第4画素群の前記画素ピッチよりも短い画素ピッチを有する第5画素群とを含む。
本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記第1画素群、前記第2画素群、前記第3画素群、前記第4画素群及び前記第5画素群は複数の受光素子を有し、 前記受光素子は、フォトダイオード形成領域を有し、前記画素ピッチは、隣り合う前記フォトダイオード形成領域の中心間の距離である。
本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記標準ピッチは、解像度の規格により定まる画像の読み取りピッチである。
本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記標準ピッチは、21.17μmである。
本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記第1画素群及び前記第2画素群は、最外側に配置されている。
本発明のラインセンサは、いずれかに記載の前記ラインセンサチップを有する。
本発明の画像情報読取装置は、前記ラインセンサを有する。
本発明のファクシミリは、前記ラインセンサを有する。
本発明のスキャナは、前記ラインセンサを有する。
本発明の複写機は、前記ラインセンサを有する。
(第1の実施の形態)
まず図1に基づき、本実施の形態に係わるラインセンサが用いられる電子機器である画
像情報読取装置の構成を説明する。図1は、本実施の形態に係わる画像情報読取装置の構
成を示す構成図である。図2は、図1に示した画像情報読取装置の読み取り機構を説明す
るための概略断面図である。
センサユニット2は、細長い板状の基板3上に、基板3の長手軸方向に直線状に並べて配
置された複数のラインセンサチップ4を有する。複数のラインセンサチップ4は、それぞ
れ複数の受光素子(以下、画素ともいう)を有しており、複数のラインセンサチップ4が
直線状に並べられたときに、互いに複数の画素が直線状に並ぶように、基板3上に配置さ
れている。ラインセンサユニット2には、複数のレンズ5が設けられている。複数のレン
ズ5は、各レンズがラインセンサチップ4の各画素に対応した位置に位置するように、ラ
インセンサチップ4上に配置される。複数のレンズ5は、例えば複数のセルフォック(登
録商標)レンズアレイである。さらに、ラインセンサユニット2には、光源装置としての
細長いランプ6が設けられている。そして、基板3上には、複数のラインセンサチップ4
からの画像信号を順次外部の画像信号処理回路(図示せず)へ出力する出力回路7が設け
られている。
2は、その搬送装置によって基板3の長手軸方向に直交する方向L1に移動可能となって
いる。ラインセンサユニット2の移動に伴って、画像情報読取装置1のガラス板等の透明
板(図示せず)に密着して置かれた画像情報の読取対象の媒体である紙11の表面からの
反射光を、直線状に並んだ複数のラインセンサチップ4が受光する。
ト2は、紙11からの反射光をレンズ5を通して複数のラインセンサチップ4によって受
光しながら、紙11の画像情報記録面に対して所定の距離を保ちつつ、所定の方向L1に
沿って移動する。その結果、ラインセンサユニット2は、紙11を走査しながら、画像情
報を読み取ることができる。
センサチップ4は、複数の受光素子、すなわち複数の画素子21を有する。複数の画素2
1は、後述するような異なる間隔をおいて、一列に、すなわち直線状にラインセンサチッ
プ4の表面上に形成されて配置されている。直線状に配置するとは、画素を一列に配置す
ることに限らず、画素を三列に並べることを含む。画素を三列に配置した場合は、白色光
を照射して、RGBセンサとして読み取る。
レータ(TG)22と、各画素21を駆動するための駆動回路23と、各画素21からの
画素信号を走査して読み出す走査回路24と、走査回路24からの画素信号を増幅して出
力する増幅器25とを有する。増幅器25からの出力信号は、上述した出力回路7へ供給
される。
ンサユニット2、搬送装置(図示せず)へ供給される。各種制御信号を受信したラインセ
ンサユニット2は、内部で所定の制御信号を生成して、各ラインセンサチップ4を駆動し
、画像信号を読み出して出力する。その結果、画像情報読取装置1は、紙11の画像情報
を読み取ることができる。
ラインセンサチップ4における画素間隔を説明するための図である。図4に示すように、
ラインセンサチップ4上には、走査方向にn個の画素が直線状に並べられている。
画素数は、解像度に応じた画素数を確保することができる。なお、各ラインセンサチップ
4の画素数は、以下の説明では、解像度に応じた個数であるが、少なくとも、解像度に応
じた個数を含めばよく、解像度から計算された個数以上であってもよい。これは、チップ
ギャップでの画素欠損を考慮して、各ラインセンサチップ4の画素数を決定されることが
あるからである。
同じ個数だけでなく、解像度から計算された画素数に、1つのチップにおいてチップギャ
ップにより欠損した画素数を補填する分の画素数を加えた場合の、解像度から計算された
画素数よりも多い個数も含むものである。画素数を、要求される解像度に応じた個数とす
ると、ラインセンサチップ4は、要求される解像度と同じ解像度のラインセンサとなる。
方向に沿って並んだn個の画素は、中央部の所定の範囲R2の画素群における画素ピッチ
は標準ピッチよりも短く、中央部の範囲R2の両側の所定の範囲R1,R3の画素群にお
ける画素ピッチは標準ピッチよりも長くなるように、配置されている。
。標準ピッチPSは、解像度の規格により定まる画像の読み取りピッチであり、いわゆる
正規の配列ピッチである。図4に示すように、n個の画素の内、両側の範囲R1とR3に
おける画素ピッチP1,P3は、標準ピッチPSよりも長いすなわち広いピッチであり、
2つの範囲R1とR3の間の範囲R2における画素ピッチP2は、標準ピッチPSよりも
短いすなわち狭いピッチとなっている。
k個(kはnより少ない整数)目の画素211から21kまでの画素群は、範囲R1におい
て、画素ピッチが画素ピッチP1である。同様に、他方の端部から(k−1)個目の画素
(すなわち(n−(k−1))個目の画素)21nから21(n-(k-1))までの画素群は、範
囲R3において、画素ピッチが画素ピッチP3である。ここで、画素ピッチP1とP3は
等しく、かつ標準ピッチPSよりも長い。そして、一方の端部からk個目の画素21kか
ら21(n-(k-1))までの画素群は、範囲R2において、画素ピッチが画素ピッチP2であ
り、かつ標準ピッチPSよりも短い。
PSは21.17μmとなる。本実施の形態では、範囲R1とR3では、画素のピッチP
1,P3は、22.40μm(>標準ピッチPS)とし、範囲R2では、画素ピッチP2
は、19.30μm(<標準ピッチPS)である。
に縮小光学系等の像倍率を変更する光学系が設けられる場合がある。そのような場合では
、ラインセンサチップ4上での画素ピッチは、解像度により計算される画素ピッチと等し
くならず、そのような光学系に応じて拡大あるいは縮小されたピッチとなる。従って、ラ
インセンサチップ4上においては、標準ピッチPSと画素ピッチは、そのような光学系の
倍率を加味して、解像度から計算された画素ピッチに応じた長さを基準にして決定される
。本実施の形態及び第2の実施の形態においては、標準ピッチPSが解像度から計算され
た画素ピッチと等しい場合で説明する。
図5は、隣り合う2つのラインセンサチップ4のギャップを説明するための図である。
図5に示すように、各ラインセンサチップは、製造されるときにダイシングなどによって
切断される。ダイシングされた各ラインセンサは画素が直線状になるように並べられ、端
部の画素211と21nは、それぞれ隣りのラインセンサチップ4の端部の画素21nと2
11と隣り合うことになる。
センサチップ4の製造はダイシング等により切断されて行われるため、チップ間のギャッ
プの長さ(以下、チップギャップという)Gは、画素ピッチに比べると、大きくなる。
チップギャップGが30μmから50μmで、チップ端部から画素端部までの距離gは5
μmから10μmとする。その結果、端部の画素211と21n間の距離(G+2g)は、
40μmから70μmとなり、標準ピッチPS(21.17μm)よりも大きくなる。
の距離がこのように大きい場合、画像の乱れが目立ってしまう。しかし、本実施の形態に
係る画素ピッチの場合、チップ端部の画素ピッチP1とP3は、標準ピッチPSよりも長
く、ギャップ部における画素間距離(G+2g)よりも短くすることにより、画像の乱れ
が目立たなくすることができる。
素群における画素ピッチを短くし、両側部の画素群の画素ピッチを標準ピッチよりも長く
するように、ラインセンサチップ4上に複数の画素を配列するようにした。その結果、本
実施の形態によれば、両側部の画素群では画素ピッチが長いため、ギャップ部の画像の乱
れを目立たなく、かつ中央部の画素群では画素ピッチを短くして、解像度に応じた画素数
を確保できるという効果を有する。
図6から図9は、第1から第4の変形例を説明するための図である。上述した実施の形
態では、複数の画素を3つの画素群に分割し、画素ピッチは2種類あった。以下の変形例
では、図6から図9に示すように、1つのラインセンサチップ4において直線状に並んだ
複数の画素を、走査方向に沿って、複数の領域に、ここでは5つの領域R11,R12,
R13,R14,R15の画素群に分け、画素ピッチは3種類となっている。なお、以下
の変形例では、5つの領域で3種類の画素ピッチであるが、さらに多い数の領域とさらに
多い種類の画素ピッチにしてもよい。第1から第4の変形例によれば、チップギャップの
存在に起因する画像の乱れを、より生じないようにしたラインセンサを実現することがで
きる。
域R13では標準ピッチPSよりも短い画素ピッチP13(<PS)とし、中央部の領域
R13に隣の領域R12,R14では標準ピッチPSと等しい画素ピッチP12,P14
(=PS)し、領域R12,R14の外側の領域(すなわち最外側の領域)R11,R1
5は、標準ピッチPSよりも長い画素ピッチP11,P15(>PS)とする。このよう
に配列しても、上述した実施の形態と同様の効果を生じる。
部の領域R13に隣の領域R12,R14では標準ピッチPSよりも短い画素ピッチP1
2,P14(<PS)とし、中央部の領域R13では標準ピッチPSよりも短くかつ画素
ピッチP12,P14よりもさらに短い画素ピッチP13(<<PS)とし、領域R12
,R14の外側の領域(すなわち最外側の領域)R11,R15では標準ピッチPSより
も長い画素ピッチP11,P15(>PS)とする。このように配列しても、上述した実
施の形態と同様の効果を生じる。
部の領域R13では標準ピッチPSよりも短い画素ピッチP13(<PS)とし、中央部
の領域R13に隣の領域R12,R14では標準ピッチPSよりも長い画素ピッチP12
,P14(>PS)とし、領域R12,R14の外側の領域(すなわち最外側の領域)R
11,R15では標準ピッチPSよりも長くかつ画素ピッチP12,P14よりもさらに
長い画素ピッチP11,P15(>>PS)とする。このように配列しても、上述した実
施の形態と同様の効果を生じる。
けて、画素ピッチが徐々に長くすなわち広くなるように、複数の画素を配置してもよい。
すなわち、中央部の画素ピッチを、標準ピッチよりも短い中央部の画素ピッチPC(<<
PS)とし、両端部の画素ピッチを標準ピッチよりも長い両端部の画素ピッチPP(>>
PS)とし、画素ピッチが中央部から両端部に向かって徐々に長くなるように画素を配置
するようにしてもよい。
方法としては、画素ピッチが中央部から両端部に向かって連続的に変化することによって
徐々に長くなる方法と、画素ピッチが中央部から両端部に向かって段階的、すなわち不連
続に変化することによって徐々に長くなる方法とがある。このように配列しても、上述し
た実施の形態と同様の効果を生じる。
群の画素ピッチを標準ピッチPSよりも短くし、その両側に位置する画素群の画素ピッチ
を標準ピッチPSよりも短くする。このような配列状態に複数の画素をすることによって
、1つのチップ上では、解像度に応じた画素数nを確保して解像度を維持しながら、隣り
合うチップとのギャップ部における画像の乱れを緩和できる。
プギャップの存在に起因する画像の乱れを生じないように、かつ解像度に応じた画素数を
確保できるラインセンサを実現することができる。
次に第2の実施の形態について説明する。
第2の実施の形態は、直線状に並んだ複数の画素において、中央部の画素群の画素ピッ
チを標準ピッチPSよりも短くし、その両側部の画素群の画素ピッチを標準ピッチPSと
等しくする。このような配列状態に複数の画素をすることによって、1つのラインセンサ
チップ上では、解像度に応じた画素数を確保して解像度を維持でき、1つのチップ上で画
素ピッチを中央部から両側に向かって変化させるようにして、隣り合うチップとのギャッ
プ部における画像の乱れを緩和できるようにしたものである。本実施の形態では、解像度
差をなだらかにすることによって、隣り合うチップとのギャップ部における画像の乱れを
目立たなくするようにしたものである。
けであるので、第1の実施の形態と同じ構成要素については、同一符号を用いて説明は省
略する。
図10は、第2の実施の形態に係るラインセンサチップ4における画素間隔を説明する
ための図である。図10に示すように、中央部の範囲R22の画素群における画素ピッチ
P22は、標準ピッチPSよりも短く、中央部の両側部の範囲R21,R23のそれぞれ
の画素群における画素ピッチP21,P23は、標準ピッチPSである。
μm(=標準ピッチPS)であり、範囲R22の画素群では、画素ピッチP22は、19
.30μm(<標準ピッチPS)である。
チップ4は、解像度に応じた個数以上の画素を含むことになるが、画像処理によりその解
像度に応じた個数の画像信号を得ることができる。
くなっているので、中央部から両側部を介してギャップ部に向けて、画素ピッチが徐々に
変化する。従って、隣り合うチップとのギャップ部における画像の乱れを目立たなくする
ことができる。
図11は、第2の実施の形態の第1の変形例を説明するための図である。ここでも、図
11に示すように、1つのラインセンサチップ4において直線状に並んだ複数の画素を、
走査方向に沿って、複数の領域に、ここでは5つの領域R31,R32,R33,R34
,R35に分ける。
の領域R32,R34では標準ピッチPSよりも短い画素ピッチP32,P34(<PS
)とし、中央部の領域R33では標準ピッチPSよりも短くかつ画素ピッチP32,P3
4よりもさらに短い画素ピッチP33(<<PS)とし、領域R32,R34の外側の領
域(すなわち最外側の領域)R31,R35では標準ピッチPSとする。このように配列
しても、上述した第2の実施の形態と同様の効果を生じる。
ピッチが徐々に長くすなわち広くなるように、複数の画素を配置してもよい。図9を用い
て、第2の変形例を説明すると、中央部の画素ピッチを、標準ピッチよりも短い中央部の
画素ピッチPC(<<PS)とし、両端部の画素ピッチを標準ピッチPSとし、画素ピッ
チが中央部から両端部に向かって徐々に長くなるように画素を配置するようにしてもよい
。
徐々に長くなるように複数の画素を配列する方法としては、画素ピッチが中央部から両端
部に向かって連続的に変化することによって徐々に長くなる方法と、画素ピッチが中央部
から両端部に向かって段階的、すなわち不連続に変化することによって徐々に長くなる方
法とがある。このように配列しても、上述した第2の実施の形態と同様の効果を生じる。
ップギャップの存在に起因する画像の乱れを生じないように、かつ解像度に応じた画素数
を確保できるラインセンサを実現することができる。そして、上述した2つの実施の形態
に係るラインセンサチップをファクシミリなどの画像情報読取装置に利用すれば、ライン
センサのチップギャップの存在に起因する画像の乱れを生じない画像読取装置を実現する
ことができる。
本発明は、上述した各実施の形態に限定されるものではなく、本発明の要旨を変えない
範囲において、種々の変更、改変等が可能である。
5…レンズ、6…ランプ、7…出力回路、11…紙、21…受光素子(画素)、22…タ
イミングジェネレータ、23…駆動回路、24…走査回路、25…増幅器。
Claims (20)
- 標準ピッチと同じ画素ピッチを有する第1画素群及び第2画素群と、
前記第1画素群と前記第2画素群との間に形成され、前記標準ピッチよりも短い画素ピッチを有する第3画素群とを含む、ラインセンサチップ。 - 請求項1において、
前記第1画素群、前記第2画素群及び前記第3画素群は複数の受光素子を有し、
前記受光素子は、フォトダイオード形成領域を有し、
前記画素ピッチは、隣り合う前記フォトダイオード形成領域の中心間の距離である、ラインセンサチップ。 - 請求項1又は2において、
前記標準ピッチは、解像度の規格により定まる画像の読み取りピッチである、ラインセンサチップ。 - 請求項1乃至3のいずれかにおいて、
前記標準ピッチは、21.17μmである、ラインセンサチップ。 - 請求項1乃至4のいずれかにおいて、
前記第1画素群及び前記第2画素群は、最外側に配置されている、ラインセンサチップ。 - 請求項1乃至5のいずれかにおいて、
前記第3画素群の前記画素ピッチは、19.30μmである、ラインセンサチップ。 - 21.17μmの画素ピッチを有する第1画素群及び第2画素群と、
前記第1画素群と前記第2画素群との間に形成され、21.17μmよりも短い画素ピッチを有する第3画素群とを含む、ラインセンサチップ。 - 請求項7において、
前記第1画素群、前記第2画素群及び前記第3画素群は複数の受光素子を有し、
前記受光素子は、フォトダイオード形成領域を有し、
前記画素ピッチは、隣り合う前記フォトダイオード形成領域の中心間の距離である、ラインセンサチップ。 - 請求項7又は8において、
前記第1画素群及び前記第2画素群は、最外側に配置されている、ラインセンサチップ。 - 請求項7乃至9のいずれかにおいて、
前記第3画素群の前記画素ピッチは、19.30μmである、ラインセンサチップ。 - 標準ピッチと同じ画素ピッチを有する第1画素群及び第2画素群と、
前記第1画素群と前記第2画素群との間に形成され、前記標準ピッチよりも短い画素ピッチを有する第3画素群及び第4画素群と、
前記第3画素群と前記第4画素群との間に形成され、前記第3画素群及び前記第4画素群の前記画素ピッチよりも短い画素ピッチを有する第5画素群とを含む、ラインセンサチップ。 - 請求項11において、
前記第1画素群、前記第2画素群、前記第3画素群、前記第4画素群及び前記第5画素群は複数の受光素子を有し、
前記受光素子は、フォトダイオード形成領域を有し、
前記画素ピッチは、隣り合う前記フォトダイオード形成領域の中心間の距離である、ラインセンサチップ。 - 請求項11又は12において、
前記標準ピッチは、解像度の規格により定まる画像の読み取りピッチである、ラインセンサチップ。 - 請求項11乃至13のいずれかにおいて、
前記標準ピッチは、21.17μmである、ラインセンサチップ。 - 請求項11乃至14のいずれかにおいて、
前記第1画素群及び前記第2画素群は、最外側に配置されている、ラインセンサチップ。 - 請求項1乃至15のいずれかに記載のラインセンサチップを有する、ラインセンサ。
- 請求項16に記載のラインセンサを有する、画像情報読取装置。
- 請求項16に記載のラインセンサを有する、ファクシミリ。
- 請求項16に記載のラインセンサを有する、スキャナ。
- 請求項16に記載のラインセンサを有する、複写機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145483A JP4613980B2 (ja) | 2008-06-03 | 2008-06-03 | ラインセンサチップ、ラインセンサ、画像情報読取装置、ファクシミリ、スキャナ及び複写機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145483A JP4613980B2 (ja) | 2008-06-03 | 2008-06-03 | ラインセンサチップ、ラインセンサ、画像情報読取装置、ファクシミリ、スキャナ及び複写機 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006074104A Division JP4179329B2 (ja) | 2006-03-17 | 2006-03-17 | ラインセンサチップ、ラインセンサ、画像情報読取装置、ファクシミリ、スキャナ及び複写機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008228348A JP2008228348A (ja) | 2008-09-25 |
JP4613980B2 true JP4613980B2 (ja) | 2011-01-19 |
Family
ID=39846322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008145483A Expired - Fee Related JP4613980B2 (ja) | 2008-06-03 | 2008-06-03 | ラインセンサチップ、ラインセンサ、画像情報読取装置、ファクシミリ、スキャナ及び複写機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4613980B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6578676B2 (ja) * | 2015-03-03 | 2019-09-25 | セイコーエプソン株式会社 | 画像読取装置および半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05103152A (ja) * | 1991-10-04 | 1993-04-23 | Matsushita Electric Ind Co Ltd | イメージセンサ |
JPH05110054A (ja) * | 1991-10-15 | 1993-04-30 | Canon Inc | 密着型イメージセンサ及び該センサを搭載した情報処理装置 |
JPH0678111A (ja) * | 1992-08-25 | 1994-03-18 | Fuji Xerox Co Ltd | イメージセンサおよびそれを用いた原稿読取装置 |
-
2008
- 2008-06-03 JP JP2008145483A patent/JP4613980B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05103152A (ja) * | 1991-10-04 | 1993-04-23 | Matsushita Electric Ind Co Ltd | イメージセンサ |
JPH05110054A (ja) * | 1991-10-15 | 1993-04-30 | Canon Inc | 密着型イメージセンサ及び該センサを搭載した情報処理装置 |
JPH0678111A (ja) * | 1992-08-25 | 1994-03-18 | Fuji Xerox Co Ltd | イメージセンサおよびそれを用いた原稿読取装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008228348A (ja) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101204080B (zh) | 采用具有交错像素的多个芯片的扫描成像器 | |
US9781288B2 (en) | Photoelectric conversion element, image reading device, and image forming apparatus | |
JP6432332B2 (ja) | 光電変換素子、画像読取装置及び画像形成装置 | |
JP4910050B2 (ja) | 互い違いの画素を有する複数チップを使用する走査型撮像装置 | |
JP4434991B2 (ja) | イメージセンサ | |
WO2009122483A1 (ja) | 画像読取装置 | |
CN105518862A (zh) | 固态成像器件、固态成像器件的驱动方法及电子装置 | |
JP4179329B2 (ja) | ラインセンサチップ、ラインセンサ、画像情報読取装置、ファクシミリ、スキャナ及び複写機 | |
JP2985959B1 (ja) | カラ―撮像装置およびそれを用いた画像読み取り装置 | |
JP4677377B2 (ja) | 固体撮像装置 | |
JP5310905B2 (ja) | 画像読取装置 | |
JP4613980B2 (ja) | ラインセンサチップ、ラインセンサ、画像情報読取装置、ファクシミリ、スキャナ及び複写機 | |
JP5724823B2 (ja) | 画像読取装置 | |
JP2010206358A (ja) | 画像読取装置 | |
JP2004336201A (ja) | 密着型イメージセンサおよびこれを用いた画像読取装置 | |
JP5429035B2 (ja) | 密着型イメージセンサ | |
JP2008118251A (ja) | 固体撮像装置 | |
JP5975134B2 (ja) | 画像読取装置 | |
JP2008005387A (ja) | 撮像装置および画像読取装置 | |
JP2006166106A (ja) | 画像読み取り装置 | |
JP2004289289A (ja) | 画像読取装置及び画像形成装置 | |
JP6511855B2 (ja) | 光電変換素子、画像読取装置及び画像形成装置 | |
JP2008079341A (ja) | 画像読取装置及び画像形成装置 | |
JPH03289856A (ja) | マルチチップカラーイメージセンサー | |
JP2002290665A (ja) | 固体撮像装置及び画像読取装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080625 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4613980 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |