JP4179329B2

JP4179329B2 - ラインセンサチップ、ラインセンサ、画像情報読取装置、ファクシミリ、スキャナ及び複写機

Info

Publication number: JP4179329B2
Application number: JP2006074104A
Authority: JP
Inventors: 和伸桑沢
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-03-17
Filing date: 2006-03-17
Publication date: 2008-11-12
Anticipated expiration: 2026-03-17
Also published as: US7847984B2; JP2007251730A; US20070216793A1

Description

本発明は、ラインセンサ及び画像情報読取装置に関する。

従来より、固体撮像装置として、ＣＣＤ(Charge coupled device)センサ、ＣＭＯＳセンサなどがあり、固体撮像装置のラインセンサは、スキャナ、複写機、ファクシミリ等に広く利用されている。固体撮像装置は、光を受けて電荷を発生させる複数のフォトダイオードを有し、光電変換素子として機能する。例えば、各フォトダイオードにおいて発生した光発生電荷の量は、転送ゲートを介してフォトダイオードが形成された領域（以下、フォトダイオード形成領域）の一辺に隣接して設けられたＣＣＤ等の電荷転送部に転送される。電荷転送部は、光発生電荷を転送し、転送された光発生電荷は、読取手段により画像信号として読み取られる。

例えば、スキャナにラインセンサが搭載されるとき、半導体チップであるラインセンサチップが直線状に複数個並べられて使用される。そこで、複数個並べられたラインセンサチップにおいて、解像度維持とチップギャップ部における画像の乱れ防止に関する技術が各種提案されている。

例えば、直線状に配置された複数個のラインセンサチップにおいて、チップ端部の画素とその隣の画素との間隔を短くする第１の技術（例えば、特許文献１の従来技術の欄参照）と、全体の画素ピッチを解像度の規格により定まる読み取りピッチよりもわずかに短いピッチの画素ピッチにする第２の技術が開示及び提案されている（例えば、特許文献１参照）。

特許文献１によれば、チップ端部の画素とその隣の画素との間隔を短くする第１の技術は、チップ間のギャップ部、すなわちチップギャップ部における存在しない画素を補間することにより画像の乱れを防止することができるが、端部の画素の出力が不均一になるという問題を有していた。その問題を解決するため、全体の画素ピッチを解像度の規格により定まる読み取りピッチよりもわずかに短いピッチで複数の画素を並べる第２の技術が提案されている。

また、ラインセンサチップの端部の１つの受光素子とその隣の受光素子との間隔を、両端部のそれぞれの受光素子以外の受光素子間の間隔よりも長くする第３の技術が提案されている（例えば、特許文献２参照）。その第３の技術によれば、チップギャップ部における受光素子間の距離がチップ内の他の受光素子間の距離よりも長くなってしまうことによる、ラインセンサ全体における受光素子のピッチの急激な不連続性を防止することができる。
特許第３０１３１８９号公報（図２，図４）特公平７−７９４０３号公報

しかし、上記第２の技術では、端部画素の出力の不均一性は改善され、かつラインセンサ全体の画素数も少なくなることがないものの、チップギャップ部における画像の乱れは生じてしまうという問題がある。

また、上記第３の技術によれば、受光素子のピッチの急激な不連続性は無くなるので、画像の乱れは少なくなるものの、端部の受光素子は、ダイシング時の機械的衝撃により損傷を受けた場合、結果として画像の乱れが生じてしまうという問題がある。

そこで、本発明は、以上のような問題に鑑みて成されたもので、チップギャップの存在に起因する画像の乱れを生じないようにしたラインセンサを提供することを目的とする。

本発明のラインセンサチップは、標準ピッチよりも長い画素ピッチを有する第１画素群及び第２画素群と、前記第１画素群と前記第２画素群との間に形成され、前記標準ピッチよりも短い画素ピッチを有する第３画素群とを含む。
また、本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記第１画素群、前記第２画素群及び前記第３画素群は複数の受光素子を有し、前記受光素子は、フォトダイオード形成領域を有し、前記画素ピッチは、隣り合う前記フォトダイオード形成領域の中心間の距離である。
また、本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記標準ピッチは、解像度の規格により定まる画像の読み取りピッチである。
さらに、本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記標準ピッチは、２１.１７μｍである。
本発明のラインセンサチップは、２１.１７μｍよりも長い画素ピッチを有する第１画素群及び第２画素群と、前記第１画素群と前記第２画素群との間に形成され、２１.１７μｍよりも短い画素ピッチを有する第３画素群とを含む。
本発明のラインセンサチップは、標準ピッチよりも長い画素ピッチを有する第１画素群及び第２画素群と、前記第１画素群と前記第２画素群との間に形成され、前記標準ピッチと同じ画素ピッチを有する第３画素群及び第４画素群と、前記第３画素群と前記第４画素群との間に形成され、前記標準ピッチよりも短い画素ピッチを有する第５画素群とを含む。
また、本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記第１画素群、前記第２画素群、前記第３画素群、前記第４画素群及び前記第５画素群は複数の受光素子を有し、前記受光素子は、フォトダイオード形成領域を有し、前記画素ピッチは、隣り合う前記フォトダイオード形成領域の中心間の距離である。
また、本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記標準ピッチは、解像度の規格により定まる画像の読み取りピッチである。
本発明のラインセンサチップは、標準ピッチよりも長い画素ピッチを有する第１画素群及び第２画素群と、前記第１画素群と前記第２画素群との間に形成され、前記標準ピッチよりも短い画素ピッチを有する第３画素群及び第４画素群と、前記第３画素群と前記第４画素群との間に形成され、前記第３画素群及び前記第４画素群の前記画素ピッチよりも短い画素ピッチを有する第５画素群とを含む。
また、本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記第１画素群、前記第２画素群、前記第３画素群、前記第４画素群及び前記第５画素群は複数の受光素子を有し、前記受光素子は、フォトダイオード形成領域を有し、前記画素ピッチは、隣り合う前記フォトダイオード形成領域の中心間の距離である。
さらに、本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記標準ピッチは、解像度の規格により定まる画像の読み取りピッチである。
本発明のラインセンサチップは、標準ピッチよりも長い画素ピッチを有する第１画素群及び第２画素群と、前記第１画素群と前記第２画素群との間に形成され、前記標準ピッチよりも長く且つ前記第１画素群及び前記第２画素群の前記画素ピッチよりも短い画素ピッチを有する第３画素群及び第４画素群と、前記第３画素群と前記第４画素群との間に形成され、前記標準ピッチよりも短い画素ピッチを有する第５画素群とを含む。
また、本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記第１画素群、前記第２画素群、前記第３画素群、前記第４画素群及び前記第５画素群は複数の受光素子を有し、前記受光素子は、フォトダイオード形成領域を有し、前記画素ピッチは、隣り合う前記フォトダイオード形成領域の中心間の距離である。
さらに、本発明のラインセンサチップは、前記ラインセンサチップにおいて、前記標準ピッチは、解像度の規格により定まる画像の読み取りピッチである、ラインセンサチップ。
本発明のラインセンサは、前記ラインセンサチップを有する。
本発明の画像情報読取装置は、前記ラインセンサを有する。
本発明のファクシミリは、前記ラインセンサを有する。
本発明のスキャナは、前記ラインセンサを有する。
本発明の複写機は、前記ラインセンサを有する。

以下、図面を参照して本発明の実施の形態を説明する。
（第１の実施の形態）
まず図１に基づき、本実施の形態に係わるラインセンサが用いられる電子機器である画像情報読取装置の構成を説明する。図１は、本実施の形態に係わる画像情報読取装置の構成を示す構成図である。図２は、図１に示した画像情報読取装置の読み取り機構を説明するための概略断面図である。

図１に示すように、画像情報読取装置１は、ラインセンサユニット２を有する。ラインセンサユニット２は、細長い板状の基板３上に、基板３の長手軸方向に直線状に並べて配置された複数のラインセンサチップ４を有する。複数のラインセンサチップ４は、それぞれ複数の受光素子（以下、画素ともいう）を有しており、複数のラインセンサチップ４が直線状に並べられたときに、互いに複数の画素が直線状に並ぶように、基板３上に配置されている。ラインセンサユニット２には、複数のレンズ５が設けられている。複数のレンズ５は、各レンズがラインセンサチップ４の各画素に対応した位置に位置するように、ラインセンサチップ４上に配置される。複数のレンズ５は、例えば複数のセルフォックレンズアレイである。さらに、ラインセンサユニット２には、光源装置としての細長いランプ６が設けられている。そして、基板３上には、複数のラインセンサチップ４からの画像信号を順次外部の画像信号処理回路（図示せず）へ出力する出力回路７が設けられている。

図示しない搬送装置が画像情報読取装置１内に設けられており、ラインセンサユニット２は、その搬送装置によって基板３の長手軸方向に直交する方向Ｌ１に移動可能となっている。ラインセンサユニット２の移動に伴って、画像情報読取装置１のガラス板等の透明板（図示せず）に密着して置かれた画像情報の読取対象の媒体である紙１１の表面からの反射光を、直線状に並んだ複数のラインセンサチップ４が受光する。

図２に示すように、ランプ６からの光は紙１１の表面で反射され、ラインセンサユニット２は、紙１１からの反射光をレンズ５を通して複数のラインセンサチップ４によって受光しながら、紙１１の画像情報記録面に対して所定の距離を保ちつつ、所定の方向Ｌ１に沿って移動する。その結果、ラインセンサユニット２は、紙１１を走査しながら、画像情報を読み取ることができる。

図３は、ラインセンサチップ４の構成を説明するための模式的平面図である。各ラインセンサチップ４は、複数の受光素子、すなわち複数の画素子２１を有する。複数の画素２１は、後述するような異なる間隔をおいて、一列に、すなわち直線状にラインセンサチップ４の表面上に形成されて配置されている。直線状に配置するとは、画素を一列に配置することに限らず、画素を三列に並べることを含む。画素を三列に配置した場合は、白色光を照射して、ＲＧＢセンサとして読み取る。

さらに、ラインセンサチップ４は、タイミング信号発生回路としてのタイミングジェネレータ（ＴＧ）２２と、各画素２１を駆動するための駆動回路２３と、各画素２１からの画素信号を走査して読み出す走査回路２４と、走査回路２４からの画素信号を増幅して出力する増幅器２５とを有する。増幅器２５からの出力信号は、上述した出力回路７へ供給される。

従って、画像情報読取装置１では、図示しない制御部からの各種制御信号が、ラインセンサユニット２、搬送装置（図示せず）へ供給される。各種制御信号を受信したラインセンサユニット２は、内部で所定の制御信号を生成して、各ラインセンサチップ４を駆動し、画像信号を読み出して出力する。その結果、画像情報読取装置１は、紙１１の画像情報を読み取ることができる。

次に、各ラインセンサチップ４における画素の配列について説明する。図４は、１つのラインセンサチップ４における画素間隔を説明するための図である。図４に示すように、ラインセンサチップ４上には、走査方向にｎ個の画素が直線状に並べられている。

ｎは整数であり、解像度により定まる個数である。従って、各ラインセンサチップ４の画素数は、解像度に応じた画素数を確保することができる。なお、各ラインセンサチップ４の画素数は、以下の説明では、解像度に応じた個数であるが、少なくとも、解像度に応じた個数を含めばよく、解像度から計算された個数以上であってもよい。これは、チップギャップでの画素欠損を考慮して、各ラインセンサチップ４の画素数を決定されることがあるからである。

従って、本明細書において、解像度に応じた個数とは、解像度から計算された画素数と同じ個数だけでなく、解像度から計算された画素数に、１つのチップにおいてチップギャップにより欠損した画素数を補填する分の画素数を加えた場合の、解像度から計算された画素数よりも多い個数も含むものである。画素数を、要求される解像度に応じた個数とすると、ラインセンサチップ４は、要求される解像度と同じ解像度のラインセンサとなる。

ラインセンサチップ４の複数の画素が設けられた面は、矩形形状をしており、その走査方向に沿って並んだｎ個の画素は、中央部の所定の範囲Ｒ２の画素群における画素ピッチは標準ピッチよりも短く、中央部の範囲Ｒ２の両側の所定の範囲Ｒ１，Ｒ３の画素群における画素ピッチは標準ピッチよりも長くなるように、配置されている。

具体的には、画素ピッチは、各画素のフォトダイオード形成領域の中心間の距離である。標準ピッチＰＳは、解像度の規格により定まる画像の読み取りピッチであり、いわゆる正規の配列ピッチである。図４に示すように、ｎ個の画素の内、両側の範囲Ｒ１とＲ３における画素ピッチＰ１，Ｐ３は、標準ピッチＰＳよりも長いすなわち広いピッチであり、２つの範囲Ｒ１とＲ３の間の範囲Ｒ２における画素ピッチＰ２は、標準ピッチＰＳよりも短いすなわち狭いピッチとなっている。

一方の端部から他方の端部に向かってｎ個の画素が並んでいるときに、一方の端部からｋ個（ｋはｎより少ない整数）目の画素２１_１から２１_ｋまでの画素群は、範囲Ｒ１において、画素ピッチが画素ピッチＰ１である。同様に、他方の端部から（ｋ−１）個目の画素（すなわち（ｎ−（ｋ−１））個目の画素）２１_ｎから２１_{（ｎ−（ｋ−１））}までの画素群は、範囲Ｒ３において、画素ピッチが画素ピッチＰ３である。ここで、画素ピッチＰ１とＰ３は等しく、かつ標準ピッチＰＳよりも長い。そして、一方の端部からｋ個目の画素２１_ｋから２１_{（ｎ−（ｋ−１））}までの画素群は、範囲Ｒ２において、画素ピッチが画素ピッチＰ２であり、かつ標準ピッチＰＳよりも短い。

例えば、解像度が１２００ｄｐｉ（ドット・パー・インチ）の場合、画素の標準ピッチＰＳは２１．１７μｍとなる。本実施の形態では、範囲Ｒ１とＲ３では、画素のピッチＰ１，Ｐ３は、２２．４０μｍ（＞標準ピッチＰＳ）とし、範囲Ｒ２では、画素ピッチＰ２は、１９．３０μｍ（＜標準ピッチＰＳ）である。

なお、ラインセンサが搭載される装置においては、読み取り対象とラインセンサとの間に縮小光学系等の像倍率を変更する光学系が設けられる場合がある。そのような場合では、ラインセンサチップ４上での画素ピッチは、解像度により計算される画素ピッチと等しくならず、そのような光学系に応じて拡大あるいは縮小されたピッチとなる。従って、ラインセンサチップ４上においては、標準ピッチＰＳと画素ピッチは、そのような光学系の倍率を加味して、解像度から計算された画素ピッチに応じた長さを基準にして決定される。本実施の形態及び第２の実施の形態においては、標準ピッチＰＳが解像度から計算された画素ピッチと等しい場合で説明する。

次に、チップギャップ部について説明する。
図５は、隣り合う２つのラインセンサチップ４のギャップを説明するための図である。図５に示すように、各ラインセンサチップは、製造されるときにダイシングなどによって切断される。ダイシングされた各ラインセンサは画素が直線状になるように並べられ、端部の画素２１_１と２１_ｎは、それぞれ隣りのラインセンサチップ４の端部の画素２１_ｎと２１_１と隣り合うことになる。

近年の高解像度化に伴い、画素ピッチは小さくなる傾向にある。しかし、個々のラインセンサチップ４の製造はダイシング等により切断されて行われるため、チップ間のギャップの長さ（以下、チップギャップという）Ｇは、画素ピッチに比べると、大きくなる。

例えば、図５において、解像度が１２００ｄｐｉで、チップ端部の切断面の凹凸によりチップギャップＧが３０μｍから５０μｍで、チップ端部から画素端部までの距離ｇは５μｍから１０μｍとする。その結果、端部の画素２１_１と２１_ｎ間の距離（Ｇ＋２ｇ）は、４０μｍから７０μｍとなり、標準ピッチＰＳ（２１．１７μｍ）よりも大きくなる。

従来技術において説明した第２及び第３の技術を用いると、ギャップ部における画素間の距離がこのように大きい場合、画像の乱れが目立ってしまう。しかし、本実施の形態に係る画素ピッチの場合、チップ端部の画素ピッチＰ１とＰ３は、標準ピッチＰＳよりも長く、ギャップ部における画素間距離（Ｇ＋２ｇ）よりも短くすることにより、画像の乱れが目立たなくすることができる。

すなわち、本実施の形態では、解像度に応じた画素数ｎを維持するために、中央部の画素群における画素ピッチを短くし、両側部の画素群の画素ピッチを標準ピッチよりも長くするように、ラインセンサチップ４上に複数の画素を配列するようにした。その結果、本実施の形態によれば、両側部の画素群では画素ピッチが長いため、ギャップ部の画像の乱れを目立たなく、かつ中央部の画素群では画素ピッチを短くして、解像度に応じた画素数を確保できるという効果を有する。

次に変形例を説明する。
図６から図９は、第１から第４の変形例を説明するための図である。上述した実施の形態では、複数の画素を３つの画素群に分割し、画素ピッチは２種類あった。以下の変形例では、図６から図９に示すように、１つのラインセンサチップ４において直線状に並んだ複数の画素を、走査方向に沿って、複数の領域に、ここでは５つの領域Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５の画素群に分け、画素ピッチは３種類となっている。なお、以下の変形例では、５つの領域で３種類の画素ピッチであるが、さらに多い数の領域とさらに多い種類の画素ピッチにしてもよい。第１から第４の変形例によれば、チップギャップの存在に起因する画像の乱れを、より生じないようにしたラインセンサを実現することができる。

図６に示す第１の変形例としては、各領域の画素群における画素ピッチを、中央部の領域Ｒ１３では標準ピッチＰＳよりも短い画素ピッチＰ１３（＜ＰＳ）とし、中央部の領域Ｒ１３に隣の領域Ｒ１２，Ｒ１４では標準ピッチＰＳと等しい画素ピッチＰ１２，Ｐ１４（＝ＰＳ）し、領域Ｒ１２，Ｒ１４の外側の領域（すなわち最外側の領域）Ｒ１１，Ｒ１５は、標準ピッチＰＳよりも長い画素ピッチＰ１１，Ｐ１５（＞ＰＳ）とする。このように配列しても、上述した実施の形態と同様の効果を生じる。

さらに図７に示す第２の変形例としては、各領域の画素群における画素ピッチを、中央部の領域Ｒ１３に隣の領域Ｒ１２，Ｒ１４では標準ピッチＰＳよりも短い画素ピッチＰ１２，Ｐ１４（＜ＰＳ）とし、中央部の領域Ｒ１３では標準ピッチＰＳよりも短くかつ画素ピッチＰ１２，Ｐ１４よりもさらに短い画素ピッチＰ１３（＜＜ＰＳ）とし、領域Ｒ１２，Ｒ１４の外側の領域（すなわち最外側の領域）Ｒ１１，Ｒ１５では標準ピッチＰＳよりも長い画素ピッチＰ１１，Ｐ１５（＞ＰＳ）とする。このように配列しても、上述した実施の形態と同様の効果を生じる。

さらに図８に示す第３の変形例としては、各領域の画素群における画素ピッチを、中央部の領域Ｒ１３では標準ピッチＰＳよりも短い画素ピッチＰ１３（＜ＰＳ）とし、中央部の領域Ｒ１３に隣の領域Ｒ１２，Ｒ１４では標準ピッチＰＳよりも長い画素ピッチＰ１２，Ｐ１４（＞ＰＳ）とし、領域Ｒ１２，Ｒ１４の外側の領域（すなわち最外側の領域）Ｒ１１，Ｒ１５では標準ピッチＰＳよりも長くかつ画素ピッチＰ１２，Ｐ１４よりもさらに長い画素ピッチＰ１１，Ｐ１５（＞＞ＰＳ）とする。このように配列しても、上述した実施の形態と同様の効果を生じる。

さらに図９に示す第４の変形例として、ラインセンサチップ４の中央部から両端部に向けて、画素ピッチが徐々に長くすなわち広くなるように、複数の画素を配置してもよい。すなわち、中央部の画素ピッチを、標準ピッチよりも短い中央部の画素ピッチＰＣ（＜＜ＰＳ）とし、両端部の画素ピッチを標準ピッチよりも長い両端部の画素ピッチＰＰ（＞＞ＰＳ）とし、画素ピッチが中央部から両端部に向かって徐々に長くなるように画素を配置するようにしてもよい。

画素ピッチが中央部から両端部に向かって徐々に長くなるように複数の画素を配列する方法としては、画素ピッチが中央部から両端部に向かって連続的に変化することによって徐々に長くなる方法と、画素ピッチが中央部から両端部に向かって段階的、すなわち不連続に変化することによって徐々に長くなる方法とがある。このように配列しても、上述した実施の形態と同様の効果を生じる。

以上のように、本実施の形態では、直線状に並んだ複数の画素において、中央部の画素群の画素ピッチを標準ピッチＰＳよりも短くし、その両側に位置する画素群の画素ピッチを標準ピッチＰＳよりも短くする。このような配列状態に複数の画素をすることによって、１つのチップ上では、解像度に応じた画素数ｎを確保して解像度を維持しながら、隣り合うチップとのギャップ部における画像の乱れを緩和できる。

従って、本実施の形態及び各変形例によれば、複数のラインセンサを並べたときにチップギャップの存在に起因する画像の乱れを生じないように、かつ解像度に応じた画素数を確保できるラインセンサを実現することができる。

（第２の実施の形態）
次に第２の実施の形態について説明する。
第２の実施の形態は、直線状に並んだ複数の画素において、中央部の画素群の画素ピッチを標準ピッチＰＳよりも短くし、その両側部の画素群の画素ピッチを標準ピッチＰＳと等しくする。このような配列状態に複数の画素をすることによって、１つのラインセンサチップ上では、解像度に応じた画素数を確保して解像度を維持でき、１つのチップ上で画素ピッチを中央部から両側に向かって変化させるようにして、隣り合うチップとのギャップ部における画像の乱れを緩和できるようにしたものである。本実施の形態では、解像度差をなだらかにすることによって、隣り合うチップとのギャップ部における画像の乱れを目立たなくするようにしたものである。

第２の実施の形態は、第１の実施の形態とは、各画素群における画素ピッチが異なるだけであるので、第１の実施の形態と同じ構成要素については、同一符号を用いて説明は省略する。
図１０は、第２の実施の形態に係るラインセンサチップ４における画素間隔を説明するための図である。図１０に示すように、中央部の範囲Ｒ２２の画素群における画素ピッチＰ２２は、標準ピッチＰＳよりも短く、中央部の両側部の範囲Ｒ２１，Ｒ２３のそれぞれの画素群における画素ピッチＰ２１，Ｐ２３は、標準ピッチＰＳである。

例えば、範囲Ｒ２１とＲ２３の画素群では、画素ピッチＰ２１，Ｐ２３は、２１．１７μｍ（＝標準ピッチＰＳ）であり、範囲Ｒ２２の画素群では、画素ピッチＰ２２は、１９．３０μｍ（＜標準ピッチＰＳ）である。

このような画素ピッチになるように複数の画素を配置することにより、各ラインセンサチップ４は、解像度に応じた個数以上の画素を含むことになるが、画像処理によりその解像度に応じた個数の画像信号を得ることができる。

また、中央部に対して両側部の画素群の画素は、中央部の画素群の画素ピッチよりも長くなっているので、中央部から両側部を介してギャップ部に向けて、画素ピッチが徐々に変化する。従って、隣り合うチップとのギャップ部における画像の乱れを目立たなくすることができる。

次に変形例を説明する。
図１１は、第２の実施の形態の第１の変形例を説明するための図である。ここでも、図１１に示すように、１つのラインセンサチップ４において直線状に並んだ複数の画素を、走査方向に沿って、複数の領域に、ここでは５つの領域Ｒ３１，Ｒ３２，Ｒ３３，Ｒ３４，Ｒ３５に分ける。

図１１に示すように、各領域の画素群における画素ピッチを、中央部の領域Ｒ３３に隣の領域Ｒ３２，Ｒ３４では標準ピッチＰＳよりも短い画素ピッチＰ３２，Ｐ３４（＜ＰＳ）とし、中央部の領域Ｒ３３では標準ピッチＰＳよりも短くかつ画素ピッチＰ３２，Ｐ３４よりもさらに短い画素ピッチＰ３３（＜＜ＰＳ）とし、領域Ｒ３２，Ｒ３４の外側の領域（すなわち最外側の領域）Ｒ３１，Ｒ３５では標準ピッチＰＳとする。このように配列しても、上述した第２の実施の形態と同様の効果を生じる。

さらに第２の変形例として、ラインセンサチップ４の中央部から両端部に向けて、画素ピッチが徐々に長くすなわち広くなるように、複数の画素を配置してもよい。図９を用いて、第２の変形例を説明すると、中央部の画素ピッチを、標準ピッチよりも短い中央部の画素ピッチＰＣ（＜＜ＰＳ）とし、両端部の画素ピッチを標準ピッチＰＳとし、画素ピッチが中央部から両端部に向かって徐々に長くなるように画素を配置するようにしてもよい。

第１の実施の形態の第４の変形例と同様に、画素ピッチが中央部から両端部に向かって徐々に長くなるように複数の画素を配列する方法としては、画素ピッチが中央部から両端部に向かって連続的に変化することによって徐々に長くなる方法と、画素ピッチが中央部から両端部に向かって段階的、すなわち不連続に変化することによって徐々に長くなる方法とがある。このように配列しても、上述した第２の実施の形態と同様の効果を生じる。

以上のように、本発明の各実施の形態によれば、複数のラインセンサを並べたときにチップギャップの存在に起因する画像の乱れを生じないように、かつ解像度に応じた画素数を確保できるラインセンサを実現することができる。そして、上述した２つの実施の形態に係るラインセンサチップをファクシミリなどの画像情報読取装置に利用すれば、ラインセンサのチップギャップの存在に起因する画像の乱れを生じない画像読取装置を実現することができる。
本発明は、上述した各実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。

本発明の第１の実施の形態に係わる画像情報読取装置の構成を示す構成図。図１に示した画像情報読取装置の読み取り機構を説明するための概略断面図。第１の実施の形態に係わるラインセンサチップの模式的平面図。第１の実施の形態に係わるラインセンサチップにおける画素間隔の説明図。隣り合う２つのラインセンサチップのギャップを説明するための図。第１の実施の形態に係るラインセンサの第１の変形例を説明するための図。第１の実施の形態に係るラインセンサの第２の変形例を説明するための図。第１の実施の形態に係るラインセンサの第３の変形例を説明するための図。第１の実施の形態に係るラインセンサの第４の変形例を説明するための図。第２の実施の形態に係わるラインセンサチップの模式的平面図。第２の実施の形態に係るラインセンサの変形例を説明するための図。

符号の説明

１画像読取装置、２ラインセンサユニット、３基板、４ラインセンサチップ、５レンズ、６ランプ、７出力回路、１１紙、２１受光素子（画素）、２２タイミングジェネレータ、２３駆動回路、２４走査回路、２５増幅器

Claims

標準ピッチよりも長い画素ピッチを有する第１画素群及び第２画素群と、
前記第１画素群と前記第２画素群との間に形成され、前記標準ピッチよりも短い画素ピッチを有する第３画素群とを含む、ラインセンサチップ。
請求項１において、
前記第１画素群、前記第２画素群及び前記第３画素群は複数の受光素子を有し、
前記受光素子は、フォトダイオード形成領域を有し、
前記画素ピッチは、隣り合う前記フォトダイオード形成領域の中心間の距離である、ラインセンサチップ。
請求項１又は２において、
前記標準ピッチは、解像度の規格により定まる画像の読み取りピッチである、ラインセンサチップ。
請求項１乃至３のいずれかにおいて、
前記標準ピッチは、２１.１７μｍである、ラインセンサチップ。
２１.１７μｍよりも長い画素ピッチを有する第１画素群及び第２画素群と、
前記第１画素群と前記第２画素群との間に形成され、２１.１７μｍよりも短い画素ピッチを有する第３画素群とを含む、ラインセンサチップ。
標準ピッチよりも長い画素ピッチを有する第１画素群及び第２画素群と、
前記第１画素群と前記第２画素群との間に形成され、前記標準ピッチと同じ画素ピッチを有する第３画素群及び第４画素群と、
前記第３画素群と前記第４画素群との間に形成され、前記標準ピッチよりも短い画素ピッチを有する第５画素群とを含む、ラインセンサチップ。
請求項６において、
前記第１画素群、前記第２画素群、前記第３画素群、前記第４画素群及び前記第５画素群は複数の受光素子を有し、
前記受光素子は、フォトダイオード形成領域を有し、
前記画素ピッチは、隣り合う前記フォトダイオード形成領域の中心間の距離である、ラインセンサチップ。
請求項６又は７において、
前記標準ピッチは、解像度の規格により定まる画像の読み取りピッチである、ラインセンサチップ。
標準ピッチよりも長い画素ピッチを有する第１画素群及び第２画素群と、
前記第１画素群と前記第２画素群との間に形成され、前記標準ピッチよりも短い画素ピッチを有する第３画素群及び第４画素群と、
前記第３画素群と前記第４画素群との間に形成され、前記第３画素群及び前記第４画素群の前記画素ピッチよりも短い画素ピッチを有する第５画素群とを含む、ラインセンサチップ。
請求項９において、
前記第１画素群、前記第２画素群、前記第３画素群、前記第４画素群及び前記第５画素群は複数の受光素子を有し、
前記受光素子は、フォトダイオード形成領域を有し、
前記画素ピッチは、隣り合う前記フォトダイオード形成領域の中心間の距離である、ラインセンサチップ。
請求項９又は１０において、
前記標準ピッチは、解像度の規格により定まる画像の読み取りピッチである、ラインセンサチップ。
標準ピッチよりも長い画素ピッチを有する第１画素群及び第２画素群と、
前記第１画素群と前記第２画素群との間に形成され、前記標準ピッチよりも長く且つ前記第１画素群及び前記第２画素群の前記画素ピッチよりも短い画素ピッチを有する第３画素群及び第４画素群と、
前記第３画素群と前記第４画素群との間に形成され、前記標準ピッチよりも短い画素ピッチを有する第５画素群とを含む、ラインセンサチップ。
請求項１２において、
前記第１画素群、前記第２画素群、前記第３画素群、前記第４画素群及び前記第５画素群は複数の受光素子を有し、
前記受光素子は、フォトダイオード形成領域を有し、
前記画素ピッチは、隣り合う前記フォトダイオード形成領域の中心間の距離である、ラインセンサチップ。
請求項１２又は１３において、
前記標準ピッチは、解像度の規格により定まる画像の読み取りピッチである、ラインセンサチップ。
請求項１乃至１４に記載のラインセンサチップを有する、ラインセンサ。
請求項１５に記載のラインセンサを有する、画像情報読取装置。
請求項１５に記載のラインセンサを有する、ファクシミリ。
請求項１５に記載のラインセンサを有する、スキャナ。
請求項１５に記載のラインセンサを有する、複写機。