JPH01161864A - サイリスタ - Google Patents

サイリスタ

Info

Publication number
JPH01161864A
JPH01161864A JP63291008A JP29100888A JPH01161864A JP H01161864 A JPH01161864 A JP H01161864A JP 63291008 A JP63291008 A JP 63291008A JP 29100888 A JP29100888 A JP 29100888A JP H01161864 A JPH01161864 A JP H01161864A
Authority
JP
Japan
Prior art keywords
type emitter
thyristor
type
area
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63291008A
Other languages
English (en)
Other versions
JP2762396B2 (ja
Inventor
Hans-Joachim Schulze
ハンスヨアヒム、シユルツエ
Heinz Dr Mitlehner
ハインツ、ミツトレーナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH01161864A publication Critical patent/JPH01161864A/ja
Application granted granted Critical
Publication of JP2762396B2 publication Critical patent/JP2762396B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristor
    • H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristor the device being a photothyristor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、陰極側電極が接触するｎ型エミッタとこれ
に境を接するｐ型ベースおよび陽極側電極が接触するＰ
型エミッタとこれに境を接しｐｎ接合によってｐ型ベー
スから分離されているｎ型ベースを備える半導体基体か
ら成るサイリスタとその製造方法に関するものである。
〔従来の技術〕
サイリスタの陰極側電極と陽極側電極の間に加えられる
サイリスタブロッキング電圧がブレークオーバー電圧と
呼ばれている電圧値に達すると、半導体基体の主面にほ
ぼ平行しｐ型ベースをｎ型ベースから分離するｐｎ接合
に局部的な降伏が生ずる。このコントロール不可能でし
ばしばサイリスタの破壊に導く局部的降伏を避けるため
、ｐ型ベースとｎ型ベースの間のｐｎ接合にレーザー光
照射によりサイリスの中央トリガ電極の下においてｎ型
ベース層の厚さを減少させる隆起部を作り、低下させた
ブレークオーバー電圧において既にコントロール可能の
降伏が隆起部に生ずるようにすることは欧州特許出願公
開ＥＰ−Ａ−００８８９６７号公報により公知である。
このコントロール可能の降伏はサイリスタのオーバーヘ
ッド・トリガリングに導くが、低いブレークオーバー電
圧のため熱破壊は生じない、しかしこの低下したブレー
クオーバー電圧が所望の精度と再現性をもって特定の値
に調整できないという欠点がある。
〔発明が解決しようとする課題〕
この発明の目的は冒頭に挙げた種類のサイリスタにおい
て、ｐ型ベースとｎ型ベース間のｐｎ接合が簡単に！１
１節可能の低下させたブレークオーバー電圧において熱
破壊を起こすことなく降伏するようにすることである。
〔課題を解決するための手段〕
この目的はこの発明により、ゲート電極又は感光サイリ
スタ領域の側方区域にｐ型エミッタの部分領域を設け、
この領域のドーピング濃度をｐ型エミッタの残りの部分
よりも高くすることによって達成される。
〔発明の効果〕
この発明により得られる利点は、ｐ型ベースとｎ型ベー
ス間のｐｎ接合を破壊する低下したブレークオーバー電
圧がこれにより損害を生じることなく十分な精度と再現
性をもうて調整できることである。
〔実施例〕
図面についてこの発明を更に詳細に説明する。
第１図に４層の半導体層がその導電型を反転しながら重
ね合わされている電力サイリスタの断面を示す、１はｎ
型エミッタ、２はＰ型ベース、３はｎ型ベース、４はｐ
型エミッタである。ｎ型エミッタ１には接続端Ｋを持つ
陰極側電極５が接触し、Ｐ型エミッタ４に、は接続端Ａ
を持つ陽極側電極６が接触する。接続端Ａに接続された
外部回路は動作抵抗Ｒとそれに直列接続された例えば１
０００ｖの直流電源Ｖから構成される。抵抗Ｒに結ばれ
ていない電源端子７と接続端には規準電位に置かれる。
陽極側の電極６に電源Ｖから供給される電圧はＫに対し
て正の電位にあって、サイリスタはブロッキング状態に
ある。
ｐ型ベース２に接触するゲート電極８はトリガ回路ｌＯ
からサイリスタトリガリング用の正電圧パルスを受ける
接続端９を備える。ブロッキング状態にあるサイリスタ
がトリガリングにより導通状態に移されると、ＫとＡの
間を低抵抗結合してＡ、ＲＳＶ、７およびＫを通る外部
回路を閉結する。サイリスタをターンオフして高抵抗の
非導通状態に移すことは、電源Ｖを遮断するかあるいは
Ｖが交流電源の場合はターンオンの後交流電圧の最初の
ゼロ通過時に実現する。
ｐ型ベース２内に作られたｎ型領域１１には導電被覆１
ｉ１１２があり、この領域はｎ型エミッタ１の方向に拡
がって１１と２．の間のｐｎ接合を短絡する。領域１１
と層１２は増幅ゲートと呼ばれる補助エミッタを構成し
、サイリスタの内部ターンオン増幅を行う、サイリスタ
が回転対称構成のとき一点破線１３は対称軸となる。ｌ
ａはｎ型エミッタｌに作られた溝であって、ｐ型ベース
２の突起部２ａで埋められる。この突起部には陰極側電
極５が接触する。ｌａと２ａはエミッタ・ベース間の短
絡を形成し、ブロッキング電圧印加時にすイリスクの望
ましくないトリガリングを阻止する。
Ｐ型ベース２とｎ型ベース３の間にはｐｎ接合１４があ
り、端子ＡとＫの間にブロッキング電圧が印加されたと
き逆方向にバイアスされる。ＡとＫの間のブロッキング
電圧をブレークオーバー電圧値まで上げると、ｐｎ接合
に発生する局部的な降伏によりサイリスタのコントロー
ル不能のトリガリングが起こり熱破壊に導くことがある
。
この危険を除くためこの発明によりｐ型エミッタ４のド
ーピング濃度を部分区域１５内で残りの部分よりも高く
する。この部分区域１５はできるだけ迅速なトリガリン
グ伝播を確実にするためゲ゛−ト電極８の下に置くか、
あるいは同心構成のサイリスタの場合対称軸１３の区域
内に置く、第１図では部分区域１５は直接ｐ型エミッタ
４の陽極側電極６に接する境界面４ａから始まり、Ｐ型
エミタッ４の厚さよりも短い侵入深さをもつ、この部分
区域１５の侵入深さはｐ型エミッタ４の厚さに対応させ
ることも可能である。更に部分区域１５を境界面４ａか
ら離し、その間にｐ型エミッタ層の一部をはさむうよに
することも可能である。
この場合は第１図において破線で示した部分区域１５を
上方に移動させたものとなる。−例として部分区域１５
が第１図に示した配置であり、ｐ型エミッタ４のドーピ
ング密度が陽極側電極６との境界面４ａにおいて約１０
”ａｓ−”であれば、部分区域１５の対応する値は１０
”ｃｎ−３程度とするのが効果的である０部分区域１５
内のドーピング密度を上げることにより、対称軸１３の
周囲において層列（２，３，４）の特性的な増幅係数α
ｐｍｅが達成され、ブレークオーバー電圧を低下したブ
レークオーバー電圧値に下げることができる０部分区域
１５のドーピング濃度の上昇はイオン注入とそれに続く
焼もどし処理によって行うのが有利である。この焼もど
し処理では半導体が約９５０℃から１２００℃の間の温
度に例えば３０分から３０時間の間加熱される。
上記の方法で調整された低下ブレークオーバー電圧は、
半導体のトリガ電極付近の区域を電子又は陽子で照射す
ることによりより高い値に移すことができる。これは照
射区域内でキャリアの寿命従って増幅係数α９．が低下
することに起因するものである。第１図にはこのように
照射されたほぼ円筒形の区域が破線１６で囲んで示され
る。
区域１６を電子又は陽子で照射した後更に別の焼もどし
熱処理によ５り低下したブレークオーバー電圧の上昇分
を補正していくらか縮小させることができる。この別の
焼もどし処理では半導体が例えば２５０℃と３５０°Ｃ
の間の温度に例えば３０分から２０時間の間保持され、
区域１６内のキャリアの寿命がいくらか延ばされる。従
ってこの照射と別の焼もどし処理は低下ブレークオーバ
ー電圧の微調整を行うものである。
第２図には光トリガリング可能のサイリスタが示される
。この場合トリガリングは対称軸１３の周りに置かれた
感光サイリスタ領域１７ａを光パルスで照射することに
よって生ずる。この光パルスは第２図に１７として示さ
れる。光パルスの導入には一般に先導波路が使用される
が、その詳細は欧州特許出願公開第ＥＰ−Ａ−０１９７
５１２号公報に記載されている。ここでも部分区域１５
によって低下ブレークオーバー電圧が調整される。
この場合感光サイリスタ領域から垂直方向に陽極側電極
６まで拡がる区域１６が電子又は陽子で追加照射される
ことにより、低下ブレークオーバー電圧がより高い値に
移される。この移動幅も焼もどし処理によりいくらか小
さ（することができる。
高められた増幅率α、、、、によりｄＵ／ｄｔ特性に重
大な欠点を生ずることなく光感度が上昇することは、こ
の原則の応用に際して有利に作用する。
この発明によるサイリスタの製作に当たっては、第３図
に示すように平盤形で弱ｎ型導電性の半導体板１８を素
材とし、線１９．２０まで半導体内に拡がるｐ型拡散領
域を縁端側に設ける。縁端部分を側面２１と２２まで除
去すると、ｐ型拡散領域の上部はｐ型ベース２となり、
その下部はｐ型エミッタ４を形成する。Ｓｔｏｗ又は感
光塗料のマスク２３を取り付けた後フォトリソグラフィ
によりマスク窓２４をあけ、この窓を通してイオン注入
２５によりアクセプタイオンを例えば面密度１６”ｃｍ
−”で注入する。続く焼もどし処理によりｐ型ベース４
に高濃度ドープ部分領域１５が形成される０区域１６の
電子又は陽子照射は粒子線装置中で実施し、孔２６を備
えるマスク２７によって区域１６の外部のサイリスタ部
分の照射を阻止する。この照射を例えば電極８．１２．
５および６が設けられて完成したサイリスタに対し・で
も実施することは特に有利である。マスク２７は負荷電
流導出用として動作中電極５の上に乗せられる圧接電極
から構成することも可能である。電子又は陽子の照射に
よるブレークオーバー電圧の移動の焼もどし処理による
補正もサイリスタの完成後に実施することができる。
この発明によるサイリスタでは内部のトリガリング補強
用の部分１１と１２は除いてもよい。
【図面の簡単な説明】
第１図と第２図はこの発明の互いに異なる実施例の断面
を示し、第３図は第１図、第２図のサイリスタの製造過
程を説明する図面である。 ｌ・・・ｎ型エミッタ ２・・・ｐ型ベース ３・・・ｎ型ベース ４・・・ｐ型エミッタ ５・・・陰極側電極 １５・・・ｐ型エミッタ部分領域 １６・・・電子又は陽子照射区域 ＩＧ３

Claims (1)

  1. 【特許請求の範囲】 １）陰極側電極（５）が接触するｎ型エミッタ（１）と
    これに境を接するｐ型ベース（２）および陽極側電極（
    ６）が接触するｐ型エミッタ（４）とこれに境を接しｐ
    ｎ接合（１４）によってｐ型ベース（２）から分離され
    ているｎ型ベース（３）を備える半導体基体から成るサ
    イリスタにおいて、トリガ電極（８）又は感光サイリス
    タ領域（１７ａ）の側方区域にｐ型エミッタ（４）の部
    分領域（１５）が設けられ、この領域がｐ型エミッタ（
    ４）の残りの部分よりも高いドーピング濃度を示すこと
    を特徴とするサイリスタ。 ２）トリガ電極（８）又は感光サイリスタ領域（１７ａ
    ）の下部に電子又は陽子照射されたサイリスタ区域（１
    ６）が設けられることを特徴とする請求項１記載のサイ
    リスタ。 ３）ｎ型エミッタ（１）、ｐ型ベース（２）、ｎ型ベー
    ス（３）およびｐ型エミッタ（４）となる交互に導電型
    を反転する４層が重ねられているドープされた半導体基
    体を出発材料として、フォトリソグラフィマスク（２３
    ）をｐ型エミッタとなる層（４）の外表面（４ａ）に設
    け、これに窓（２４）をあけること、この窓を通してア
    クセプタイオンをｐ型エミッタ（４）に入れること、続
    く焼もどし処理によりｐ型エミッタ（４）の部分区域（
    １５）を形成させることを特徴とする請求項１記載のサ
    イリスタの製造方法。 ４）トリガ電極（８）又は感光サイリスタ領域（１７ａ
    ）の下部にある部分領域（１７ａ）が電子又は陽子照射
    されることを特徴とする請求項３記載の方法。 ５）部分領域（１６）の電子又は陽子照射の後別の焼も
    どし処理が実施されることを特徴とする請求項４記載の
    方法。
JP63291008A 1987-11-20 1988-11-16 サイリスタ Expired - Lifetime JP2762396B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3739394 1987-11-20
DE3739394.4 1987-11-20

Publications (2)

Publication Number Publication Date
JPH01161864A true JPH01161864A (ja) 1989-06-26
JP2762396B2 JP2762396B2 (ja) 1998-06-04

Family

ID=6340918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63291008A Expired - Lifetime JP2762396B2 (ja) 1987-11-20 1988-11-16 サイリスタ

Country Status (4)

Country Link
US (1) US5049965A (ja)
EP (2) EP0564007B1 (ja)
JP (1) JP2762396B2 (ja)
DE (2) DE3851412D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243205A (en) * 1989-10-16 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device with overvoltage protective function

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510274A (en) * 1987-08-19 1996-04-23 Mitsubishi Denki Kabushiki Kaisha Method of controlling a carrier lifetime in a semiconductor switching device
JPH0680820B2 (ja) * 1989-10-16 1994-10-12 株式会社東芝 過電圧保護機能付半導体装置及びその製造方法
JP3210013B2 (ja) * 1991-03-27 2001-09-17 シーメンス アクチエンゲゼルシヤフト 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法
DE4215378C1 (de) * 1992-05-11 1993-09-30 Siemens Ag Thyristor mit Durchbruchbereich
JPH0669449A (ja) * 1992-08-18 1994-03-11 Sony Corp ダイナミックｒａｍの配線構造およびその製造方法
US5554882A (en) * 1993-11-05 1996-09-10 The Boeing Company Integrated trigger injector for avalanche semiconductor switch devices
WO1998015010A1 (de) * 1996-09-30 1998-04-09 Eupec Europäische Gesellschaft Für Leistungshalbleiter Mbh + Co. Kg Thyristor mit durchbruchbereich
EP0970525B1 (de) * 1997-01-31 2003-05-21 Infineon Technologies AG Asymmetrischer thyristor
DE19947028A1 (de) 1999-09-30 2001-04-12 Siemens Ag Thyristor mit Spannungsstoßbelastbarkeit in der Freiwerdezeit
DE10330571B8 (de) * 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
DE102006001252B4 (de) 2006-01-10 2012-01-26 Infineon Technologies Ag Bipolares Leistungshalbleiterbauelement mit einem p-Emitter und höher dotierten Zonen in dem p-Emitter und Herstellungsverfahren
DE102007041124B4 (de) * 2007-08-30 2009-06-04 Infineon Technologies Ag Thyristor mit verbessertem Einschaltverhalten, Thyristoranordnung mit einem Thyristor, Verfahren zur Herstellung eines Thyristors und einer Thyristoranordnung
RU2474926C1 (ru) * 2011-09-21 2013-02-10 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Способ регулирования напряжения переключения силового полупроводникового прибора

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169973A (ja) * 1982-03-31 1983-10-06 Toshiba Corp ゲ−トタ−ンオフサイリスタ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1513238A (fr) * 1966-04-19 1968-02-16 Silec Liaisons Elec Thyristor à temps d'extinction court
DE2747945A1 (de) * 1976-11-01 1978-05-18 Electric Power Res Inst Thyristor-bauelement fuer eigenschutz
US4165517A (en) * 1977-02-28 1979-08-21 Electric Power Research Institute, Inc. Self-protection against breakover turn-on failure in thyristors through selective base lifetime control
CH622127A5 (ja) * 1977-12-21 1981-03-13 Bbc Brown Boveri & Cie
US4278475A (en) * 1979-01-04 1981-07-14 Westinghouse Electric Corp. Forming of contoured irradiated regions in materials such as semiconductor bodies by nuclear radiation
JPS57112073A (en) * 1980-12-27 1982-07-12 Mitsubishi Electric Corp Semiconductor device
IE53895B1 (en) * 1981-11-23 1989-04-12 Gen Electric Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device
JPS60187058A (ja) * 1984-03-07 1985-09-24 Hitachi Ltd 半導体装置
JPS60189260A (ja) * 1984-03-09 1985-09-26 Toshiba Corp 逆阻止型ゲートターンオフサイリスタ
US4572947A (en) * 1984-05-29 1986-02-25 Westinghouse Electric Corp. Triggering method for light triggered thyristors
US4757366A (en) * 1985-04-12 1988-07-12 Siemens Aktiengesellschaft Light-triggerable thyristor having low-loss feed of the trigger energy

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169973A (ja) * 1982-03-31 1983-10-06 Toshiba Corp ゲ−トタ−ンオフサイリスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243205A (en) * 1989-10-16 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device with overvoltage protective function

Also Published As

Publication number Publication date
EP0316881A3 (en) 1990-03-21
DE3856164D1 (de) 1998-05-14
EP0316881A2 (de) 1989-05-24
EP0564007B1 (de) 1998-04-08
US5049965A (en) 1991-09-17
EP0564007A1 (de) 1993-10-06
EP0316881B1 (de) 1994-09-07
JP2762396B2 (ja) 1998-06-04
DE3851412D1 (de) 1994-10-13

Similar Documents

Publication Publication Date Title
US5900652A (en) Apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices
US4165517A (en) Self-protection against breakover turn-on failure in thyristors through selective base lifetime control
US6025622A (en) Conductivity modulated MOSFET
JPH01161864A (ja) サイリスタ
AU595735B2 (en) Semiconductor device
US4514747A (en) Field controlled thyristor with double-diffused source region
US5091766A (en) Thyristor with first and second independent control electrodes
JPH1050724A (ja) 半導体装置
US4060825A (en) High speed high power two terminal solid state switch fired by dV/dt
JPH0117268B2 (ja)
US4177477A (en) Semiconductor switching device
US5194394A (en) Thyristor and method of manufacturing the same
US4238761A (en) Integrated gate assisted turn-off, amplifying gate thyristor with narrow lipped turn-off diode
EP0125138B1 (en) Self protected thyristor and method of making
JP2617497B2 (ja) 半導体装置
JP3210013B2 (ja) 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法
US6723586B1 (en) Thyristor provided with integrated circuit-commutated recovery time protection and production method therefor
US4040170A (en) Integrated gate assisted turn-off, amplifying gate thyristor, and a method for making the same
US6091087A (en) Insulated gate thyristor
JPH01123478A (ja) プレーナ形ｐｎ接合をもつ半導体デバイス
US5284780A (en) Method for increasing the electric strength of a multi-layer semiconductor component
JPS63205958A (ja) 静電誘導サイリスタ
JP2561963B2 (ja) 絶縁ゲート型バイポーラトランジスタおよびその製造方法
US5144402A (en) Semiconductor switching device and method of controlling a carrier life time in a semiconductor switching device
JPH0671078B2 (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080327

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 11