JPH01158751A - 半導体集積回路装置の配線方法 - Google Patents

半導体集積回路装置の配線方法

Info

Publication number
JPH01158751A
JPH01158751A JP62315368A JP31536887A JPH01158751A JP H01158751 A JPH01158751 A JP H01158751A JP 62315368 A JP62315368 A JP 62315368A JP 31536887 A JP31536887 A JP 31536887A JP H01158751 A JPH01158751 A JP H01158751A
Authority
JP
Japan
Prior art keywords
channel
wiring
short side
channels
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62315368A
Other languages
English (en)
Inventor
Fumihiro Minami
文裕 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62315368A priority Critical patent/JPH01158751A/ja
Publication of JPH01158751A publication Critical patent/JPH01158751A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は、半導体集積回路装置の配線方法に関する。
(従来の技術) 半導体集積回路の大規模化に対し、ビルディングブロッ
ク方式のレイアウトをすることが多くなってきている。
この方式では、ROM、 RAM、 PLA、手描きブ
ロックといったマクロブロック、あるいはスタンダード
セルで構成されるブロックをチップ内に配置し、これら
のブロック同士の信号接続情報に基づきブロック間の配
線がなされる。
ブロック間の配線にあたっては、配線領域として複数の
チャネルが定義され、各ブロックの相対位置および概略
配線径路が決定され、次いでチャネルごとの詳細配線が
行なわれる。
このチャネルごとの詳細配線には、チャネル配線法と呼
ばれる手法がよく用いられるが、あるチャネルから隣接
チャネルへ通過する配線は第9図に示すようにチャネル
短辺からしか出入りできないため、図中にあるようなチ
ャネル長辺での隣接部分6がある場合、この部分を通過
配線せず、チャネルの配線1ヘラツク数を多く使ってし
まうという問題があった。
ここにチャネル短辺、チャネル長辺とは次のものを指す
。チャネル内を幹線支線方式で配線するとき、幹線に平
行な辺をチャネル長辺と言い、支線に平行な辺をチャネ
ル短辺と言う。通常、チャネルの配線時においては、チ
ャネル長辺上の端子位置は固定されているが、チャネル
短辺上の端子位置は必ずしも固定されていない。
(発明が解決しようとする問題点) 本発明では、半導体装積回路のビルディングブノク方式
しイアウ1−の中のブロック間配線処理において、ある
チャネルのチャネル短辺に隣接するチャネルが、当該チ
ャネル長辺にも接する場合に、その接している部分がで
きるだけ短くなるようにチャネル境界の位置を変更し、
第9図の6に示される部分のようなもとのチャネル境界
位置のままでは通過できなかった部分を配線が通過てき
るようにすることにより、チャネルの有効利用ができる
配線手法を提供し、集積度を向上させることを目的とす
る。(第10図参照) 〔発明の構成〕 (問題点を解決するための手段) チャネルをひとつずつ配線するとき、処理中のチャネル
がチャネルAであるとする。そのとき、チャネルAのチ
ャネル短辺側にチャネルBが隣接している場合、チャネ
ルBがチャネルAのチャネル長辺にも接している部分が
あれば、その部分の長さがなるべく短くなるようにチャ
ネルAとチャネルBの境界位置を修正する。
また、この境界位置の修正後、チャネルA内の配線に際
してチャネルAを複数のスイッチボックスに分割する。
この分割においては、スイッチボックス同士の境界辺お
よびチャネルAのチャネル短辺を除き、各スイッチボッ
クス内でチャネルAのチャネル短辺に平行な辺上に端子
が極力存在せぬように分割位置を選択する。
(作 用) チャネルAのチャネル短辺境界を修正することにより、
チャネルAから隣接チャネルへ接続する信号線に関し、
配線の通れる詳細径路の自由度が向上する。
さらに、チャネルA内においては、チャネル短辺を除く
チャネル短辺に平行な辺上に端子がある場合、チャネル
Aを一度に配線するには性能上複雑な処理が必要となる
が、当該端子がスイッチボックスの両短辺上にくるよう
にチャネルAを複数のスイッチボックスに分割すること
により、問題が簡単化され、処理として扱い易くなる。
(実施例) ビルディングブロック方式によるチップ構成は、第5図
に示されるように複数のブロックとブロック間の配線領
域であるチャネルとから成っている。
レイアウトの手順としては、個々のブロックの内部をレ
イアラ1〜したのちブロック間の配線が行なわれる。ブ
ロック間の配線にあたっては複数のチャネルを定義する
が、チャネル短辺には別のチャネルのチャネル長辺が隣
接するように決められ、このチャネル同士の隣接部分を
チャネル境界と呼ぶ。なお、チャネルには、水平チャネ
ルと垂直チャネルとが慰り、前者はチャネル長辺が水平
方向に向いているものを、後者はチャネル長辺が垂直方
向に向いているものを指す。
さて、本発明は、ブロック間の詳細配線の方法に関する
ものであるが、その処理を行うときの前提として、ブロ
ック同士の相対位置、ブロック間のチャネル同士の隣接
関係、ブロック間の接続信号の概略配線径路が既に決定
済みであるとする。
以下、本発明の処理手順を説明する。
5TEPI:チャネルの配線順序の決定。
チャネル長辺に他チャネルのチャネル短辺が隣接してい
る場合、この隣接チャネルの方を先に配線しなければな
らないという制約に基き、配線処理の順序を決めるもの
である。
5TEP2:配線の未処理であるチャネルをひとつとり
だす。
5TEP3:処理チャネルが垂直チャネルかどうか調べ
、もしそうであれば、座標データを90°C回転させた
ものに変換する。
この座標データとは、チャネルの形状、端子の位置など
を指す。なお、この処理は、全チャネルを水平チャネル
にみなすことで後の処理の共通化を図るために行なう。
5TEP4 :チャネル短辺の境界位置の変更とチャネ
ル内の接続情報の更新。
5TEP5 :チャネルを複数個のスイッチボックスに
分割。
5TEP6 、スイッチボックス内の詳細配線。
5TEP7:処理チャネルが垂直チャネルかどうかを調
べ、もしそうであれば、座標データを−90゜回転させ
たものに変換する。
この座標とは、チャネルの形状、端子の位置。
チャネル内の配線などを指す。なお、この処理は、5T
EP 3の逆変換処理に対応する。
5TEP8:全チャネルが配線処理済みになるまで5T
EP 2からの実行を繰り返す。
以上の処理を示したものが第1図であるが、第1図の■
、■、◎に対応する処理は、上記の5TEP4 、5T
EP 5 、5TEP 6であり、各々について以下に
さらに詳細に説明する。まず、第1図の■の処理に関し
ては、次のように行なう。(第2図参照)STEP4.
1 :チャネルの左辺側短辺に隣接チャネルがあるかど
うかを調へ、なければ5TEP4.6へ行く。
これは、チップの外周部付近のチャネルで例外的にチャ
ネル短辺に他チャネルが隣接していないケースがあるた
めである。
5TEP4.2:チャネル上辺側の隣接ブロックを左か
ら順にBTU、 + BT2+・・r BTnと表わし
、チャネル下辺側の隣接ブロックを左から順にBBt 
+ B+32+・+ BBmと表わし、さらにブロック
Bよj(1−T+B、 j=4.2.  ・)の左辺工
座標、右辺工座標。
上辺l座標、下辺l座標を順に 工1、(B;−、+)
+ 工、(B+ユ)、ソT(B(j)、νB(Bコj)
と表わすことにしたとき、工L(BTl)と工L(BB
t、)を比べ、同じならば5TEP4.6に行き、異な
れば5TEP4.3以降の処理を行なう。
5TEP4.3 : m1n(工+−(BTt)+ x
t、(BBt))以上でありかつmax(工+−(BT
U、)+ 工+−(BB□))以下であるX座標のうち
、max(xl、(BTx、) l 工L(BBt、)
)に最も近くかつそのX座標値」−にチャネル内の上下
端子がないような位置工、を探索する。この工、の位置
をチャネルの左側短辺の新しい境界位置として決定する
5THP4.4 :新しいチャネル左側短辺に設定すべ
き端子を決める。具体的には、工、より左側のX座標を
持つ端子と工Sより右側のX座標を持つ端子とが同一信
号で接続されるものの組を調べ、それら信号に対して新
しいチャネル左側短辺上の端子を設定する。
5TEP4.5 :χ8より左側のX座標を持つ端子に
対し、それら端子への接続情報を現処理チャネルからチ
ャネル左端側隣接チャネルへと所属を移動させる。
5TEP4.6 :チャネルの右辺側短辺に隣接チャネ
ルがあるかどうかを調べ、なければ5TEP4.11へ
行く。
5TEP4 、7 : x R(BTn) + 工R(
Bam)を比べ、同じならば5TEP4.1.1へ行き
、異なれば5TEP4.8以降の処理を行なう。
5TEP4.8 : mj、n(:cp(BTn)+ 
工s(Bnm))以」二であり、かつmax(工R(B
TnL 工n(BBm))以下であるX座標のうち、m
1n(xR(Brn)、 :lCR(BBm))に最も
近く、かつそのχ座標値」二にチャネル内の上下端子が
ないような位置X、、、を探索する。このχFの位置を
チャネルの右側短辺の新しい境界位置として決定する。
5TEP4.9:新しいチャネル右辺側短辺に設定すべ
き端子を決める。具体的には、χFより左側のX座標を
持つ端子と工Eより右側の−1:、座標を持つ端子とが
同一信号で接続されるものの組を調ベ、それら信号に対
して新しいチャネル右辺側短辺上の端子を設定する。
5TEP4.10 :工。より右側の工座標を持つ端子
に対し、それら端子の接続情報を現処理チャネルからチ
ャネル右端側隣接チャネルへと所属を移動させる。
5TEP4.11 : 5TEP 5の処理に行く。
第6図に5TEP 4の実施例を示す。
この図は、第5図のひとつの水平チャネルを対象にした
ものであるが、第5図にあった一点鎖線の部分が極力短
くなるようチャネル短辺の位置を変更している。
次に、第1図の■の処理について説明する。
(第3図参照) STEP5.1 :チャネル内を複数のスイッチボック
スに分割するときのスイッチボックス同士の境界位置を
決める。具体的には次のようにする。
(i)  チャネルの上辺側隣接ブロックに関連して、
VB(Bri)>ソB (BT4 +t )なら工Ti
−工。
(BTi+1) l V B (BT工)< ”t B
cBTi+1>なら工T1−工R(BTi)という工座
標値工Ti (1=1+ L −・、 n  1)を求
める。もし、工Tiの位置にチャネルの上下端子があれ
ば、工p、 (BTi)から工L (BTユ+、)まで
の区間でこのχT工に最も近く、かつその位置にチャネ
ルの上下端子がない座標を探索し、それを新たに工T、
とする。
ただし、VB(BTi)−ソB (BTiや、)のとき
は、χ0工は求めない。
(ii)  チャネルの下辺側隣接ブロックに関連して
、VT(BRい> 1T(Bn、;++ )なら工、j
−工JBBj)VT(BBj) < V T(BB、;
+x)なら工、j−工JBsjや、)という工座標値よ
りj(j=L z、  ・、m−1)を求める。もし、
よりjの位置にチャネルの上下端子があれば、:X:R
(BBj)から=工L(BBj+□)までの区間でこの
χB。に最も近く、かつその位置にチャネルの上下端子
がない座標を探索し、それを新たにχB3とする。
ただし、ソT(BBj)=VT(B8.++□)のとき
は、工、jは求めない。
(u+)  工Ttb=L z、−2n  1)  +
  よりj(J=1.2.・・・、m−1)のうちで求
まっているものに対し、座標の重複をなくして昇順に並
びかえた結果が工1.工2.・・、χkになったとする
。そのとき、これら座標値の位置にスイッチボックス同
士の境界線を設ける。
従って、k+1個のスイッチボックスができ、各々のス
イッチボックスの工座標の区間は、[工。、工、コ、 
 [工1. 工、コ、 ・・・+[::):kt  工
Eコとなる。 ゛ 5TEP5.2:スイッチボックス同士の境界上の端子
の設定。
すなわち、座標:I: i(1” 1. r L ”’
 r k)のスイッチボックス境界においては、チャネ
ル内の端子の中でその工座標がxi未満のものとその工
座標が工5以」二のものとで同一信号が接続しているも
のがあれば、その信号に対するスイッチボックス境界端
子を設ける。
5TEP5.3 :チャネル内の接続情報をもとに各ス
イッチボックス内の接続情報を作成する。
ここで言う接続情報とは、端子の位置、接続信号名のこ
とである。
5TEP5.4 : 5TEP 6の処理へ行く第7図
に5TEP 5の実行例を示す。
図中二点鎖線がスイッチボックス同士の境界線である。
この例では左から3番目のスイッチボックスについては
、スイッチボックス下辺側にある端子のためにスイッチ
ボックスの右辺側境界の工座標が上側隣接ブロックの右
辺工座標と同じになってはいない。このとき、スイッチ
ボックス内でチャネル短辺に平行な辺上にブロックの端
子が存在してしまうが、この場合、当該ブロック端子か
ら水平配線を行ないその配線とスイッチボックス右辺境
界との交点に境界端子を設定するという処理を予め行な
っておくことにより、実効的にスイッチボックス内でチ
ャネル短辺に平行な辺上の端子がないように扱うことが
できる。
最後に第1図の◎の処理について説明する。
(第4図参照) STEP6.1 :チャネル内の配線混雑度を計算する
具体的には、チャネルの幹線の密度分布を求める。
5TEP6.2:必要なチャネル幅を見積り、決定する
たとえば、上記の幹線の密度の最大値をDとすると、W
=aXDなるWをチャネル幅とする。
ここにaは統計データによる経験的な定数である。
ここでチャネル幅を決定することにより、各スイッチボ
ックスの形状が確定する。
5TEP6.3 :配線の未処理であるスイッチボック
スのうち最も左側のものをとりだす。
5TEP6.4 :スイッチボックス内の詳細配線をス
イッチボックスルータにより行なう。
その際、スイッチボックスの右辺端子については、ブロ
ックの端子である場合、その端子位置は固定扱いである
。また、スイッチボックスの左辺端子し3ついては、左
側隣接のスイッチボックスの配線結果に合せ、その端子
位置は固定扱いである。これら以外の端子については、
位置固定としなくてもよい。
5TEP6.5 :全スイッチボックスの詳細配線が終
了するまで5TEP6.4以降の処理を繰り返す。
終了後は、5TEP 7八行く。
第8図に、5TEP 6による配線実行例を示す。
〔発明の効果〕
本発明によれば、チャネル短辺の境界位置の変更処理に
より、チャネル内の詳細配線時における配線の通過でき
ない制約部分を極力減少させることができ、チャネルの
有効利用による集積度向上が達成できる。
また、上記処理に伴ってチャネル短辺に平行な辺上に端
子が存在するようになるが、チャネル内を複数のスイッ
チボックスに分割してスイッチボックスルータを使用す
ることにより、扱いやすい現実的な処理にすることがで
きる。
【図面の簡単な説明】
第1図は本発明の処理手順を示すフロー図、第2図は第
1図の処理■の詳細な処理手順を示すフロー図、第3図
は第1図の処理■の詳細な処理手順を示すフロー図、第
4図は第1図の処理◎の詳細な処理手順を示すフロー図
、第5図はチップの構成例を示す図、第6図はチャネル
短辺の境界を変更した例を示す図、第7図はチャネル内
をスイッチボックスに分割した例を示す図、第8図はチ
ャネル内の詳細配線結果例を示す図、第9図は従来の配
線例を説明するための図、第10図は本発明による配線
例を説明するための図である。 1・・ブロック、    2・・・チャネル3・・・チ
ャネル短辺、 4・・ブロックの端子5・・・配線線分 6・・・チャネル長辺で隣接チャネルに接している部分
(−点鎖線) 7・・・変更したチャネル短辺 8・・チャネル短辺上の境界端子(図中の黒丸)9・・
スイッチボックス 10・・・スイッチボックス同士の境界辺(二点鎖線)
11・・・スイッチボックス同士の境界上の端子(図中
の白丸) 代理人 弁理士  則 近 憲 佑 同  松山光之 =16− 第  3 図 第  4 図 第  6 図 第  7 図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体集積回路装置をビルディングブロック方式
    でレイアウトするときのブロック間配線処理において、
    複数のチャネルを定義してチャネルをひとつずつ詳細配
    線する際、処理中のチャネルのチャネル短辺に隣接する
    チャネルが処理中のチャネルのチャネル長辺にも接して
    いる部分があるかどうかを調べ、当該部分があるときに
    は、当該部分を極力減少させるようにチャネル短辺境界
    の位置を変更し、これに伴なうチャネル短辺境界端子の
    再設定とチャネル内接続情報の更新を行ない、しかるの
    ちにチャネル内の詳細配線を行なうことを特徴とする半
    導体集積回路装置の配線方法。
  2. (2)前記チャネル内の詳細配線において、複数個のス
    イッチボックスに分割を行ない、各々のスイッチボック
    スをスイッチボックスルータで詳細配線を行なう方法に
    おいて、スイッチボックス同士の境界辺およびチャネル
    短辺を除き、各スイッチボックス内でチャネル短辺に平
    行な辺上に端子が極力存在せぬよう分割位置を選択する
    ことを特徴とする特許請求の範囲第1項記載の半導体集
    積回路装置の配線方法。
JP62315368A 1987-12-15 1987-12-15 半導体集積回路装置の配線方法 Pending JPH01158751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62315368A JPH01158751A (ja) 1987-12-15 1987-12-15 半導体集積回路装置の配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62315368A JPH01158751A (ja) 1987-12-15 1987-12-15 半導体集積回路装置の配線方法

Publications (1)

Publication Number Publication Date
JPH01158751A true JPH01158751A (ja) 1989-06-21

Family

ID=18064571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62315368A Pending JPH01158751A (ja) 1987-12-15 1987-12-15 半導体集積回路装置の配線方法

Country Status (1)

Country Link
JP (1) JPH01158751A (ja)

Similar Documents

Publication Publication Date Title
JP2753263B2 (ja) 半導体集積回路の自動配線方法
US5331572A (en) Integrated circuit and layout system therefor
US5883812A (en) Interconnection routing method for reducing crosstalk between interconnections
JPH01158751A (ja) 半導体集積回路装置の配線方法
JP3102365B2 (ja) 配置配線方法
KR100576987B1 (ko) 전자 소자 및 전자 장치의 설계 및 제조 방법
JP2734180B2 (ja) 集積回路の設計方法
CN111062180A (zh) 一种fpga布线方法及装置
JP2581401B2 (ja) 集積回路配線装置及び方法
JPH05159025A (ja) エリア分割配線方式
JP3755669B2 (ja) 多数のネットのルーティングを自動的に実行する自動レイアウト・システムを用いて電子デバイスの設計を行う方法
JP2001216341A (ja) 自動配置配線方法
JP3382909B2 (ja) バスの配置方法
JPS62203278A (ja) 並列式自動配線方式
JPH07282104A (ja) セル配置改善装置及び方法
JP2825928B2 (ja) チャネルマージ配線法
JPH0645443A (ja) 階層化配線方法
JPH0823030A (ja) 集積回路装置の配線の設計方法
JPH04291744A (ja) 半導体装置の配線方法
JPH11214523A (ja) 半導体集積回路装置のレイアウト方法
JPH05109892A (ja) 集積回路の配線設計方法
JPH05108761A (ja) 配線長指定配線方式
JPS6353947A (ja) 半導体集積回路の配線方法
JPH02278829A (ja) 半導体装置の配線方法
JPH08115359A (ja) Lsi配線方法