JPH11214523A - 半導体集積回路装置のレイアウト方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体集積回路装置のレイアウトを設計する
ための時間を短縮するとともに、回路ブロックの縮小化
を図り、かつ回路動作の高速化を可能とした半導体集積
回路装置のレイアウト方法を提供する。 【解決手段】 それぞれが１以上のセルを含む複数のセ
ル列を、各セル列間にチャネル領域を配して配置する工
程（Ｓ１０３）と、前記チャネル領域を通して前記各セ
ル列間を接続する概略配線経路を求める概略配線処理工
程（Ｓ１０４）と、前記概略配線処理工程で得られた概
略配線経路に基づいて詳細配線経路を決定する詳細配線
処理工程（Ｓ１０７）とを備えており、前記概略配線処
理工程では、得られた概略配線経路に基づいて各チャネ
ル領域の配線混雑度を見積もる工程と（Ｓ１０５）、こ
の見積もられた配線混雑度に基づいて各チャネル領域で
の配線混雑度が均一となるように前記チャネル領域の高
さを調整して前記セル列の配置を修正する工程と（Ｓ１
０６）を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路装置
を製造する際に用いられるフォトマスクのパターンを設
計する方法に関し、特に、半導体集積回路装置に配設さ
れる複数のセル列間での配線領域における利用効率を高
めて、配線長の低減による動作速度の高速化、及び集積
度の向上を図った半導体集積回路装置のレイアウト方法
に関するものである。

【０００２】

【従来の技術】半導体集積回路装置のレイアウト方法と
して、従来からエリア配線方法やチャネル配線方法が採
用されている。前者のエリア配線方法には迷路法や線分
探索法等があり、チップに配置される複数のセル列のう
ち、接続を行うセル列間に経路が存在する場合には、配
線領域に配線禁止領域が存在する場合でもその経路を見
付け出す能力が高いという特徴を有している。しかしな
がら、このエリア配線方法では、セル列配置工程で設定
されたセル列の位置は固定していることとが前提とされ
ているため、配線領域での配線が混雑して未配線が生じ
た状況となったときには、以降のレイアウト設計は不可
能になり、セル列配置工程から再度やり直す必要があ
る。

【０００３】一方、後者のチャネル配線方法は、チップ
全体をチャネル領域と呼ばれる配線領域に区切り、各チ
ャネル領域単位で配線処理を行う方法である。このチャ
ネル配線方法では、セル列の間隔（チャネル領域高さ）
の調整が自由であるため、配線トラックの挿入、削除が
可能であり、チャネル領域での配線が混雑した場合でも
これに対応できるという利点がある。しかしながら、そ
の反面、設計効率を高めるためにチャネル領域内に配線
禁止領域等の配線の障害となるものが存在しないことを
前提に設定されるため、実際にチャネル領域内に障害物
が存在する場合にはこれに対処できず、好適なレイアウ
ト設計を行うことが困難となる。

【０００４】そこで、近年では前記エリア配線方法を修
正した新エリア配線方法が提案されている。この配線方
法は、前記エリア配線方法におけるセル列が固定されて
いたことの不具合を改善したものであり、エリア配線方
法による概略配線処理を行って配線の混雑度を見積り、
この混雑度に対応可能なチャネル領域高さでセル列を配
置した上で詳細配線処理を行う配線方法である。この新
エリア配線方法を図を参照して簡単に説明する。図５は
説明のために簡略化したレイアウト配置図であり、図５
（ａ）のように３列のセル列ＣＥＬＬ１〜ＣＥＬＬ３を
チャネル領域ＣＨ１，ＣＨ２を介して仮配置する。この
仮配置では、各セル列間の間隔、すなわちチャネル高さ
は論理回路情報に基づいて経験的に求められる値に設定
する。ここでは、各チャネル領域高さは“３”に設定し
ている。そして、図５（ｂ）のように、このセル列に対
して簡易概略配線処理を実行する。この簡易概略配線処
理では、各セル列とチャネル領域とで構成されるブロッ
クを水平線と垂直線とで枡目状に分割したＧセルＧＣＥ
ＬＬに区分けする。次いで、各Ｇセルに存在している接
続用端子のうち、互いに配線接続する端子（同図では同
じ記号のもの）を相互に接続する経路であるネットを求
める。

【０００５】次いで、全てのネット及びＧセルについて
の経路を求めた後、各経路が各チャネル領域ＣＨ１，Ｃ
Ｈ２の任意の垂直線を横切る箇所の数を求め、かつその
最大値を求める。ここでは、図５（ｃ）のように、チャ
ネル領域ＣＨ１では横切る箇所の数は“３”であり、チ
ャネル領域ＣＨ２では横切る箇所の数は“２”となる。
そして、その最大値が各チャネル領域における必要トラ
ック数をチャネル領域における混雑度として見積りを行
う。この見積りにより、各チャネル領域ＣＨ１，ＣＨ２
のチャネル高さがこの必要トラック数を満たす高さであ
る場合にはセル列の配置の修正は行なわないが、必要ト
ラック数を満たしていない場合には、これを満たすよう
に各チャネル高さを高くするように各セル列の配置を修
正する。そして、再び前記した概略配線を実行し、各チ
ャネル高さが必要トラック数を満たすセル列配置か実行
された後に、改めて設定されたセル列に対して概略配線
処理を実行し、さらにこの概略配線処理の後に詳細配線
を実行し、図５（ｄ）のような配線経路が求められ、レ
イアウト設計が実現される。

【０００６】

【発明が解決しようとする課題】このような新エリア配
線方法では、セル列の仮配置後に得られた必要トラック
数に基づいてチャネル高さ、及びセル列の配置を修正し
ているため、従来のエリア配線方法で問題とされてい
た、セル列が固定されていることによる不具合は解消さ
れることになる。しかしながら、この改善された新エリ
ア配線方法においては、簡易概略配線により見積もられ
た各チャネル領域での必要トラック数の最大値に基づい
て、各チャネル領域のチャネル高さを均一高さに設定し
てセル列配置を行っている。そのため、実際に詳細配線
を行った結果から得られる必要トラック数が見積もった
必要トラック数よりも大きくなった場合には、超過した
分の配線を当該チャネル領域に配置することはできなく
なる。このため、この超過した分の配線を他のチャネル
領域を利用して配線したり、あるいはセル列の外周に沿
って配線する等の処理が必要となり、その配線長が長く
なって高速動作の実現が困難になる。したがって、従来
では再度、前記した工程、すなわち、セル列の仮配置、
簡易概略配線、セル配置、詳細配線をやり直すことにな
り、レイアウト設計を完成するための時間（ＴＡＴ）を
短縮することが難しい。

【０００７】一方、詳細配線の結果、実際の必要トラッ
ク数が見積り必要トラック数と等しく、あるいはこれよ
りも小さい場合には、前記した問題は生じないが、その
場合にはチャネル領域内にトラック数の余りが生じ、こ
の余りのトラック数分だけチャネル領域内の一部領域が
無駄となる無効領域が生じる。例えば、図５に示した例
では、各チャネル領域ＣＨ１，ＣＨ２の高さを等しく３
トラックに設定しているが、チャネル領域ＣＨ２での必
要トラック数は“２”であるため、１トラック分の無効
領域がチャネル領域ＣＨ２内に生じる。このためブロッ
クの高さは“１５”となり、前記した無効領域はブロッ
クの縮小を実現する上での障害となる。特に、前記した
処理方法では、処理プログラムの仕様から各チャネル領
域のチャネル高さを均一高さに設定するセル配置が行な
われているため、必要トラック数が小さいチャネル領域
においても最大チャネル数を満たすチャネル高さに設定
されることになり、これらのチャネル領域ではチャネル
領域内の無効領域が顕著なものとなる。

【０００８】なお、特開昭６３−５６９３７号公報に記
載の技術では、最初に全ネットの概略配線経路を予測し
てチャネルでの配線の予想混雑度を求めておき、その予
想混雑度を参照しながら実際の配線混雑度の増加を最小
限に抑えるようなネットごとの概略配線経路を決め、各
ネットの処理ごとに予想混雑度を更新しながら全ネット
に対して逐次概略配線経路を決定する手法がとられてい
る。この技術では、各チャネル高さを配線の混雑度に対
応して設定することは可能とされるが、その手順として
ネットごとに概略配線経路を決め、かつその予想される
混雑度に対応して逐次チャネル高さを変更しながら概略
配線経路を決定しなければならないため、１本のネット
の概略配線経路を決定するごとに、それまでに設定され
たセル列やチャネルの設置を全て修正することが必要と
なり、レイアウトを完成させるための処理工程数が莫大
なものとなり、ＴＡＴを短縮することは極めて難しい。

【０００９】本発明の目的は、レイアウト設計時間を短
縮するとともに、ブロックの縮小化を図り、かつ回路動
作の高速化を可能とした半導体集積回路装置のレイアウ
ト方法を提供することにある。

【００１０】

【課題を解決するための手段】本発明のレイアウト方法
は、それぞれが１以上のセルを含む複数のセル列を、各
セル列間にチャネル領域を配して配置する工程と、前記
チャネル領域を通して前記各セル列間を接続する概略配
線経路を求める概略配線処理工程と、前記概略配線処理
工程で得られた概略配線経路に基づいて詳細配線経路を
決定する詳細配線処理工程とを含んでおり、その上で前
記概略配線処理工程では、得られた概略配線経路に基づ
いて前記各チャネル領域の配線混雑度を見積もる工程
と、前記見積もられた配線混雑度に基づいて前記各チャ
ネル領域での配線混雑度が均一となるように前記チャネ
ル領域の高さを調整して前記セル列の配置を修正する工
程とを含むことを特徴とする。

【００１１】ここで、本発明のレイアウト方法では、次
のような手法を採用することが可能である。すなわち、
前記前記概略配線処理工程では、得られた概略配線経路
情報を保持し、前記詳細配線処理工程では前記保持され
た概略配線経路情報に基づいて前記詳細配線経路を決定
する。また、前記配線混雑度を見積もる工程では、前記
複数のセル列及び各セル列間の前記配線領域を含むブロ
ックを枡目状のＧセルに区画し、各Ｇセルに含まれる接
続端子を相互に接続する経路としてのネットを求め、前
記各配線領域において前記全てのネットが前記セル列の
列方向と垂直な任意の直線と交差する箇所の数を求め、
この交差する箇所の最大数を当該配線領域における配線
経路のトラック数として設定し、このトラック数と当該
配線領域の配線領域高さとから前記配線の混雑度を見積
もる。さらに、前記ネットを求める処理では、各セル列
に含まれるセルを、前記Ｇセルの領域を越えて移動させ
ながら各ネットの最短経路を求める。

【００１２】本発明によれば、概略配線処理において得
られた概略配線経路情報を保持し、かつこの概略配線経
路情報に基づいて、各チャネル領域での混雑度を均一に
すべくセル列の配置を修正することにより、各チャネル
領域での無効領域の発生を抑制しながらも各配線経路の
最短化が実現でき、しかも保持された概略配線経路情報
を利用して詳細配線処理を行うことにより、的確な配線
経路を迅速に得ることができ、詳細配線処理での処理時
間の短縮を含めてレイアウト処理全体の処理時間の短縮
化が実現可能となる。

【００１３】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明のレイアウウト方法の
処理工程を示すフロー図、図２は本発明方法によりレウ
アウトされる回路ブロックの概略構成図である。先ず、
論理回路情報に基づいてブロック内のセル列を設計する
（Ｓ１０１）。このセル列の設計では、前記回路を構成
するのに必要な複数個のセルを複数のセル列ＣＥＬＬ１
〜ＣＥＬＬ３にそれぞれ分配し、かつ各セル列中におけ
るセル列長方向の位置を適宜に設定する。そして、ブロ
ックＢＬの周辺に配置される外部端子ＯＴと、ブロック
の周辺に沿って延設されるＶＣＣ，ＧＮＤの各バス電源
配線を配設する（Ｓ１０２）。ついで、設計された複数
のセル列ＣＥＬＬ１〜ＣＥＬＬ３を配置する（Ｓ１０
３）。このセル列の配置では、各セル列間に配設される
配線領域としてのチャネル領域ＣＨ１，ＣＨ２を、前記
論理回路情報に基づいて経験的に求められたセル間隔、
すなわちチャネル高さに設定する。しかる上で、前記セ
ル列ＣＥＬＬ１〜ＣＥＬＬ３に対して概略配線処理を実
行する（Ｓ１０４）。この概略配線処理（Ｓ１０４）で
は、各チャネル領域ＣＨ１，ＣＨ２における配線に必要
とされる必要トラック数を求めるとともに、求められた
必要トラック数から、各チャネル領域ＣＨ１，ＣＨ２で
のチャネル高さに対する必要トラック数の割合である配
線の混雑度を見積もる（Ｓ１０５）。次いで、各チャネ
ル領域における配線の混雑度に対する適正な各チャネル
高さを個別に計算し、この計算されたチャネル高さに基
づいて各セル列の配置を修正する（Ｓ１０６）。しかる
上で、前記概略配線処理（Ｓ１０４）で得られた概略配
線経路情報に基づいて詳細配線処理を行い、最終的な配
線を決定する（Ｓ１０７）。この詳細配線処理（Ｓ１０
７）では、同時に各セル列と前記電源配線とを接続する
ための電源配線の支線やスルーホールを設定し、マスク
パターンが得られる。

【００１４】前記した一連の処理工程において、セル列
の設計、電源配線等の配設、セル列の配置の各処理はこ
れまでにおけるレイアウト技術と同じであり、ここでは
詳細な説明は省略する。一方、前記概略配線処理（Ｓ１
０４）は本発明において特徴とされるものであり、その
詳細処理フローを図３に示す。図１に示したように、論
理回路情報と、セル列配置後の配置情報に基づいて、設
計された複数のセル列と、各セル列間に配置される複数
のチャネル領域とでブロックを構成した後、図２に破線
で示すように、複数の水平線と垂直線とによって枡目状
に区分されたＧセルＧＣＥＬＬに区画する（Ｓ２０
１）。前記セル列ＣＥＬＬ１〜ＣＥＬＬ２は前記したよ
うに水平方向に並列された複数個のセルで構成されてお
り、各セル列中の各セル内にはそれぞれ接続用の端子Ｔ
が配置されており、前記水平線と垂直線とで前記各接続
用端子Ｔは各ＧセルＧＣＥＬＬに振り分けられ、各Ｇセ
ルＧＣＥＬＬには、それぞれ前記各セルに対して配線が
必要とされる接続用端子Ｔが配置されることになる。

【００１５】次いで、前記Ｇセル間を相互に接続するた
めの２以上の接続用端子を見い出し（Ｓ２０２）、これ
らの接続用端子を相互に接続する第１番目の概略配線経
路を求める（Ｓ２０３）。この概略配線経路の設定で
は、１つのＧセルに含まれる１以上の接続用端子と、こ
の接続用端子に接続される他のＧセルの接続用端子とを
接続する概略配線経路（ネット）を求める。このとき、
ネットは配線長が最短となるような経路を抽出する。そ
して、このようなネットをｎ番目までの全ての配線用端
子に対して行ない、ｎ本のネットを求める（Ｓ２０
４）。このとき、外部端子ＯＴの位置を適宜に移動し、
ネット長を更に最短な状態にしてもよい。また、この場
合、各セル列内に存在するセルを、前記Ｇセルの領域を
越えた範囲で移動させてもよい。このセルの移動によ
り、前記ネットの経路の修正が可能となり、ネットの短
縮化を進めることが可能となる。そして、得られた全て
のネット情報としての配線経路情報を保存し、このネッ
ト情報から前記各Ｇセルの各辺において、各辺を通過す
るネットの数を求めるとともに、各ネットが各辺を通過
する位置を割り当てる（Ｓ２０５）。これにより、全て
のＧセルにおいて、各辺でネットが通過する位置が概略
的に設定される。そして、前記各セル列間において、各
ネットが任意の垂直線を横切る箇所の数を求め、かつ各
ネットの横切る箇所を対応するチャネル領域に割り当て
る。

【００１６】続いて、前記各チャネル領域においてネッ
トが垂直線を横切る箇所の数と、各チャネル領域及びセ
ル列での配線禁止領域を考慮して、各チャネル領域にお
いてネットを配設するのに必要とされる必要トラック
数、換言すれば各チャネル領域における配線経路の混雑
度を見積もる（Ｓ２０６）。また、このとき混雑度が高
い領域の近傍に存在するセル列においては、セル列中に
おけるセルの分散、チャネル領域内での上下のセル列を
結ぶ経路の直線化、複数のセル列を横断している経路の
直線化を目的として、セル列内のセルを水平方向に移動
する。しかる上で、前工程で得られた必要トラック数及
び見積もられた各チャネル領域の混雑度から、各チャネ
ル領域がそれぞれ必要トラック数を満足するのに必要か
つ十分な高さを計算する。そして、この計算された各チ
ャネル領域のチャネル高さに基づいて、前記セル列を最
下段のセル列から上段のセル列に向けて順次セル列の位
置を修正する。これにより、混雑度の高いチャネル領域
ではチャネル高さが高く設定され、混雑度の低いチャネ
ル領域ではチャネル高さが低く設定され、各チャネル領
域における混雑度が均一化される（Ｓ２０７）。

【００１７】このように、各チャネル領域におけるチャ
ネル高さの設定によりセル列の配置を修正した後に、改
めてセル列とチャネル領域からなるブロック全体の高さ
を計算する。また、縦バス電源配線を考慮してブロック
の幅を計算する。これから修正されたブロックの高さと
幅の各サイズが求められ、このブロックサイズが予め決
められている制約の範囲内であるか否かを検討する。そ
して、。制約の範囲外であったときには、制約を満足す
るようにセル列のサイズや長さを調整し、ブロック外形
を再設定し、かつ外部端子を再設定したブロック外形上
に移動し、再度前記工程Ｓ のセル列内でのセルを移動
する等してセル配置を実行する（Ｓ２０８）。ブロック
サイズが制約の範囲内であるときには、前工程までに得
られたネット、すなわち概略配線経路を全てのＧセルに
ついてまとめ、１つの概略配線経路情報に変換して保存
する（Ｓ２０９）。

【００１８】次いで、前記保存された概略配線経路情報
を参照し、図１に示したように、詳細配線処理（Ｓ１０
７）を実行する。この詳細配線処理（Ｓ１０７）では、
前工程の概略配線処理（Ｓ１０４）において、各チャネ
ルの混雑度に基づいて各チャネル領域のチャネル高さが
設定され、各チャネル領域での混雑度が均一化されてい
るため、各チャネル領域において未配線が生じることは
殆どない。これにより、セル列の配置、概略配線、詳細
配線を繰り返し実行する必要がなくなり、レイアウト設
計でのＴＡＴ時間を短縮することが可能となる。また、
各チャネル領域での混雑度が均一化されるため、最短の
配線を容易に実現でき、回路動作の高速化が実現でき
る。その一方で各チャネル領域における無効領域が殆ど
発生することはなくなり、ブロックないしチップの縮小
化が実現できる。

【００１９】前記した本発明の工程を、図５に示した従
来のレイアウト方法と対比して説明する。図４（ａ）の
ように、それぞれセル配置を行った３列のセル列ＣＥＬ
Ｌ１〜ＣＥＬＬ３をチャネル領域ＣＨ１，ＣＨ２を介し
て仮配列する。この仮配置では、各セル列間のチャネル
領域のチャネル高さは論理回路情報に基づいて経験的に
求められる値に設定しており、ここでは各チャネル高さ
は“３”に設定する。そして、このセル列に対して簡易
概略配線処理を実行する。この簡易概略配線処理では、
各セル列とチャネル領域とで構成されるブロックを水平
線と垂直線とで枡目状に分割したＧセルに区分けする。
そして、図４（ｂ）のように、各ＧセルＧＣＥＬＬに存
在する接続用端子を相互に接続する経路であるネットを
求め、このネットを全てのＧセルについて求める。この
とき、各セル列中でのセルをＧセルの領域を越えて水平
方向に移動させることで、ネット長の短縮化が可能とさ
れており、この場合にはネットＸが短縮化され、図５
（ｂ）の場合とはその経路が異なっていることが判る。

【００２０】次いで、図４（ｃ）のように、前記ネット
が任意の垂直線を横切る数を求める。ここでは、チャネ
ル領域ＣＨ１では３箇所においてネットが垂直線を横切
っているが、チャネル領域ＣＨ２では横切る箇所は１箇
所である。したがって、この場合には、チャネル領域Ｃ
Ｈ１における必要トラック数は“３”であり、チャネル
領域ＣＨ２における必要トラック数は“１”となり、各
チャネル領域のチャネル高さに対するトラック数の割合
である配線の混雑度が見積られる。したがって、この配
線の混雑度から、セル列の配置を修正し、各チャネル領
域における混雑度が均一となるように各チャネル領域Ｃ
Ｈ１，ＣＨ２の高さをそれぞれ“３”，“１”に修正
し、セル列の配置を修正する。その後、改めてブロック
の高さを計算し、ブロックサイズの制約の範囲内である
ことを確認する。また、前記セル列の配置の修正に伴
い、縦バス電源配線に接続される電源支線を修正する。
その上で、前記概略配線情報を全てのＧセルについてま
とめ、１つの配線経路情報に変換し、保存する。

【００２１】次いで、保存されているネット情報を参照
し、詳細配線処理を実行する。この結果、図４（ｄ）の
ような詳細配線のレイアウトが決定され、各チャネル領
域における配線の混雑度が均一とされる。このため、こ
の例では、図５（ｄ）の場合に比較してチャネル領域Ｃ
Ｈ２のチャネル高さを“２”だけ低減でき、チャネルに
おける未配線の無効領域の発生を防止し、かつブロック
の高さを“１３”としてその縮小が可能となる。これに
より、新エリア配線方法で問題とされていた無効領域の
発生や、配線長が長くなることを確実に回避することが
できる一方で、概略配線処理で得られた配線経路情報を
利用しての詳細配線処理を行う手順を踏襲することでレ
イアウト設計でのＴＡＴ時間を短縮することが可能とな
る。

【００２２】

【発明の効果】以上説明したように本発明は、概略配線
処理において得られた概略配線経路情報を保持し、かつ
この概略配線経路情報に基づいて、各チャネル領域での
混雑度を均一にすべくセル列の配置を修正することによ
り、各チャネル領域での無効領域の発生を抑制しながら
も各配線経路の最短化が実現でき、ブロックの縮小化と
高速動作の可能なブロック回路が実現できる。また、概
略配線処理工程において得られかつ保持された概略配線
経路情報を利用して詳細配線処理を行うことにより、的
確な配線経路を迅速に得ることができ、詳細配線処理で
の処理時間の短縮を含めてレイアウト処理全体の処理時
間の短縮化が実現可能となる。

【図面の簡単な説明】

【図１】本発明の全体工程を示すフロー図である。

【図２】本発明の対象となるブロックの概略レイアウト
図である。

【図３】本発明における概略配線処理工程をフロー図で
ある。

【図４】本発明方法のレイアウト例を工程順に示す図で
ある。

【図５】従来方法のレイアウト例を工程順に示す図であ
る。

【符号の説明】

ＣＥＬＬ１〜ＣＥＬＬ セル列 ＣＨ１，ＣＨ２ チャネル領域 ＧＣＥＬＬ Ｇセル ＢＬ ブロック Ｔ 接続用端子 ＯＴ 外部端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 それぞれが１以上のセルを含む複数のセ
   ル列を、各セル列間に配線領域を配して配置する工程
   と、前記配線領域を通して前記各セル列間を接続する概
   略配線経路を求める概略配線処理工程と、前記概略配線
   処理工程で得られた概略配線経路に基づいて詳細配線経
   路を決定する詳細配線処理工程とを含み、前記概略配線
   処理工程では、得られた概略配線経路に基づいて前記各
   配線領域の配線混雑度を見積もる工程と、前記見積もら
   れた配線混雑度に基づいて前記各配線領域での配線混雑
   度が均一となるように前記配線領域高さを調整して前記
   セル列の配置を修正する工程とを含むことを特徴とする
   半導体集積回路装置のレイアウト方法。
2. 【請求項２】 前記概略配線処理工程では、得られた概
   略配線経路情報を保持し、前記詳細配線処理工程では前
   記保持された概略配線経路情報に基づいて前記詳細配線
   経路を決定することを特徴とする請求項１に記載の半導
   体集積回路装置のレイアウト方法。
3. 【請求項３】 前記配線混雑度を見積もる工程では、前
   記複数のセル列及び各セル列間の前記配線領域を含むブ
   ロックを枡目状のＧセルに区画し、各Ｇセルに含まれる
   接続端子を相互に接続する経路としてのネットを求め、
   前記各配線領域において前記全てのネットが前記セル列
   の列方向と垂直な任意の直線と交差する箇所の数を求
   め、この交差する箇所の最大数を当該配線領域における
   配線経路のトラック数として設定し、このトラック数と
   当該配線領域の配線領域高さとから前記配線の混雑度を
   見積もることを特徴とする請求項１または２に記載の半
   導体集積回路装置のレイアウト方法。
4. 【請求項４】 前記ネットを求める処理では、各セル列
   に含まれるセルを、前記Ｇセルの領域を越えて移動させ
   ながら各ネットの最短経路を求めることを特徴とする請
   求項３に記載の半導体集積回路装置のレイアウト方法。