JP2001044288A - 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体 - Google Patents
自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体Info
- Publication number
- JP2001044288A JP2001044288A JP11220198A JP22019899A JP2001044288A JP 2001044288 A JP2001044288 A JP 2001044288A JP 11220198 A JP11220198 A JP 11220198A JP 22019899 A JP22019899 A JP 22019899A JP 2001044288 A JP2001044288 A JP 2001044288A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- grid
- cost
- area
- partial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩ等の自動配線設計に際し、配線不能な
配線の発生確率を低減し、全ての配線の配線完了率を高
くする。 【解決手段】 迷路法を用いたＬＳＩ等の自動配線設計
に際し、配線領域２０の格子列毎に、配置要素２１Ａ、
２１Ｂで区画される部分領域３１〜３９を抽出し、これ
等部分領域について配線可能な度合いを示す余裕度を算
出する。一方、例えばネットＣが配線不能となった場合
には、配置要素２１Ａを同一列において真上に１格子分
移動させる。これにより、ネットＣの配線が可能にな
る。ネットＡ及びネットＢの配線で使用される部分領域
３１、３４では、その「余裕度」が、前記配置要素２１
Ａの移動に伴ってマイナス（"-１"）となるが、ネット
Ｂの配線を他の経路に再配線する。従って、配線領域に
高さ制約がある場合であっても、列方向に格子を増さ
ず、高さ制約を満たして全ネットＡ〜Ｅの配線が完了す
る。
配線の発生確率を低減し、全ての配線の配線完了率を高
くする。 【解決手段】 迷路法を用いたＬＳＩ等の自動配線設計
に際し、配線領域２０の格子列毎に、配置要素２１Ａ、
２１Ｂで区画される部分領域３１〜３９を抽出し、これ
等部分領域について配線可能な度合いを示す余裕度を算
出する。一方、例えばネットＣが配線不能となった場合
には、配置要素２１Ａを同一列において真上に１格子分
移動させる。これにより、ネットＣの配線が可能にな
る。ネットＡ及びネットＢの配線で使用される部分領域
３１、３４では、その「余裕度」が、前記配置要素２１
Ａの移動に伴ってマイナス（"-１"）となるが、ネット
Ｂの配線を他の経路に再配線する。従って、配線領域に
高さ制約がある場合であっても、列方向に格子を増さ
ず、高さ制約を満たして全ネットＡ〜Ｅの配線が完了す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ等の自動配
線設計に用いられる配線経路探索方法の改良に関する。
詳しくは、格子分割した配線領域における迷路法による
配線経路探索方法であって、特に、配線領域の高さ制約
や横幅制約が与えられた場合に、配線領域の格子数に拘
わらず、高さ又は横幅の制約を満足することができる配
線経路探索方法に関する。
線設計に用いられる配線経路探索方法の改良に関する。
詳しくは、格子分割した配線領域における迷路法による
配線経路探索方法であって、特に、配線領域の高さ制約
や横幅制約が与えられた場合に、配線領域の格子数に拘
わらず、高さ又は横幅の制約を満足することができる配
線経路探索方法に関する。
【０００２】
【従来の技術】従来、配線経路探索方法として迷路探索
手法がある。この迷路探索手法の第１の従来例として
は、1974年のIEEE Transactions on Computers, vol c-
23, no.9で、Frank Rubinにより発表された"The Lee Pa
th Connection Algorithm"がある。この迷路探索手法を
用いた従来の配線経路探索方法の処理手順を図６に示す
フローチャートを用いて説明する。
手法がある。この迷路探索手法の第１の従来例として
は、1974年のIEEE Transactions on Computers, vol c-
23, no.9で、Frank Rubinにより発表された"The Lee Pa
th Connection Algorithm"がある。この迷路探索手法を
用いた従来の配線経路探索方法の処理手順を図６に示す
フローチャートを用いて説明する。
【０００３】入力処理Ｓ１０は、結線情報を入力する処
理である。探索可能格子抽出処理Ｓ２０は、現時点にお
ける探索可能な格子を抽出する処理である。リストＬ中
の格子に隣接する探索可能な格子、即ち、配線禁止領域
として設定された格子や端子が位置する格子等でない配
線可能な格子をリストＬ１に入れる。同時にリストＬ中
の格子から探索可能な格子への探索方向を保存する。こ
のリストＬ１中の格子を探索可能格子として抽出する。
理である。探索可能格子抽出処理Ｓ２０は、現時点にお
ける探索可能な格子を抽出する処理である。リストＬ中
の格子に隣接する探索可能な格子、即ち、配線禁止領域
として設定された格子や端子が位置する格子等でない配
線可能な格子をリストＬ１に入れる。同時にリストＬ中
の格子から探索可能な格子への探索方向を保存する。こ
のリストＬ１中の格子を探索可能格子として抽出する。
【０００４】また、配線長コスト加算処理Ｓ４０は、探
索可能格子抽出処理Ｓ２０で抽出された探索可能格子に
探索を進める場合に、配線長コストを加算する処理であ
る。１格子を進む毎に"１"の配線長コストを加算する。
次に、リストＬ１中の格子の中から最小コストを持つ格
子をリストＬに挿入する処理を行なう。
索可能格子抽出処理Ｓ２０で抽出された探索可能格子に
探索を進める場合に、配線長コストを加算する処理であ
る。１格子を進む毎に"１"の配線長コストを加算する。
次に、リストＬ１中の格子の中から最小コストを持つ格
子をリストＬに挿入する処理を行なう。
【０００５】目標到達判定処理Ｓ５０は、目標に到達し
た場合は次の処理に進み、目標に到達していない場合は
前記探索可能格子抽出処理Ｓ２０に戻る処理を行なう。
即ち、前記リストＬ中の格子に到達目標の格子が含まれ
ていれば、次のコスト最小経路選択処理Ｓ６０に進む。
前記リストＬ中の格子に到達目標格子が含まれなけれ
ば、前記探索可能格子抽出処理Ｓ２０に戻る。
た場合は次の処理に進み、目標に到達していない場合は
前記探索可能格子抽出処理Ｓ２０に戻る処理を行なう。
即ち、前記リストＬ中の格子に到達目標の格子が含まれ
ていれば、次のコスト最小経路選択処理Ｓ６０に進む。
前記リストＬ中の格子に到達目標格子が含まれなけれ
ば、前記探索可能格子抽出処理Ｓ２０に戻る。
【０００６】コスト最小経路選択処理Ｓ６０は、トレー
スによりコスト最小の配線経路を抽出する処理である。
前記探索可能格子抽出処理Ｓ２０において保存した探索
方法を用いてトレースすることにより、コスト最小の配
線経路を抽出する。
スによりコスト最小の配線経路を抽出する処理である。
前記探索可能格子抽出処理Ｓ２０において保存した探索
方法を用いてトレースすることにより、コスト最小の配
線経路を抽出する。
【０００７】図７を用いて具体的に説明する。簡単のた
め、配線層は１層とする。配線領域２０は多数の格子３
０に分割され、配線領域２０内には、端子１０Ａ，１０
ａ，１０Ｂ，１０ｂ，１０Ｃ，１０ｃ及び配線禁止領域
２１が存在する。
め、配線層は１層とする。配線領域２０は多数の格子３
０に分割され、配線領域２０内には、端子１０Ａ，１０
ａ，１０Ｂ，１０ｂ，１０Ｃ，１０ｃ及び配線禁止領域
２１が存在する。
【０００８】入力処理Ｓ１０において、結線情報を入力
する。端子１０Ａ，１０ａ，１０Ｂ，１０ｂ，１０Ｃ，
１０ｃ中の数字はネット番号を示しており、同じネット
番号の端子同士を結線する必要がある。
する。端子１０Ａ，１０ａ，１０Ｂ，１０ｂ，１０Ｃ，
１０ｃ中の数字はネット番号を示しており、同じネット
番号の端子同士を結線する必要がある。
【０００９】ネット１を配線する場合について説明す
る。端子１０Ａを始点とし、端子１０ａを終点とする。
探索可能格子抽出処理Ｓ２０において、先ず、リストＬ
に、始点１０Ａが置かれている格子を入れる。そして、
始点１０Ａに隣接する探索可能な格子をリストＬ１に入
れる。即ち、始点１０Ａに上下左右に隣接する４つの格
子をリストＬ１に入れる。同時に図７中で矢印で示す探
索方向を保存する。このリストＬ１中の４つの格子を探
索可能格子として抽出する。
る。端子１０Ａを始点とし、端子１０ａを終点とする。
探索可能格子抽出処理Ｓ２０において、先ず、リストＬ
に、始点１０Ａが置かれている格子を入れる。そして、
始点１０Ａに隣接する探索可能な格子をリストＬ１に入
れる。即ち、始点１０Ａに上下左右に隣接する４つの格
子をリストＬ１に入れる。同時に図７中で矢印で示す探
索方向を保存する。このリストＬ１中の４つの格子を探
索可能格子として抽出する。
【００１０】配線長コスト加算処理Ｓ４０では、１格子
を進む毎に"１"の配線長コストを加算する。
を進む毎に"１"の配線長コストを加算する。
【００１１】次に、リストＬ１中の格子の中から最小コ
ストを持つ格子をリストＬに挿入する。現在リストＬ１
中の４つの格子のコストは全て"１"であるので、リスト
Ｌ１中の４つの格子をリストＬに挿入する。
ストを持つ格子をリストＬに挿入する。現在リストＬ１
中の４つの格子のコストは全て"１"であるので、リスト
Ｌ１中の４つの格子をリストＬに挿入する。
【００１２】次に、目標到達判定処理Ｓ５０において、
終点端子１０ａである目標に未到達であると判断され、
探索可能格子抽出処理Ｓ２０に戻る。終点端子１０ａに
到達するまで探索可能格子抽出処理Ｓ２０から目標到達
判定処理Ｓ５０までの処理を繰り返す。
終点端子１０ａである目標に未到達であると判断され、
探索可能格子抽出処理Ｓ２０に戻る。終点端子１０ａに
到達するまで探索可能格子抽出処理Ｓ２０から目標到達
判定処理Ｓ５０までの処理を繰り返す。
【００１３】図７において、各格子中の数字は配線長コ
ストを加算した結果を示す。
ストを加算した結果を示す。
【００１４】前記処理の繰り返しの途中で、目標到達判
定処理Ｓ５０においてリストＬ中に終点格子１０ａが含
まれていれば、続くコスト最小経路選択処理Ｓ６０にお
いて、終点格子１０ａから図７中の探索方向を示す矢印
をトレースすることにより、コスト最小の配線経路４０
が抽出される。
定処理Ｓ５０においてリストＬ中に終点格子１０ａが含
まれていれば、続くコスト最小経路選択処理Ｓ６０にお
いて、終点格子１０ａから図７中の探索方向を示す矢印
をトレースすることにより、コスト最小の配線経路４０
が抽出される。
【００１５】配線結果を図８(a)に示す。同図(b)は、同
図(a)を下方向にコンパクションした結果を示す。コン
パクションにより、配線だけでなく、端子及び配線禁止
領域も、空き領域があれば下方向に移動することができ
るので、端子１０Ａ，１０ｃは各々下方向に移動してい
る。
図(a)を下方向にコンパクションした結果を示す。コン
パクションにより、配線だけでなく、端子及び配線禁止
領域も、空き領域があれば下方向に移動することができ
るので、端子１０Ａ，１０ｃは各々下方向に移動してい
る。
【００１６】ここに、前記従来の配線経路探索方法で
は、格子分割した配線領域において配線を行なう場合、
格子数が不十分であると、既配線が邪魔になり、配線で
きない場合が生じるため、配線完了のためには、初期か
ら、又は配線が完了しない場合に格子を追加して、十分
な格子数とすることが必要である。
は、格子分割した配線領域において配線を行なう場合、
格子数が不十分であると、既配線が邪魔になり、配線で
きない場合が生じるため、配線完了のためには、初期か
ら、又は配線が完了しない場合に格子を追加して、十分
な格子数とすることが必要である。
【００１７】しかしながら、配線領域に高さ制約や横幅
制約が与えられた場合に、後に格子を追加挿入すること
は、それ等高さ制約や横幅制約に違反する原因となる。
このことをＡＳＩＣの設計に用いられるスタンダードセ
ルに関する配線設計を例に、図９〜図１１を用いて説明
する。
制約が与えられた場合に、後に格子を追加挿入すること
は、それ等高さ制約や横幅制約に違反する原因となる。
このことをＡＳＩＣの設計に用いられるスタンダードセ
ルに関する配線設計を例に、図９〜図１１を用いて説明
する。
【００１８】図９〜図１１において、スタンダードセル
１００は、通常、高さ制約１０１が与えられる。セル１
００内にはトランジスタ５０Ａ，５０Ｂ，端子１０及び
電源配線６０が存在する。簡単のため、配線は第１配線
層（スタンダードセルの場合は第１金属配線層）７１の
みを表示している。
１００は、通常、高さ制約１０１が与えられる。セル１
００内にはトランジスタ５０Ａ，５０Ｂ，端子１０及び
電源配線６０が存在する。簡単のため、配線は第１配線
層（スタンダードセルの場合は第１金属配線層）７１の
みを表示している。
【００１９】図９は、格子間隔３２を第１配線層７１の
配線ピッチで均一に分割したものである。配線ピッチが
均一の間隔の格子上で迷路配線が完了すれば、セルの高
さ制約を自ずと満足することができる。即ち、配線の完
了のためには、トランジスタ５０Ａとトランジスタ５０
Ｂの間には、予め、その間を通過する配線に応じた間隔
を空けておく必要がある。
配線ピッチで均一に分割したものである。配線ピッチが
均一の間隔の格子上で迷路配線が完了すれば、セルの高
さ制約を自ずと満足することができる。即ち、配線の完
了のためには、トランジスタ５０Ａとトランジスタ５０
Ｂの間には、予め、その間を通過する配線に応じた間隔
を空けておく必要がある。
【００２０】しかしながら、前記間隔を配線前に正確に
見積ることは、非常に困難である。実際、人手による配
線設計では、配線をしながら、トランジスタ間隔を調整
するという試行錯誤が行なわれる。
見積ることは、非常に困難である。実際、人手による配
線設計では、配線をしながら、トランジスタ間隔を調整
するという試行錯誤が行なわれる。
【００２１】例えば、図１０に示すように、配線前の見
積りの結果、トランジスタ５０Ａとトランジスタ５０Ｂ
との間隔を狭く見積もった場合は、格子数不足による配
線失敗（配線の完了不能）を引き起こす。端子１０Ａと
端子１０Ｂ間の接続が格子数不足により配線できない様
子が伺える。
積りの結果、トランジスタ５０Ａとトランジスタ５０Ｂ
との間隔を狭く見積もった場合は、格子数不足による配
線失敗（配線の完了不能）を引き起こす。端子１０Ａと
端子１０Ｂ間の接続が格子数不足により配線できない様
子が伺える。
【００２２】これを解決するため、従来では、図１１に
示すように、トランジスタ５０Ａとトランジスタ５０Ｂ
との間に配線ピッチよりも狭い格子、即ち通常の間隔３
２Ａの格子よりも狭い間隔３２Ｂの格子を設けて配線を
完了する。この後、コンパクションにより、トランジス
タ同士の間隔や配線間隔の修正を行ない、図９と同様の
結果を得ている。
示すように、トランジスタ５０Ａとトランジスタ５０Ｂ
との間に配線ピッチよりも狭い格子、即ち通常の間隔３
２Ａの格子よりも狭い間隔３２Ｂの格子を設けて配線を
完了する。この後、コンパクションにより、トランジス
タ同士の間隔や配線間隔の修正を行ない、図９と同様の
結果を得ている。
【００２３】しかしながら、図１１に示すように、狭い
格子を挿入した結果、高さ方向の格子数が増加するた
め、前記従来の格子を挿入する配線経路探索方法では、
セル１００の高さ制約１０１を満足することができなく
なるという問題が生じる。以上、高さ制約を満足しない
場合を例示したが、横幅制約が与えられた場合も前記と
同様である。
格子を挿入した結果、高さ方向の格子数が増加するた
め、前記従来の格子を挿入する配線経路探索方法では、
セル１００の高さ制約１０１を満足することができなく
なるという問題が生じる。以上、高さ制約を満足しない
場合を例示したが、横幅制約が与えられた場合も前記と
同様である。
【００２４】
【発明が解決しようとする課題】そこで、本出願人は、
配線領域に高さ制約又は横幅制約が与えられた場合であ
っても、この制約を満たして全ての配線を完了する可能
性を高めるように、特願平９−２６３９７８号におい
て、次の配線経路探索方法を提案している。この探索方
法は、迷路法におけるコストとして、別途、高さ制約の
ある格子列又は横幅制約のある格子行について、配線可
能な格子数に応じた余裕度を算出し、配線経路探索時に
探索経路が各格子列又は格子行に進む場合、これ等格子
列又は格子行について算出された前記余裕度に基づく通
過コストを設定し、この通過コストを配線経路コストに
加算する探索方法であって、高さ制約又は横幅制約の違
反が生じないように常に配線経路コストを管理してい
る。
配線領域に高さ制約又は横幅制約が与えられた場合であ
っても、この制約を満たして全ての配線を完了する可能
性を高めるように、特願平９−２６３９７８号におい
て、次の配線経路探索方法を提案している。この探索方
法は、迷路法におけるコストとして、別途、高さ制約の
ある格子列又は横幅制約のある格子行について、配線可
能な格子数に応じた余裕度を算出し、配線経路探索時に
探索経路が各格子列又は格子行に進む場合、これ等格子
列又は格子行について算出された前記余裕度に基づく通
過コストを設定し、この通過コストを配線経路コストに
加算する探索方法であって、高さ制約又は横幅制約の違
反が生じないように常に配線経路コストを管理してい
る。
【００２５】しかし、前記提案の配線経路探索方法で
は、高さ制約又は横幅制約に対する配線の余裕度を格子
列毎又は格子行毎に持つので、それ等制約を満たして全
ての配線を完了できる可能性を高くできるものの、配線
領域の複数の格子列又は複数の格子行に跨ってトランジ
スタ等の配置要素又は配線禁止領域が存在する場合に
は、前記余裕度が高くて配線可能であると判断できて
も、実際にはその余裕度を持つ格子列又は格子行の１格
子に２本の配線経路が探索されていることがあり、この
場合には、実際の配線は不可能である。
は、高さ制約又は横幅制約に対する配線の余裕度を格子
列毎又は格子行毎に持つので、それ等制約を満たして全
ての配線を完了できる可能性を高くできるものの、配線
領域の複数の格子列又は複数の格子行に跨ってトランジ
スタ等の配置要素又は配線禁止領域が存在する場合に
は、前記余裕度が高くて配線可能であると判断できて
も、実際にはその余裕度を持つ格子列又は格子行の１格
子に２本の配線経路が探索されていることがあり、この
場合には、実際の配線は不可能である。
【００２６】本発明は、かかる点に鑑みてなされたもの
であり、その目的は、ＬＳＩ等の自動配線設計における
配線経路探索方法において、配線領域に少なくとも高さ
制約又は横幅制約が与えられた場合に、その制約方向に
格子数を余分に増やすことなく、高さ制約又は横幅制約
を満足できる可能性をより一層に高めることにある。
であり、その目的は、ＬＳＩ等の自動配線設計における
配線経路探索方法において、配線領域に少なくとも高さ
制約又は横幅制約が与えられた場合に、その制約方向に
格子数を余分に増やすことなく、高さ制約又は横幅制約
を満足できる可能性をより一層に高めることにある。
【００２７】
【課題を解決するための手段】以上の目的を達成するた
め、本発明では、配線領域の１つの格子列又は格子行で
１つの余裕度等を算出するのではなく、１つの格子列又
は格子行で複数の余裕度等を算出する。
め、本発明では、配線領域の１つの格子列又は格子行で
１つの余裕度等を算出するのではなく、１つの格子列又
は格子行で複数の余裕度等を算出する。
【００２８】更に、本発明では、複数の格子に跨るトラ
ンジスタ等の配置要素の配置位置を固定せず、配線不能
が生じた際には、配置要素を適宜移動させ、これにより
配線可能な個々の格子を集め、行又は列方向に連続して
並べて、配線不能な配線をこれ等配線可能な格子に配線
する。
ンジスタ等の配置要素の配置位置を固定せず、配線不能
が生じた際には、配置要素を適宜移動させ、これにより
配線可能な個々の格子を集め、行又は列方向に連続して
並べて、配線不能な配線をこれ等配線可能な格子に配線
する。
【００２９】即ち、請求項１記載の発明の自動配線設計
における配線経路探索方法は、ＬＳＩ等の自動配線設計
に際し、行方向及び列方向に並ぶ複数の格子に分割され
た配線領域において各格子に進む毎にコストを加算して
配線経路コストを算出する迷路法を用いて、配線経路を
探索する配線経路探索方法であって、前記配線領域の各
格子行又は各格子列毎に、各格子行又は各格子列が前記
配線領域に配置されたトランジスタ等の配置要素及び配
線禁止領域により分割された複数の部分領域を抽出する
部分領域抽出処理と、前記部分領域抽出処理で抽出され
た各部分領域毎に、通過可能な配線本数と、既配線の通
過本数とに応じた情報を生成する情報生成処理と、前記
情報生成処理で生成された情報に基いて、各格子に進む
毎に加算するコストを算出するコスト算出処理とを備え
たことを特徴とする。
における配線経路探索方法は、ＬＳＩ等の自動配線設計
に際し、行方向及び列方向に並ぶ複数の格子に分割され
た配線領域において各格子に進む毎にコストを加算して
配線経路コストを算出する迷路法を用いて、配線経路を
探索する配線経路探索方法であって、前記配線領域の各
格子行又は各格子列毎に、各格子行又は各格子列が前記
配線領域に配置されたトランジスタ等の配置要素及び配
線禁止領域により分割された複数の部分領域を抽出する
部分領域抽出処理と、前記部分領域抽出処理で抽出され
た各部分領域毎に、通過可能な配線本数と、既配線の通
過本数とに応じた情報を生成する情報生成処理と、前記
情報生成処理で生成された情報に基いて、各格子に進む
毎に加算するコストを算出するコスト算出処理とを備え
たことを特徴とする。
【００３０】請求項２記載の発明の自動配線設計におけ
る配線経路探索方法は、ＬＳＩ等の自動配線設計に際
し、行方向及び列方向に並ぶ複数の格子に分割された配
線領域において、前記配線領域に配置されたトランジス
タ等の配置要素の端子の結線要求に応じて各格子に進む
毎にコストを加算して配線経路コストを算出する迷路法
を用いて、配線経路を探索する配線経路探索方法であっ
て、前記配置要素を移動可能とし、配線が不可能となっ
た際、配線可能な格子が集中するように前記配置要素を
移動する移動処理と、前記移動処理の後に、配線経路コ
ストを再計算する再計算処理とを備えたことを特徴とす
る。
る配線経路探索方法は、ＬＳＩ等の自動配線設計に際
し、行方向及び列方向に並ぶ複数の格子に分割された配
線領域において、前記配線領域に配置されたトランジス
タ等の配置要素の端子の結線要求に応じて各格子に進む
毎にコストを加算して配線経路コストを算出する迷路法
を用いて、配線経路を探索する配線経路探索方法であっ
て、前記配置要素を移動可能とし、配線が不可能となっ
た際、配線可能な格子が集中するように前記配置要素を
移動する移動処理と、前記移動処理の後に、配線経路コ
ストを再計算する再計算処理とを備えたことを特徴とす
る。
【００３１】請求項３記載の発明の自動配線設計におけ
る配線経路探索方法は、ＬＳＩ等の自動配線設計に際
し、行方向及び列方向に並ぶ複数の格子に分割された配
線領域において、前記配線領域に配置されたトランジス
タ等の配置要素の端子の結線要求に応じて各格子に進む
毎にコストを加算して配線経路コストを算出する迷路法
を用いて、配線経路を探索する配線経路探索方法であっ
て、前記配線領域の各格子行又は各格子列毎に、各格子
行又は各格子列が前記配置要素及び配線禁止領域により
分割された複数の部分領域を抽出する部分領域抽出処理
と、前記部分領域抽出処理で抽出された各部分領域毎
に、通過可能な配線本数と、既配線の通過本数とに応じ
た情報を生成する情報生成処理と、前記情報生成処理で
生成された情報に基いて、各格子に進む毎に加算するコ
ストを算出するコスト算出処理と、前記配置要素を移動
可能とし、配線が不可能となった際、配線可能な部分領
域が集中するように前記配置要素を移動する移動処理
と、前記移動処理の後に、前記情報生成処理及び前記コ
スト算出処理を再度行って、配線経路コストを再計算す
る再計算処理とを備えたことを特徴とする。
る配線経路探索方法は、ＬＳＩ等の自動配線設計に際
し、行方向及び列方向に並ぶ複数の格子に分割された配
線領域において、前記配線領域に配置されたトランジス
タ等の配置要素の端子の結線要求に応じて各格子に進む
毎にコストを加算して配線経路コストを算出する迷路法
を用いて、配線経路を探索する配線経路探索方法であっ
て、前記配線領域の各格子行又は各格子列毎に、各格子
行又は各格子列が前記配置要素及び配線禁止領域により
分割された複数の部分領域を抽出する部分領域抽出処理
と、前記部分領域抽出処理で抽出された各部分領域毎
に、通過可能な配線本数と、既配線の通過本数とに応じ
た情報を生成する情報生成処理と、前記情報生成処理で
生成された情報に基いて、各格子に進む毎に加算するコ
ストを算出するコスト算出処理と、前記配置要素を移動
可能とし、配線が不可能となった際、配線可能な部分領
域が集中するように前記配置要素を移動する移動処理
と、前記移動処理の後に、前記情報生成処理及び前記コ
スト算出処理を再度行って、配線経路コストを再計算す
る再計算処理とを備えたことを特徴とする。
【００３２】請求項４記載の発明は、前記請求項１又は
請求項３記載の自動配線設計における配線経路探索方法
において、前記情報生成処理は、各部分領域毎に、部分
領域を構成する格子の数から、既配線により使用された
格子の数を減算した余裕度を算出し、この余裕度を前記
情報とすることを特徴とする。
請求項３記載の自動配線設計における配線経路探索方法
において、前記情報生成処理は、各部分領域毎に、部分
領域を構成する格子の数から、既配線により使用された
格子の数を減算した余裕度を算出し、この余裕度を前記
情報とすることを特徴とする。
【００３３】請求項５記載の発明は、前記請求項２又は
請求項３記載の自動配線設計における配線経路探索方法
において、前記配置要素は、複数の格子列又は格子行に
跨ることを特徴とする。
請求項３記載の自動配線設計における配線経路探索方法
において、前記配置要素は、複数の格子列又は格子行に
跨ることを特徴とする。
【００３４】請求項６記載の発明は、前記請求項２又は
請求項３記載の自動配線設計における配線経路探索方法
において、前記移動処理の結果、既配線の通過本数が配
線可能な配線本数を越える部分領域があるか否かを判定
する判定処理と、前記判定処理の結果、既配線の通過本
数が配線可能な配線本数を越える部分領域があるとき、
この部分領域を通過する配線を再配線する再配線処理と
を備えたことを特徴とする。
請求項３記載の自動配線設計における配線経路探索方法
において、前記移動処理の結果、既配線の通過本数が配
線可能な配線本数を越える部分領域があるか否かを判定
する判定処理と、前記判定処理の結果、既配線の通過本
数が配線可能な配線本数を越える部分領域があるとき、
この部分領域を通過する配線を再配線する再配線処理と
を備えたことを特徴とする。
【００３５】請求項７記載の発明の自動配線設計におけ
る配線経路探索プログラムを記録した記録媒体は、コン
ピュータによるＬＳＩ等の自動配線設計に際し、行方向
及び列方向に並ぶ複数の格子に分割された配線領域にお
いて各格子に進む毎にコストを加算して配線経路コスト
を算出する迷路法を用いて、配線経路を探索する配線経
路探索プログラムを記録した記録媒体であって、前記配
線領域の各格子行又は各格子列毎に、各格子行又は各格
子列が前記配線領域に配置されたトランジスタ等の配置
要素及び配線禁止領域により分割された複数の部分領域
を抽出し、前記抽出された各部分領域毎に、通過可能な
配線本数と、既配線の通過本数とに応じた情報を生成
し、前記生成された情報に基いて、各格子に進む毎に加
算するコストを算出することを特徴とする。
る配線経路探索プログラムを記録した記録媒体は、コン
ピュータによるＬＳＩ等の自動配線設計に際し、行方向
及び列方向に並ぶ複数の格子に分割された配線領域にお
いて各格子に進む毎にコストを加算して配線経路コスト
を算出する迷路法を用いて、配線経路を探索する配線経
路探索プログラムを記録した記録媒体であって、前記配
線領域の各格子行又は各格子列毎に、各格子行又は各格
子列が前記配線領域に配置されたトランジスタ等の配置
要素及び配線禁止領域により分割された複数の部分領域
を抽出し、前記抽出された各部分領域毎に、通過可能な
配線本数と、既配線の通過本数とに応じた情報を生成
し、前記生成された情報に基いて、各格子に進む毎に加
算するコストを算出することを特徴とする。
【００３６】請求項８記載の発明の自動配線設計におけ
る配線経路探索プログラムを記録した記録媒体は、コン
ピュータによるＬＳＩ等の自動配線設計に際し、行方向
及び列方向に並ぶ複数の格子に分割された配線領域にお
いて、前記配線領域に配置されたトランジスタ等の配置
要素の端子の結線要求に応じて各格子に進む毎にコスト
を加算して配線経路コストを算出する迷路法を用いて、
配線経路を探索する配線経路探索プログラムを記録した
記録媒体であって、配線が不可能となった際、配線可能
な格子が集中するように前記配置要素を移動し、前記配
置要素の移動後に、配線経路コストを再計算することを
特徴とする。
る配線経路探索プログラムを記録した記録媒体は、コン
ピュータによるＬＳＩ等の自動配線設計に際し、行方向
及び列方向に並ぶ複数の格子に分割された配線領域にお
いて、前記配線領域に配置されたトランジスタ等の配置
要素の端子の結線要求に応じて各格子に進む毎にコスト
を加算して配線経路コストを算出する迷路法を用いて、
配線経路を探索する配線経路探索プログラムを記録した
記録媒体であって、配線が不可能となった際、配線可能
な格子が集中するように前記配置要素を移動し、前記配
置要素の移動後に、配線経路コストを再計算することを
特徴とする。
【００３７】請求項９記載の発明の自動配線設計におけ
る配線経路探索プログラムを記録した記録媒体は、コン
ピュータによるＬＳＩ等の自動配線設計に際し、行方向
及び列方向に並ぶ複数の格子に分割された配線領域にお
いて、前記配線領域に配置されたトランジスタ等の配置
要素の端子の結線要求に応じて各格子に進む毎にコスト
を加算して配線経路コストを算出する迷路法を用いて、
配線経路を探索する配線経路探索プログラムを記録した
記録媒体であって、前記配線領域の各格子行又は各格子
列毎に、各格子行又は各格子列が前記配置要素及び配線
禁止領域により分割された複数の部分領域を抽出し、前
記抽出された各部分領域毎に、通過可能な配線本数と、
既配線の通過本数とに応じた情報を生成し、前記生成さ
れた情報に基いて、各格子に進む毎に加算するコストを
算出し、配線が不可能となった際、配線可能な部分領域
が集中するように前記配置要素を移動し、前記配置要素
の移動後に、前記情報の生成及び前記コストの算出を再
度行って、配線経路コストを再計算することを特徴とす
る。
る配線経路探索プログラムを記録した記録媒体は、コン
ピュータによるＬＳＩ等の自動配線設計に際し、行方向
及び列方向に並ぶ複数の格子に分割された配線領域にお
いて、前記配線領域に配置されたトランジスタ等の配置
要素の端子の結線要求に応じて各格子に進む毎にコスト
を加算して配線経路コストを算出する迷路法を用いて、
配線経路を探索する配線経路探索プログラムを記録した
記録媒体であって、前記配線領域の各格子行又は各格子
列毎に、各格子行又は各格子列が前記配置要素及び配線
禁止領域により分割された複数の部分領域を抽出し、前
記抽出された各部分領域毎に、通過可能な配線本数と、
既配線の通過本数とに応じた情報を生成し、前記生成さ
れた情報に基いて、各格子に進む毎に加算するコストを
算出し、配線が不可能となった際、配線可能な部分領域
が集中するように前記配置要素を移動し、前記配置要素
の移動後に、前記情報の生成及び前記コストの算出を再
度行って、配線経路コストを再計算することを特徴とす
る。
【００３８】請求項１０記載の発明は、前記請求項７又
は請求項９記載の自動配線設計における配線経路探索プ
ログラムを記録した記録媒体において、前記情報の生成
に際し、各部分領域毎に、部分領域を構成する格子の数
から、既配線により使用された格子の数を減算した余裕
度を算出し、この余裕度を前記情報とすることを特徴と
する。
は請求項９記載の自動配線設計における配線経路探索プ
ログラムを記録した記録媒体において、前記情報の生成
に際し、各部分領域毎に、部分領域を構成する格子の数
から、既配線により使用された格子の数を減算した余裕
度を算出し、この余裕度を前記情報とすることを特徴と
する。
【００３９】請求項１１記載の発明は、前記請求項８又
は請求項９記載の自動配線設計における配線経路探索プ
ログラムを記録した記録媒体において、前記配置要素の
移動の結果、既配線の通過本数が配線可能な配線本数を
越える部分領域があるか否かを判定し、その判定の結
果、既配線の通過本数が配線可能な配線本数を越える部
分領域があるとき、この部分領域を通過する配線を再配
線することを特徴としている。
は請求項９記載の自動配線設計における配線経路探索プ
ログラムを記録した記録媒体において、前記配置要素の
移動の結果、既配線の通過本数が配線可能な配線本数を
越える部分領域があるか否かを判定し、その判定の結
果、既配線の通過本数が配線可能な配線本数を越える部
分領域があるとき、この部分領域を通過する配線を再配
線することを特徴としている。
【００４０】以上により、請求項１及び請求項３記載の
発明では、配置要素又は配線禁止領域が位置する各格子
列又は格子行では、その各格子行又は各格子列毎に複数
の部分領域が抽出され、これ等複数の部分領域につい
て、配線の余裕を示す情報が生成されるので、本出願人
が提案した各格子行又は格各子列別に１つの余裕度を算
出する場合に比して、余裕度等の配線の余裕を示す情報
が配線領域で多数得られる。従って、配線領域に高さ制
約又は横幅制約が与えられた場合であっても、その制約
を満足しながら、全ての配線を完了できる可能性が高く
なる。
発明では、配置要素又は配線禁止領域が位置する各格子
列又は格子行では、その各格子行又は各格子列毎に複数
の部分領域が抽出され、これ等複数の部分領域につい
て、配線の余裕を示す情報が生成されるので、本出願人
が提案した各格子行又は格各子列別に１つの余裕度を算
出する場合に比して、余裕度等の配線の余裕を示す情報
が配線領域で多数得られる。従って、配線領域に高さ制
約又は横幅制約が与えられた場合であっても、その制約
を満足しながら、全ての配線を完了できる可能性が高く
なる。
【００４１】また、請求項２及び請求項３記載の発明で
は、複数の格子に跨るトランジスタ等の配置要素が存在
することを前提として、配線不能が生じた際には、前記
配置要素を移動させる。これにより、配線可能な個々の
格子同士が集中し、これ等格子が行又は列方向に連続し
て並ぶので、配線不能な配線がこれ等格子を使用して配
線可能になる。
は、複数の格子に跨るトランジスタ等の配置要素が存在
することを前提として、配線不能が生じた際には、前記
配置要素を移動させる。これにより、配線可能な個々の
格子同士が集中し、これ等格子が行又は列方向に連続し
て並ぶので、配線不能な配線がこれ等格子を使用して配
線可能になる。
【００４２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００４３】（第１の実施の形態）図１は本発明の第１
の実施の形態の配線経路探索方法の処理手順を示すフロ
ーチャートを示す。このフローチャートである配線経路
探索プログラムは、コンピュータにより読み取り可能な
記録媒体に記録され、コンピュータによりＬＳＩ等を配
線設計するために使用される。
の実施の形態の配線経路探索方法の処理手順を示すフロ
ーチャートを示す。このフローチャートである配線経路
探索プログラムは、コンピュータにより読み取り可能な
記録媒体に記録され、コンピュータによりＬＳＩ等を配
線設計するために使用される。
【００４４】同図において、入力処理Ｓ１は、配線領域
の高さ制約及び結線情報を入力する。これ等の高さ制約
及び結線情報を図２を用いて具体的に説明する。
の高さ制約及び結線情報を入力する。これ等の高さ制約
及び結線情報を図２を用いて具体的に説明する。
【００４５】図２において、配線領域２０は列及び行方
向に並ぶ多数の格子３０に分割される。配線領域２０内
には、トランジスタ等の形状が固定された配置要素２１
Ａ、２１Ｂ及び端子１０が存在する。前記配置要素２１
Ａは３つの格子列及び３つの格子行に跨り、配置要素２
１Ｂは３つの格子列及び２つの格子行に跨る。前記端子
１０は配置要素２１Ａに備える２個の端子、及び配置領
域２０の端部に配置されて外部との接続を行うための外
部端子とからなる。配置要素２１Ａ、２１Ｂの他、配線
禁止領域が配線領域内に設けられていても良い。
向に並ぶ多数の格子３０に分割される。配線領域２０内
には、トランジスタ等の形状が固定された配置要素２１
Ａ、２１Ｂ及び端子１０が存在する。前記配置要素２１
Ａは３つの格子列及び３つの格子行に跨り、配置要素２
１Ｂは３つの格子列及び２つの格子行に跨る。前記端子
１０は配置要素２１Ａに備える２個の端子、及び配置領
域２０の端部に配置されて外部との接続を行うための外
部端子とからなる。配置要素２１Ａ、２１Ｂの他、配線
禁止領域が配線領域内に設けられていても良い。
【００４６】前記配線領域２０には、列方向の格子数
が"９"である高さ制約１０１が与えられている。本実施
の形態では横幅制約は与えられないが、これを与えても
良いのは勿論である。
が"９"である高さ制約１０１が与えられている。本実施
の形態では横幅制約は与えられないが、これを与えても
良いのは勿論である。
【００４７】端子１０に付与された記号Ａ〜Ｅはネット
番号を示し、同じネット番号の端子同士を結線する。以
下の説明では、理解を容易にするために、ネットＡ、
Ｂ、Ｄ、Ｅは既に配線を完了し、ネットＣの配線を行な
う場合について説明する。尚、本実施の形態では、配線
層は１層とする。また、図２において、配置要素２１Ａ
の端部に位置する２個の端子Ｂ、Ｂを接続する配線は、
配置要素２１Ａ内に配置された内部配線である。
番号を示し、同じネット番号の端子同士を結線する。以
下の説明では、理解を容易にするために、ネットＡ、
Ｂ、Ｄ、Ｅは既に配線を完了し、ネットＣの配線を行な
う場合について説明する。尚、本実施の形態では、配線
層は１層とする。また、図２において、配置要素２１Ａ
の端部に位置する２個の端子Ｂ、Ｂを接続する配線は、
配置要素２１Ａ内に配置された内部配線である。
【００４８】図１において、前記入力処理Ｓ１の後は、
探索可能格子及び部分領域抽出処理（部分領域抽出処
理）Ｓ２を行う。この処理Ｓ２では、既述した従来例の
図６の探索可能格子抽出処理Ｓ２０と同様に、現時点に
おける探索可能な格子を抽出すると共に、各格子列が配
置要素によって区分された部分領域を抽出する。この部
分領域の抽出は、例えば、図３では次のように行われ
る。即ち、配置要素２１Ａ、２１Ｂが位置する３つの格
子列８０、８１、８２について、格子列８０では３つの
部分領域３１、３２、３３を、格子列８１では部分領域
３４、３５、３６を、格子列８２では部分領域３７、３
８、３９を各々抽出する。
探索可能格子及び部分領域抽出処理（部分領域抽出処
理）Ｓ２を行う。この処理Ｓ２では、既述した従来例の
図６の探索可能格子抽出処理Ｓ２０と同様に、現時点に
おける探索可能な格子を抽出すると共に、各格子列が配
置要素によって区分された部分領域を抽出する。この部
分領域の抽出は、例えば、図３では次のように行われ
る。即ち、配置要素２１Ａ、２１Ｂが位置する３つの格
子列８０、８１、８２について、格子列８０では３つの
部分領域３１、３２、３３を、格子列８１では部分領域
３４、３５、３６を、格子列８２では部分領域３７、３
８、３９を各々抽出する。
【００４９】その後、図１の余裕度算出処理（情報生成
処理）Ｓ３を行う。この処理Ｓ３では、配線の余裕度を
各部分領域毎に算出する。この余裕度は、通過可能な配
線本数（即ち、部分領域を構成する格子の数）と、既配
線の通過本数（即ち、既配線により使用された格子の
数）とに応じた情報の一種であって、次式１で定義され
る。
処理）Ｓ３を行う。この処理Ｓ３では、配線の余裕度を
各部分領域毎に算出する。この余裕度は、通過可能な配
線本数（即ち、部分領域を構成する格子の数）と、既配
線の通過本数（即ち、既配線により使用された格子の
数）とに応じた情報の一種であって、次式１で定義され
る。
【００５０】 余裕度＝部分領域の格子数−配線が占める格子の数 ---式１ 例えば、図３において、部分領域３２には、２個の格子
が存在し、且つネットＤの配線が１本通過している。従
って、部分領域３２の余裕度は"１"( =２−１）とな
る。同様にして求めた各部分領域３１〜３９の余裕度を
図３に示す。
が存在し、且つネットＤの配線が１本通過している。従
って、部分領域３２の余裕度は"１"( =２−１）とな
る。同様にして求めた各部分領域３１〜３９の余裕度を
図３に示す。
【００５１】続いて、図１の配線経路探索処理Ｓ４を行
う。この処理は、既述した迷路法を用いて順次ネットを
配線するための格子を順次探索するものである。図１の
未配線の有無判定処理Ｓ５では、配線経路を探索してい
ない未配線が有るか否かを判定し、未配線がある場合に
は部分領域通過コスト加算処理Ｓ９に進む一方、未配線
がない場合には余裕度集中のための配置要素移動処理Ｓ
６に進む。当初は未配線が有るので、以下、部分領域通
過コスト加算処理Ｓ９以降を先ず説明する。
う。この処理は、既述した迷路法を用いて順次ネットを
配線するための格子を順次探索するものである。図１の
未配線の有無判定処理Ｓ５では、配線経路を探索してい
ない未配線が有るか否かを判定し、未配線がある場合に
は部分領域通過コスト加算処理Ｓ９に進む一方、未配線
がない場合には余裕度集中のための配置要素移動処理Ｓ
６に進む。当初は未配線が有るので、以下、部分領域通
過コスト加算処理Ｓ９以降を先ず説明する。
【００５２】前記部分領域通過コスト加算処理（コスト
算出処理）Ｓ９は、部分領域に進む毎に所定の部分領域
通過コストを加算して、配線経路コストを算出する。こ
の処理の詳細を以下に説明する。即ち、前記探索可能格
子及び部分領域抽出処理Ｓ２で求めた探索可能格子に探
索を進める場合に、探索可能格子が属する前記部分領域
に関し、前記余裕度算出処理Ｓ３で求めた部分領域の余
裕度に基づく部分領域通過コストを加算する。余裕度が
Ｓである部分領域を通過する場合の部分領域通過コスト
を次式２で定義する。
算出処理）Ｓ９は、部分領域に進む毎に所定の部分領域
通過コストを加算して、配線経路コストを算出する。こ
の処理の詳細を以下に説明する。即ち、前記探索可能格
子及び部分領域抽出処理Ｓ２で求めた探索可能格子に探
索を進める場合に、探索可能格子が属する前記部分領域
に関し、前記余裕度算出処理Ｓ３で求めた部分領域の余
裕度に基づく部分領域通過コストを加算する。余裕度が
Ｓである部分領域を通過する場合の部分領域通過コスト
を次式２で定義する。
【００５３】 部分領域通過コスト=１００ （Ｓ<=０の場合） 部分領域通過コスト=０ （Ｓ >０の場合） ---式２ ここに、Ｓ<=０の場合の部分領域通過コストは、他の配
線経路が選択されるように高い値であればよく、"１０
０"に限定されない。尚、詳述しないが、本実施の形態
においても、配線長コストも従来と同様に課され、各格
子に進む毎にコスト"１"が加算される。また、配線経路
が２層間のコンタクトを通過する場合にはコンタクトコ
ストが加算される。このようにして配線長コスト及び前
記部分領域通過コスト等を加算して配線経路コストが得
られる。
線経路が選択されるように高い値であればよく、"１０
０"に限定されない。尚、詳述しないが、本実施の形態
においても、配線長コストも従来と同様に課され、各格
子に進む毎にコスト"１"が加算される。また、配線経路
が２層間のコンタクトを通過する場合にはコンタクトコ
ストが加算される。このようにして配線長コスト及び前
記部分領域通過コスト等を加算して配線経路コストが得
られる。
【００５４】続いて、図１の目標到達処理Ｓ１０を行
う。この処理Ｓ１０は、各ネットの配線について配線経
路の探索が目標端子の位置する格子に到達したか否かを
判定する処理であって、到達していない場合には、前記
探索可能格子及び部分領域抽出処理Ｓ２に戻る。一方、
目標端子の位置する格子に到達した場合には、コスト最
小経路選択処理Ｓ１１において、探索された複数の配線
経路のうち配線経路コストが最小の配線経路を選択し、
前記探索可能格子及び部分領域抽出処理Ｓ２に戻って、
全てのネットに対する配線経路探索及び最小配線経路コ
ストの配線経路の選択が終われば、終了する。
う。この処理Ｓ１０は、各ネットの配線について配線経
路の探索が目標端子の位置する格子に到達したか否かを
判定する処理であって、到達していない場合には、前記
探索可能格子及び部分領域抽出処理Ｓ２に戻る。一方、
目標端子の位置する格子に到達した場合には、コスト最
小経路選択処理Ｓ１１において、探索された複数の配線
経路のうち配線経路コストが最小の配線経路を選択し、
前記探索可能格子及び部分領域抽出処理Ｓ２に戻って、
全てのネットに対する配線経路探索及び最小配線経路コ
ストの配線経路の選択が終われば、終了する。
【００５５】一方、前記余裕度集中のための配置要素移
動処理（移動処理）Ｓ６は、前記余裕度算出処理Ｓ３及
び配線探索処理Ｓ４において、配線不能な、即ち配線経
路が発見できないネットがある場合に、配置要素２１Ａ
又は２１Ｂの移動を試みる処理である。即ち、トランジ
スタ等の配置要素の配置位置は、従来では固定される
が、本発明では、配線不能が生じたために、その配線を
可能にする目的で配置要素の移動が行われる。図３の例
では、ネットＣの配線経路は発見されない。
動処理（移動処理）Ｓ６は、前記余裕度算出処理Ｓ３及
び配線探索処理Ｓ４において、配線不能な、即ち配線経
路が発見できないネットがある場合に、配置要素２１Ａ
又は２１Ｂの移動を試みる処理である。即ち、トランジ
スタ等の配置要素の配置位置は、従来では固定される
が、本発明では、配線不能が生じたために、その配線を
可能にする目的で配置要素の移動が行われる。図３の例
では、ネットＣの配線経路は発見されない。
【００５６】ここで、図３において、配置要素２１Ａに
着目すると、配置要素２１Ａの下方に位置する部分領域
３２、３５には、各々配線可能な１個の格子８５、８６
が存在した余裕度"１"があり、配置要素２１Ａの上方に
位置する部分領域３７にも、配線可能な１個の格子８７
が存在した余裕度"１"がある。従って、図４に示すよう
に、配置領域２１Ａを上方に１格子分だけ移動すると、
その配置領域２１Ａの下方に位置する部分領域３２、３
５、３８には、各々、配線可能な１個の格子８８、８
９、９０が存在する余裕度"1"が生まれて、これ等の配
線可能な格子８８、８９、９０が並んで同一行に集中
し、現在配線不能となっているネットＣの配線を行方向
に通過させることができる可能性が生じる。このような
状況から、本移動処理Ｓ６では、配置要素２１Ａを同一
列上で真上に１格子分移動させると共に、前記部分領域
３２、３５、３８の配線可能な格子８８、８９、９０を
使用してネットＣを配線する。
着目すると、配置要素２１Ａの下方に位置する部分領域
３２、３５には、各々配線可能な１個の格子８５、８６
が存在した余裕度"１"があり、配置要素２１Ａの上方に
位置する部分領域３７にも、配線可能な１個の格子８７
が存在した余裕度"１"がある。従って、図４に示すよう
に、配置領域２１Ａを上方に１格子分だけ移動すると、
その配置領域２１Ａの下方に位置する部分領域３２、３
５、３８には、各々、配線可能な１個の格子８８、８
９、９０が存在する余裕度"1"が生まれて、これ等の配
線可能な格子８８、８９、９０が並んで同一行に集中
し、現在配線不能となっているネットＣの配線を行方向
に通過させることができる可能性が生じる。このような
状況から、本移動処理Ｓ６では、配置要素２１Ａを同一
列上で真上に１格子分移動させると共に、前記部分領域
３２、３５、３８の配線可能な格子８８、８９、９０を
使用してネットＣを配線する。
【００５７】その後は、図１において、余裕度がマイナ
スとなる部分領域の有無の判定処理（判定処理）Ｓ７を
行う。この処理Ｓ７では、前記余裕度集中のための配置
要素移動処理Ｓ６により配置要素を移動した結果、何れ
かの部分領域の余裕度がマイナスとなるか否か、即ち、
既配線の通過本数である使用済格子数が配線可能な配線
本数（使用可能格子数）を越えるか否かを判定する。図
３の例では、ネットＡ及びネットＢの配線について、部
分領域３１、３４では余裕度は"０"であるが、図４で
は、配置要素２１Ａの上方移動の結果、この配置要素２
１Ａの上方に位置する部分領域３１、３４では余裕度が
マイナス（"-１"）となる。従って、図３の例では、本
処理Ｓ７は、余裕度がマイナスとなる部分領域３１、３
４が有ると判定する。余裕度がマイナスとなる部分領域
が無い場合は、直ちに前記部分領域通過コスト加算処理
Ｓ９に進む。一方、余裕度がマイナスとなる部分領域が
無い場合は、再配線処理Ｓ８に進む。
スとなる部分領域の有無の判定処理（判定処理）Ｓ７を
行う。この処理Ｓ７では、前記余裕度集中のための配置
要素移動処理Ｓ６により配置要素を移動した結果、何れ
かの部分領域の余裕度がマイナスとなるか否か、即ち、
既配線の通過本数である使用済格子数が配線可能な配線
本数（使用可能格子数）を越えるか否かを判定する。図
３の例では、ネットＡ及びネットＢの配線について、部
分領域３１、３４では余裕度は"０"であるが、図４で
は、配置要素２１Ａの上方移動の結果、この配置要素２
１Ａの上方に位置する部分領域３１、３４では余裕度が
マイナス（"-１"）となる。従って、図３の例では、本
処理Ｓ７は、余裕度がマイナスとなる部分領域３１、３
４が有ると判定する。余裕度がマイナスとなる部分領域
が無い場合は、直ちに前記部分領域通過コスト加算処理
Ｓ９に進む。一方、余裕度がマイナスとなる部分領域が
無い場合は、再配線処理Ｓ８に進む。
【００５８】前記再配線処理Ｓ８では、前記余裕度がマ
イナスとなる部分領域３１、３４を通過するネットＡ及
びＢの配線経路を再度探索して、部分領域通過コスト加
算処理（再計算処理）Ｓ９にて前記再配線処理Ｓ８の再
経路探索での部分領域通過コストの加算処理を再度行っ
て、配線経路コストを再計算する。その結果、図５の例
では、配置領域２１Ａの上方移動後にネットＣの配線が
完結し、ネットＡの配線を部分領域３１、３４、３７を
使用して行い、ネットＢの配線を部分領域３２、３５を
使用して行っている。尚、本処理Ｓ８では、無限ループ
に入らずにプログラムを終了させるために、配置要素の
移動の発生回数に最大値を外部から与え、その最大値を
超えないように制御する。
イナスとなる部分領域３１、３４を通過するネットＡ及
びＢの配線経路を再度探索して、部分領域通過コスト加
算処理（再計算処理）Ｓ９にて前記再配線処理Ｓ８の再
経路探索での部分領域通過コストの加算処理を再度行っ
て、配線経路コストを再計算する。その結果、図５の例
では、配置領域２１Ａの上方移動後にネットＣの配線が
完結し、ネットＡの配線を部分領域３１、３４、３７を
使用して行い、ネットＢの配線を部分領域３２、３５を
使用して行っている。尚、本処理Ｓ８では、無限ループ
に入らずにプログラムを終了させるために、配置要素の
移動の発生回数に最大値を外部から与え、その最大値を
超えないように制御する。
【００５９】したがって、本実施の形態では、図３に示
すようにネットＣの配線が不能となった際には、図５に
示すように配線要素２１Ａを移動させ、これにより配線
可能な格子８８、８９、９０が行方向に並んだ状態に集
中させることができるので、列方向に格子を追加せずに
高さ制約１０１を満足しながら、これ等格子８８、８
９、９０を使用して前記配線不能なネットＣを配線する
ことが可能である。
すようにネットＣの配線が不能となった際には、図５に
示すように配線要素２１Ａを移動させ、これにより配線
可能な格子８８、８９、９０が行方向に並んだ状態に集
中させることができるので、列方向に格子を追加せずに
高さ制約１０１を満足しながら、これ等格子８８、８
９、９０を使用して前記配線不能なネットＣを配線する
ことが可能である。
【００６０】しかも、前記配線要素２１Ａの移動の結
果、余裕度がマイナスとなる部分領域３１、３４、３７
が生じる場合には、これ等を使用していたネットＡ、Ｂ
の配線が他の経路に再配線されて、配線可能となるの
で、配線不能なネットの発生確率を低減して、全ての配
線の配線完了率を高くできる。
果、余裕度がマイナスとなる部分領域３１、３４、３７
が生じる場合には、これ等を使用していたネットＡ、Ｂ
の配線が他の経路に再配線されて、配線可能となるの
で、配線不能なネットの発生確率を低減して、全ての配
線の配線完了率を高くできる。
【００６１】尚、本実施の形態では、配置要素２１Ａ、
２１Ｂの位置する各格子列別に複数の部分領域を抽出し
て、その部分領域毎に余裕度を算出し、その後、配線不
能が生じた際に配置要素２１Ａを移動させたが、本願請
求項２に係る発明はこれに限定されず、既述した本願出
願人の提案例のように各格子列毎に余裕度を算出し、そ
の後、配線不能が生じた際に配置要素を移動させる場合
も含む。
２１Ｂの位置する各格子列別に複数の部分領域を抽出し
て、その部分領域毎に余裕度を算出し、その後、配線不
能が生じた際に配置要素２１Ａを移動させたが、本願請
求項２に係る発明はこれに限定されず、既述した本願出
願人の提案例のように各格子列毎に余裕度を算出し、そ
の後、配線不能が生じた際に配置要素を移動させる場合
も含む。
【００６２】（第２の実施の形態）次に、本発明の第２
の実施の形態を説明する。
の実施の形態を説明する。
【００６３】図１２は、前記第１の実施の形態の配線経
路探索方法を用いて、他の結線情報を結線した場合の配
線の様子を示す図である。
路探索方法を用いて、他の結線情報を結線した場合の配
線の様子を示す図である。
【００６４】同図では、２列の格子列に跨って配置され
２個の配置要素２０１Ａ、２０１Ｂにより、格子列２３
０は、３つの部分領域２４０Ａ、２４０Ｂ、２４０Ｃに
分割される。ネットＡの配線の結果、部分領域２４０Ａ
の余裕度が"０"となるため、ネットＢの配線２２０Ｂは
余裕度が"１"の部分領域２４０Ｂを使用して行われてい
る。
２個の配置要素２０１Ａ、２０１Ｂにより、格子列２３
０は、３つの部分領域２４０Ａ、２４０Ｂ、２４０Ｃに
分割される。ネットＡの配線の結果、部分領域２４０Ａ
の余裕度が"０"となるため、ネットＢの配線２２０Ｂは
余裕度が"１"の部分領域２４０Ｂを使用して行われてい
る。
【００６５】これに対し、既述した本出願人の提案例で
は、図１３に示すように、格子列を単位として各格子列
毎に１つの余裕度を算出するため、格子列２３０では、
配線の通過本数は"４"、配線の通過可能本数も"４"であ
って、余裕度は"０"となるが、実際には、部分領域２４
０Ａでは１つの格子に２本の配線が通過しており、配線
の実現が不可能な解となるものの、本実施の形態によれ
ば、このような不都合はない。尚、図１３において、配
置要素２０１Ａ、２０１Ｂは２つの格子列に跨っている
が、１つの格子列にのみ位置する場合には、他の格子列
に対する影響はなく、配線後のコンパクションにより高
さ制約を満たす配線結果が得られる。
は、図１３に示すように、格子列を単位として各格子列
毎に１つの余裕度を算出するため、格子列２３０では、
配線の通過本数は"４"、配線の通過可能本数も"４"であ
って、余裕度は"０"となるが、実際には、部分領域２４
０Ａでは１つの格子に２本の配線が通過しており、配線
の実現が不可能な解となるものの、本実施の形態によれ
ば、このような不都合はない。尚、図１３において、配
置要素２０１Ａ、２０１Ｂは２つの格子列に跨っている
が、１つの格子列にのみ位置する場合には、他の格子列
に対する影響はなく、配線後のコンパクションにより高
さ制約を満たす配線結果が得られる。
【００６６】従って、本実施の形態では、格子列毎に、
配置要素により区画される部分領域２４０Ａ〜２４０Ｃ
を抽出し、この各部分領域別に余裕度を算出したので、
配置要素２０１Ａ、２０１Ｂの移動の有無に拘わらず、
配線不能なネットの発生確率を低減して、全ての配線の
配線完了率を高くできる。
配置要素により区画される部分領域２４０Ａ〜２４０Ｃ
を抽出し、この各部分領域別に余裕度を算出したので、
配置要素２０１Ａ、２０１Ｂの移動の有無に拘わらず、
配線不能なネットの発生確率を低減して、全ての配線の
配線完了率を高くできる。
【００６７】尚、以上の説明では、配線領域に高さ制約
のみが与えられた場合を説明したが、本発明はこれに限
定されず、横幅制約のみ、又は高さ制約及び横幅制約の
双方が与えられた場合であっても、同様に適用できるの
は勿論である。
のみが与えられた場合を説明したが、本発明はこれに限
定されず、横幅制約のみ、又は高さ制約及び横幅制約の
双方が与えられた場合であっても、同様に適用できるの
は勿論である。
【００６８】
【発明の効果】以上説明したように、請求項１ないし請
求項１１記載の発明によれば、配線の余裕を示す情報を
配線領域の各部分領域別に多数生成し、及び/又は、ト
ランジスタ等の配置要素を配線不能な場合に移動させ
て、配線可能な複数の格子を列方向又は行方向に連続さ
せたので、配線不能の生じる確率が大幅に減少して、全
ての配線が完了する配線成功率を高めることが可能であ
る。
求項１１記載の発明によれば、配線の余裕を示す情報を
配線領域の各部分領域別に多数生成し、及び/又は、ト
ランジスタ等の配置要素を配線不能な場合に移動させ
て、配線可能な複数の格子を列方向又は行方向に連続さ
せたので、配線不能の生じる確率が大幅に減少して、全
ての配線が完了する配線成功率を高めることが可能であ
る。
【図１】本発明の第１の実施の形態の配線経路探索方法
の処理手順を示すフローチャート図である。
の処理手順を示すフローチャート図である。
【図２】同実施の形態の配線経路探索方法の高さ制約及
び結線情報を示す図である。
び結線情報を示す図である。
【図３】同実施の形態の配線経路探索方法における部分
領域余裕度算出処理を説明する図である。
領域余裕度算出処理を説明する図である。
【図４】同実施の形態の配線経路探索方法において配置
要素を移動した具体例を示す図である。
要素を移動した具体例を示す図である。
【図５】同実施の形態の配線経路探索方法の配線結果を
示す図である。
示す図である。
【図６】従来例の配線経路探索方法の処理手順を示すフ
ローチャート図である。
ローチャート図である。
【図７】従来例の配線経路探索方法の探索経過を示す図
である。
である。
【図８】(a)は従来例の配線経路探索方法の配線結果を
示す図、(b)は同結果をコンパクションした結果を示す
図である。
示す図、(b)は同結果をコンパクションした結果を示す
図である。
【図９】従来例の配線経路探索方法において、配線ピッ
チで均一に分割した格子を用いてスタンダードセルの配
線設計をした結果を示す図である。
チで均一に分割した格子を用いてスタンダードセルの配
線設計をした結果を示す図である。
【図１０】同従来例の配線経路探索方法において、格子
数の不足により配線が完了しない様子を説明する図であ
る。
数の不足により配線が完了しない様子を説明する図であ
る。
【図１１】同従来例の配線経路探索方法において、配線
ピッチよりも狭い格子を設けて配線を完了する様子を説
明する図である。
ピッチよりも狭い格子を設けて配線を完了する様子を説
明する図である。
【図１２】本発明の第２の実施の形態における配線経路
探索方法の配線結果を示す図である。
探索方法の配線結果を示す図である。
【図１３】同実施の形態の配線経路探索方法の配線結果
と比較される本願出願人提案の配線経路探索方法の配線
結果を示す図である。
と比較される本願出願人提案の配線経路探索方法の配線
結果を示す図である。
10A、10a、10B、10b、10C、10c 端子 ２０ 配線領域 ２１Ａ、２１Ｂ 配置要素 ３０ 格子 ３１〜３９ 部分領域 ８５〜８７ 分散している配線可能な格子 ８８〜９０ 集中した配線可能な格子 １０１ 高さ制約 Ｓ２ 探索可能格子及び部分領域抽出
処理（部分領域抽出処理） Ｓ３ 余裕度算出処理（情報生成処
理） Ｓ６ 配置要素移動処理（移動処理） Ｓ７ 判定処理 Ｓ８ 再配線処理 Ｓ９ 部分領域通過コスト加算処理
（コスト加算処理及び再計算処理）
処理（部分領域抽出処理） Ｓ３ 余裕度算出処理（情報生成処
理） Ｓ６ 配置要素移動処理（移動処理） Ｓ７ 判定処理 Ｓ８ 再配線処理 Ｓ９ 部分領域通過コスト加算処理
（コスト加算処理及び再計算処理）
Claims (11)
- 【請求項１】 ＬＳＩ等の自動配線設計に際し、行方向
及び列方向に並ぶ複数の格子に分割された配線領域にお
いて各格子に進む毎にコストを加算して配線経路コスト
を算出する迷路法を用いて、配線経路を探索する配線経
路探索方法であって、 前記配線領域の各格子行又は各格子列毎に、各格子行又
は各格子列が前記配線領域に配置されたトランジスタ等
の配置要素及び配線禁止領域により分割された複数の部
分領域を抽出する部分領域抽出処理と、 前記部分領域抽出処理で抽出された各部分領域毎に、通
過可能な配線本数と、既配線の通過本数とに応じた情報
を生成する情報生成処理と、 前記情報生成処理で生成された情報に基いて、各格子に
進む毎に加算するコストを算出するコスト算出処理とを
備えたことを特徴とする自動配線設計における配線経路
探索方法。 - 【請求項２】 ＬＳＩ等の自動配線設計に際し、行方向
及び列方向に並ぶ複数の格子に分割された配線領域にお
いて、前記配線領域に配置されたトランジスタ等の配置
要素の端子の結線要求に応じて各格子に進む毎にコスト
を加算して配線経路コストを算出する迷路法を用いて、
配線経路を探索する配線経路探索方法であって、 前記配置要素を移動可能とし、配線が不可能となった
際、配線可能な格子が集中するように前記配置要素を移
動する移動処理と、 前記移動処理の後に、配線経路コストを再計算する再計
算処理とを備えたことを特徴とする自動配線設計におけ
る配線経路探索方法。 - 【請求項３】 ＬＳＩ等の自動配線設計に際し、行方向
及び列方向に並ぶ複数の格子に分割された配線領域にお
いて、前記配線領域に配置されたトランジスタ等の配置
要素の端子の結線要求に応じて各格子に進む毎にコスト
を加算して配線経路コストを算出する迷路法を用いて、
配線経路を探索する配線経路探索方法であって、 前記配線領域の各格子行又は各格子列毎に、各格子行又
は各格子列が前記配置要素及び配線禁止領域により分割
された複数の部分領域を抽出する部分領域抽出処理と、 前記部分領域抽出処理で抽出された各部分領域毎に、通
過可能な配線本数と、既配線の通過本数とに応じた情報
を生成する情報生成処理と、 前記情報生成処理で生成された情報に基いて、各格子に
進む毎に加算するコストを算出するコスト算出処理と、 前記配置要素を移動可能とし、配線が不可能となった
際、配線可能な部分領域が集中するように前記配置要素
を移動する移動処理と、 前記移動処理の後に、前記情報生成処理及び前記コスト
算出処理を再度行って、配線経路コストを再計算する再
計算処理とを備えたことを特徴とする自動配線設計にお
ける配線経路探索方法。 - 【請求項４】 前記情報生成処理は、 各部分領域毎に、部分領域を構成する格子の数から、既
配線により使用された格子の数を減算した余裕度を算出
し、この余裕度を前記情報とすることを特徴とする請求
項１又は請求項３記載の自動配線設計における配線経路
探索方法。 - 【請求項５】 前記配置要素は、複数の格子列又は格子
行に跨ることを特徴とする請求項２又は請求項３記載の
自動配線設計における配線経路探索方法。 - 【請求項６】 前記移動処理の結果、既配線の通過本数
が配線可能な配線本数を越える部分領域があるか否かを
判定する判定処理と、 前記判定処理の結果、既配線の通過本数が配線可能な配
線本数を越える部分領域があるとき、この部分領域を通
過する配線を再配線する再配線処理とを備えたことを特
徴とする請求項２又は請求項３記載の自動配線設計にお
ける配線経路探索方法。 - 【請求項７】 コンピュータによるＬＳＩ等の自動配線
設計に際し、行方向及び列方向に並ぶ複数の格子に分割
された配線領域において各格子に進む毎にコストを加算
して配線経路コストを算出する迷路法を用いて、配線経
路を探索する配線経路探索プログラムを記録した記録媒
体であって、 前記配線領域の各格子行又は各格子列毎に、各格子行又
は各格子列が前記配線領域に配置されたトランジスタ等
の配置要素及び配線禁止領域により分割された複数の部
分領域を抽出し、 前記抽出された各部分領域毎に、通過可能な配線本数
と、既配線の通過本数とに応じた情報を生成し、 前記生成された情報に基いて、各格子に進む毎に加算す
るコストを算出することを特徴とする自動配線設計にお
ける配線経路探索プログラムを記録した記録媒体。 - 【請求項８】 コンピュータによるＬＳＩ等の自動配線
設計に際し、行方向及び列方向に並ぶ複数の格子に分割
された配線領域において、前記配線領域に配置されたト
ランジスタ等の配置要素の端子の結線要求に応じて各格
子に進む毎にコストを加算して配線経路コストを算出す
る迷路法を用いて、配線経路を探索する配線経路探索プ
ログラムを記録した記録媒体であって、 配線が不可能となった際、配線可能な格子が集中するよ
うに前記配置要素を移動し、 前記配置要素の移動後に、配線経路コストを再計算する
ことを特徴とする自動配線設計における配線経路探索プ
ログラムを記録した記録媒体。 - 【請求項９】 コンピュータによるＬＳＩ等の自動配線
設計に際し、行方向及び列方向に並ぶ複数の格子に分割
された配線領域において、前記配線領域に配置されたト
ランジスタ等の配置要素の端子の結線要求に応じて各格
子に進む毎にコストを加算して配線経路コストを算出す
る迷路法を用いて、配線経路を探索する配線経路探索プ
ログラムを記録した記録媒体であって、 前記配線領域の各格子行又は各格子列毎に、各格子行又
は各格子列が前記配置要素及び配線禁止領域により分割
された複数の部分領域を抽出し、 前記抽出された各部分領域毎に、通過可能な配線本数
と、既配線の通過本数とに応じた情報を生成し、 前記生成された情報に基いて、各格子に進む毎に加算す
るコストを算出し、 配線が不可能となった際、配線可能な部分領域が集中す
るように前記配置要素を移動し、 前記配置要素の移動後に、前記情報の生成及び前記コス
トの算出を再度行って、配線経路コストを再計算するこ
とを特徴とする自動配線設計における配線経路探索プロ
グラムを記録した記録媒体。 - 【請求項１０】 前記情報の生成に際し、 各部分領域毎に、部分領域を構成する格子の数から、既
配線により使用された格子の数を減算した余裕度を算出
し、この余裕度を前記情報とすることを特徴とする請求
項７又は請求項９記載の自動配線設計における配線経路
探索プログラムを記録した記録媒体。 - 【請求項１１】 前記配置要素の移動の結果、既配線の
通過本数が配線可能な配線本数を越える部分領域がある
か否かを判定し、 その判定の結果、既配線の通過本数が配線可能な配線本
数を越える部分領域があるとき、この部分領域を通過す
る配線を再配線することを特徴とする請求項８又は請求
項９記載の自動配線設計における配線経路探索プログラ
ムを記録した記録媒体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22019899A JP3453535B2 (ja) | 1999-08-03 | 1999-08-03 | 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体 |
| US09/626,159 US6609237B1 (en) | 1999-08-03 | 2000-07-26 | Routing path finding method for automated routing/designing process and computer-readable storage medium having stored thereon routing path finding program |
| TW089115654A TW456024B (en) | 1999-08-03 | 2000-08-03 | Routing path finding method for automated routing/designing process and computer-readable storage medium having stored thereon routing path finding program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22019899A JP3453535B2 (ja) | 1999-08-03 | 1999-08-03 | 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044288A true JP2001044288A (ja) | 2001-02-16 |
| JP3453535B2 JP3453535B2 (ja) | 2003-10-06 |
Family
ID=16747435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22019899A Expired - Fee Related JP3453535B2 (ja) | 1999-08-03 | 1999-08-03 | 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6609237B1 (ja) |
| JP (1) | JP3453535B2 (ja) |
| TW (1) | TW456024B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1762953A1 (en) | 2005-09-12 | 2007-03-14 | Shinko Electric Industries Co., Ltd. | Automatic trace determination method |
| US7543263B2 (en) | 2006-06-30 | 2009-06-02 | Shinko Electric Industries Co., Ltd. | Automatic trace shaping method |
| US7627846B2 (en) | 2006-03-23 | 2009-12-01 | Shinko Electric Industries Co., Ltd. | Method and apparatus for automatically shaping traces on surface of substrate of semiconductor package by using computation |
| US7673269B2 (en) | 2005-05-25 | 2010-03-02 | Shinko Electric Industries, Co., Ltd. | Automatic trace determination apparatus and method |
| JP2020149235A (ja) * | 2019-03-12 | 2020-09-17 | 三機工業株式会社 | 自動ルーティング方法及び装置 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6898773B1 (en) | 2002-01-22 | 2005-05-24 | Cadence Design Systems, Inc. | Method and apparatus for producing multi-layer topological routes |
| JP3987302B2 (ja) * | 2001-04-26 | 2007-10-10 | 富士通株式会社 | 経路探索方法、タイミング解析方法、波形解析方法、電子回路シミュレーション装置、及びプログラム |
| US6957408B1 (en) | 2002-01-22 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for routing nets in an integrated circuit layout |
| US7107564B1 (en) | 2001-06-03 | 2006-09-12 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
| US7103524B1 (en) * | 2001-08-28 | 2006-09-05 | Cadence Design Systems, Inc. | Method and apparatus for creating an extraction model using Bayesian inference implemented with the Hybrid Monte Carlo method |
| US7117468B1 (en) | 2002-01-22 | 2006-10-03 | Cadence Design Systems, Inc. | Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts |
| US7096449B1 (en) | 2002-01-22 | 2006-08-22 | Cadence Design Systems, Inc. | Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts |
| US6944841B1 (en) | 2002-01-22 | 2005-09-13 | Cadence Design Systems, Inc. | Method and apparatus for proportionate costing of vias |
| US7089524B1 (en) | 2002-01-22 | 2006-08-08 | Cadence Design Systems, Inc. | Topological vias route wherein the topological via does not have a coordinate within the region |
| US7036105B1 (en) | 2002-01-22 | 2006-04-25 | Cadence Design Systems, Inc. | Integrated circuits with at least one layer that has more than one preferred interconnect direction, and method for manufacturing such IC's |
| US7069531B1 (en) | 2002-07-15 | 2006-06-27 | Cadence Design Systems, Inc. | Method and apparatus for identifying a path between source and target states in a space with more than two dimensions |
| US7073151B1 (en) | 2002-06-04 | 2006-07-04 | Cadence Design Systems, Inc. | Method and apparatus for identifying a path between a set of source states and a set of target states in a triangulated space |
| US7051298B1 (en) | 2002-06-04 | 2006-05-23 | Cadence Design Systems, Inc. | Method and apparatus for specifying a distance between an external state and a set of states in space |
| US7047512B1 (en) | 2002-06-04 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space |
| US7197738B1 (en) * | 2002-08-09 | 2007-03-27 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7571408B1 (en) | 2005-03-09 | 2009-08-04 | Cadence Design Systems, Inc. | Methods and apparatus for diagonal route shielding |
| US7694258B1 (en) | 2005-08-01 | 2010-04-06 | Cadence Design Systems, Inc. | Method and apparatus for inserting metal fill in an integrated circuit (“IC”) layout |
| US7472366B1 (en) * | 2005-08-01 | 2008-12-30 | Cadence Design Systems, Inc. | Method and apparatus for performing a path search |
| JP2009015366A (ja) * | 2007-06-29 | 2009-01-22 | Shinko Electric Ind Co Ltd | 自動配線設計方法 |
| US8234615B2 (en) * | 2010-08-04 | 2012-07-31 | International Business Machines Corporation | Constraint programming based method for bus-aware macro-block pin placement in a hierarchical integrated circuit layout |
| US9003349B1 (en) * | 2013-06-28 | 2015-04-07 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing a physical electronic design with area-bounded tracks |
| US9117052B1 (en) | 2012-04-12 | 2015-08-25 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns |
| US8984465B1 (en) | 2013-06-28 | 2015-03-17 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design |
| US9251299B1 (en) | 2013-06-28 | 2016-02-02 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs |
| US9104830B1 (en) | 2013-06-28 | 2015-08-11 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design |
| US9213793B1 (en) | 2012-08-31 | 2015-12-15 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks |
| US9165103B1 (en) | 2013-06-28 | 2015-10-20 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for tessellating and labeling routing space for routing electronic designs |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4613941A (en) * | 1985-07-02 | 1986-09-23 | The United States Of America As Represented By The Secretary Of The Army | Routing method in computer aided customization of a two level automated universal array |
| JPH04160570A (ja) | 1990-10-24 | 1992-06-03 | Nec Corp | 配置改良方式 |
| US5309370A (en) * | 1990-12-13 | 1994-05-03 | Vlsi Technology, Inc. | Method for placement of connectors used interconnecting circuit components in an integrated circuit |
| JP2759573B2 (ja) | 1992-01-23 | 1998-05-28 | 株式会社日立製作所 | 回路基板の配線パターン決定方法 |
| JPH07234883A (ja) | 1994-02-22 | 1995-09-05 | Fujitsu Ltd | 自動配線方法 |
| US5535134A (en) * | 1994-06-03 | 1996-07-09 | International Business Machines Corporation | Object placement aid |
| JP3137178B2 (ja) * | 1996-08-14 | 2001-02-19 | 日本電気株式会社 | 集積回路の配線設計方法および装置 |
| US6209123B1 (en) * | 1996-11-01 | 2001-03-27 | Motorola, Inc. | Methods of placing transistors in a circuit layout and semiconductor device with automatically placed transistors |
| JP3063828B2 (ja) * | 1997-03-27 | 2000-07-12 | 日本電気株式会社 | 集積回路の自動概略配線方法 |
| JP2948584B2 (ja) | 1997-09-29 | 1999-09-13 | 松下電器産業株式会社 | 自動配線方法及び自動配線プログラムを記録した記録媒体 |
| US6330707B1 (en) * | 1997-09-29 | 2001-12-11 | Matsushita Electric Industrial Co., Ltd. | Automatic routing method |
| JP2938068B2 (ja) | 1997-09-29 | 1999-08-23 | 松下電器産業株式会社 | 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記憶した記憶媒体 |
| JP3070679B2 (ja) * | 1998-03-24 | 2000-07-31 | 日本電気株式会社 | 図形レイアウト圧縮システム及び図形レイアウト圧縮方法 |
| JP3070678B2 (ja) * | 1998-03-24 | 2000-07-31 | 日本電気株式会社 | 図形レイアウト変更システム及び図形レイアウト変更方法 |
-
1999
- 1999-08-03 JP JP22019899A patent/JP3453535B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-26 US US09/626,159 patent/US6609237B1/en not_active Expired - Fee Related
- 2000-08-03 TW TW089115654A patent/TW456024B/zh not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7673269B2 (en) | 2005-05-25 | 2010-03-02 | Shinko Electric Industries, Co., Ltd. | Automatic trace determination apparatus and method |
| EP1762953A1 (en) | 2005-09-12 | 2007-03-14 | Shinko Electric Industries Co., Ltd. | Automatic trace determination method |
| US7546569B2 (en) | 2005-09-12 | 2009-06-09 | Shinko Electric Industries Co., Ltd. | Automatic trace determination method |
| US7627846B2 (en) | 2006-03-23 | 2009-12-01 | Shinko Electric Industries Co., Ltd. | Method and apparatus for automatically shaping traces on surface of substrate of semiconductor package by using computation |
| US7543263B2 (en) | 2006-06-30 | 2009-06-02 | Shinko Electric Industries Co., Ltd. | Automatic trace shaping method |
| JP2020149235A (ja) * | 2019-03-12 | 2020-09-17 | 三機工業株式会社 | 自動ルーティング方法及び装置 |
| JP7448312B2 (ja) | 2019-03-12 | 2024-03-12 | 三機工業株式会社 | 自動ルーティング方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW456024B (en) | 2001-09-21 |
| US6609237B1 (en) | 2003-08-19 |
| JP3453535B2 (ja) | 2003-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001044288A (ja) | 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体 | |
| JP3063828B2 (ja) | 集積回路の自動概略配線方法 | |
| JP3024593B2 (ja) | レイアウト設計方法およびレイアウト設計装置 | |
| KR0153392B1 (ko) | Lsi용 상호접속 배선 설계 방법 | |
| US6951007B2 (en) | Wire layout design apparatus and method for integrated circuits | |
| TWI472938B (zh) | 在積體電路的電力網路中自動降低堆疊通孔的方法 | |
| CN116029254A (zh) | 一种基于路径优化的集成电路版图自动布线方法及系统 | |
| US20040216067A1 (en) | Method of determining arrangement of wire in semiconductor intergrated circuit | |
| US8601429B1 (en) | Method for connecting flip chip components | |
| JP2938068B2 (ja) | 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記憶した記憶媒体 | |
| Lee et al. | An efficient pre-assignment routing algorithm for flip-chip designs | |
| JP2002217300A (ja) | セル配置方法 | |
| JP2002164432A (ja) | 半導体回路抽出装置、自動配置配線装置、およびその方法、ならびにライブラリ流通システム | |
| Yao et al. | Multilevel routing with redundant via insertion | |
| JP2773719B2 (ja) | 半導体装置のレイアウト設計方法及びその装置 | |
| JPH05160375A (ja) | 自動配線方法 | |
| JP2009302179A (ja) | 半導体集積回路のレイアウトシステム及び方法 | |
| JP3481199B2 (ja) | 集積回路のレイアウト方法および装置 | |
| JPH05109892A (ja) | 集積回路の配線設計方法 | |
| JP2012093824A (ja) | レイアウト方法、システム及びプログラム | |
| JP5035003B2 (ja) | 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム | |
| JP2003007824A (ja) | Ｌｓｉチップの自動配線方法 | |
| JP2008234092A (ja) | 入力容量抽出方法、セルライブラリ、セルライブラリの生成方法および配置配線方法 | |
| JPH0661350A (ja) | 半導体集積回路のレイアウト処理方法 | |
| JP2006260200A (ja) | 半導体レイアウトモジュールの自動配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |