JP3070679B2 - 図形レイアウト圧縮システム及び図形レイアウト圧縮方法 - Google Patents

図形レイアウト圧縮システム及び図形レイアウト圧縮方法

Info

Publication number
JP3070679B2
JP3070679B2 JP10076176A JP7617698A JP3070679B2 JP 3070679 B2 JP3070679 B2 JP 3070679B2 JP 10076176 A JP10076176 A JP 10076176A JP 7617698 A JP7617698 A JP 7617698A JP 3070679 B2 JP3070679 B2 JP 3070679B2
Authority
JP
Japan
Prior art keywords
component
wiring
constraint graph
terminal
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10076176A
Other languages
English (en)
Other versions
JPH11272734A (ja
Inventor
秀雄 菊地
猛 下津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10076176A priority Critical patent/JP3070679B2/ja
Priority to US09/275,076 priority patent/US6385758B1/en
Publication of JPH11272734A publication Critical patent/JPH11272734A/ja
Application granted granted Critical
Publication of JP3070679B2 publication Critical patent/JP3070679B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、図形レイアウト圧
縮システム及び図形レイアウト圧縮方法に関する。
【0002】
【従来の技術】大規模半導体集積回路のレイアウトや印
刷配線板のレイアウトの設計には自動レイアウトシステ
ムが利用されている。そして、この種の自動レイアウト
システムに関し、部品を連動して移動する各種のコンパ
クション技術が、従来から提案されている。
【0003】従来の図形圧縮システムの一例が、特開平
9−204461号公報「コンパクション装置」(以
下、第1の従来例と呼ぶ)に記載されている。このシス
テムは部品の相対位置関係を保持して部品をコンパクシ
ョンしている。しかしながら、このシステムは、印刷配
線板において部品端子間を配線する前の段階において部
品のみを配置し、その配置をコンパクションしているの
で、部品端子間に配線を有するパターンを圧縮すること
ができないという欠点がある。
【0004】又、他の従来の図形圧縮システムの例が、
特開平1−2797374号公報「LSIレイアウト圧
縮装置」(以下、第2の従来例と呼ぶ)として知られて
いる。これは、集積回路設計においてセルの端子間を配
線した後の段階においてセルと配線とをともにコンパク
ションしている。
【0005】また、特開昭62−78681号公報(以
下、第3の従来例と呼ぶ)、特開昭63−214880
号公報(以下、第4の従来例と呼ぶ)等の様に、配線を
半導体セルあるいは部品と共にコンパクションする従来
のコンパクション処理には、制約グラフを使った手法を
利用したものが多い。この制約グラフを使ったコンパク
ション手法については配線にジョグと呼ばれる曲げを挿
入することで制約グラフの構造を変更し、これによって
レイアウト面積をより縮小したり、設計規則違反箇所を
修正できるジョグ挿入コンパクション手法が提案されて
いる(文献(1):山元渉、粟島亭、佐藤政生、大附辰夫
「制約グラフを用いたチップコンパクション手法とその
評価」、信学技報VLD91-43pp41-48 1991年、文
献(2):山元渉、粟島亭、佐藤政生、大附辰夫「設計規
則違反を含むレイアウトに対するチップ・スペーサ」、
信学技報VLD91-120pp37-44 1992年2月7日、
文献(3):山元渉、粟島亭、佐藤政生、大附辰夫「斜め
配線自動生成機能を持ったチップ・スペーサ」、信学技
報VLD91-123pp17-24 1992年)。
【0006】図28に従来のレイアウト圧縮装置を示
す。図28に示すように、従来のレイアウト圧縮装置
は、セル配置処理部710と、セル間配線処理部720
と、最長経路探索手段730と、レイアウト拡大手段7
40と、レイアウト修正指定手段750と、レイアウト
自動圧縮手段(コンパクション手段)760と、レイア
ウトデータ記憶部770と、レイアウト結果表示部78
0とを有する。
【0007】このような構成を有する従来のレイアウト
圧縮装置はつぎのように動作する。
【0008】セル配置処理部710は、周知のように、
セル配置の処理を行い、セルのレイアウトを示すレイア
ウトデータをレイアウトデータ記憶部770に記憶す
る。
【0009】セル間配線処理部720は、周知のよう
に、セル間配線の処理を行い、配線のレイアウトを示す
レイアウトデータをレイアウトデータ記憶部770に記
憶する。
【0010】最長経路探索手段730は、LSIチップ
上の各セルと配線のレイアウトとをより小さな領域に圧
縮するために、レイアウトデータ記憶部770に記憶さ
れているレイアウトにおける最長の図形要素の序列を探
索し、それを図29(a)に斜線で示す様に、レイアウ
ト結果表示部780に表示する。
【0011】レイアウト拡大手段740は、図29
(b)に示す様に、その制約グラフの最長経路を路横切
る空間をレイアウトに挿入する。
【0012】レイアウト修正指定手段750は、操作者
の指令を受けて最長の経路を短くするように、図29
(a)の下から2番目の部品を図29(b)のように右
に移動する例を示したが、その様に制約グラフの最長経
路から部品を移動させる。
【0013】そして、コンパクション手段760は、修
正した結果のレイアウトを(図29(b)では上下に)
圧縮する。
【0014】
【発明が解決しようとする課題】しかし、この従来のコ
ンパクション手段760は、レイアウトを縦と横と両方
とも縮小するコンパクションを行なう場合に、先ずどち
らか一方(例えば縦)に縮小し、その後に他方(横)に
縮小するという様に2段階にわたってレイアウトを縮小
する。そのため、先にある方向に(例えば縦に)縮小し
た場合は、その方向に部品が密集し、それが次に垂直方
向に(横に)部品配置と配線レイアウトを縮小する際に
配置の縮小が妨げられるという欠点がある。
【0015】また、ダイクストラ法を拡張し、縦方向の
移動距離と横方向の移動距離を一緒に評価し、その移動
距離が最短の部品から順にその方向に移動して部品を配
置する手法も考えられる。しかしながら、その場合も、
縦方向あるいは横方向に密集した部品配置が、その後の
過程で部品をその方向に垂直な方向に移動する妨げにな
る欠点がある。
【0016】この欠点を生じる理由は、次のとおりであ
る。すなわち、従来のコンパクションシステムでは、全
部品を縦方向に基板端に押し当て移動し、その後に全部
品を横方向に基板端に押し当て移動させて圧縮を行なっ
ている。そのため、圧縮後のレイアウトに最初の半導体
セルあるいは部品の配置結果が反映されず、最初の方向
へのコンパクションにより部品配置のバランスがくずれ
る。その結果、次の方向への半導体セルあるいは部品の
コンパクションが妨げられていたためである。
【0017】この欠点を改善するため、特開昭63−1
81349号公報「LSIのレイアウト設計装置」(以
下、第5の従来例と呼ぶ)では、LSIの配線前に半導
体セルをチップのレイアウトの中心に対して対称な方向
に移動させ、セルがチップの中心方向に集まる様に圧縮
させ、その後にセル間を配線する様にしている。
【0018】しかし、この第5の従来例は、チップの中
心でレイアウト領域を4分割し、それぞれの領域でコン
パクションするが、それぞれの領域に関しては、その領
域毎にセルを第1の方向にコンパクションした後にそれ
に垂直方向に第2のコンパクションするものであり、そ
の第1のコンパクションの結果がセルを第2のコンパク
ション方向への移動の妨げになる欠点がある。
【0019】この欠点を生じる理由は、次のとおりであ
る。すなわち、従来のコンパクションシステムでは部品
を縦方向あるいは横方向いずれに移動するにしろ、予め
定まった指定方向へレイアウトを移動するコンパクショ
ンである。その為、部品の移動の指定方向に障害がある
と、部品の移動が妨げられたためである。
【0020】この欠点を改善するため、2方向を同時に
移動する方法が2次元コンパクションとして提案されて
いる。それは、(文献(4):Hyunchul Shin, Alberto L.
Sangiovanni-Vincentelli, Carlo H. Sequin,「Two-Di
mensional Compaction by 'Zone Refining'」、Proc.
of 23rd Design Automation Conference,1986,pp115-12
2) で、上下の制約グラフと左右の制約グラフを作成
し、上から下に半導体セルを順次に移動させる。その際
にセルを直下に移動すると同時に左右にも移動させ、セ
ルを適正な位置に配置する。そして、配線には折り目
(ジョグ)を発生させ、下に寄せて配線する。
【0021】また、特開平5−274392号公報「レ
イアウト・コンパクション方法」(以下、第6の従来例
と呼ぶ)では、配線を境界とした部分領域に基板を分割
し、その部分領域の部分パターン圧縮部を有し、左の基
板端から基板の部分領域の形を左右に圧縮しつつ、上の
基板端から基板の部分領域の形を上下に圧縮している。
これにより領域の上下左右の関係を維持しつつ基板の全
領域を一様にコンパクションしている。
【0022】また、BSG(Bounded Sliceline-Grid)
で部品を囲む矩形の領域を指定し、この領域の寸法を変
える事で縦横方向を同時にコンパクションする手法が提
案されている(文献(4):坂主圭史、倉澤剛、高島康裕、
中武繁寿、梶谷洋司「BSG構造に基づく配置・概略配
線同時最適化手法の提案」、信学技報VLD97-40pp175
-182 1997年6月)。
【0023】しかし、これらの従来例は、2次元コンパ
クションあるいは部分コンパクションにより基板の部分
領域を圧縮できるが、配線形状は縦横配線を前提にし、
配線の縦横への伸縮により部分領域の伸縮を行なうもの
であり、斜め配線を扱えない欠点がある。
【0024】また、特開平10−3491号公報「コン
パクション方泡コンパクション装置、配線方泡配線装
置、概略配線方法及び概略配線装置」(以下、第7の従
来例と呼ぶ)では、元からあるすべての配線をいったん
消去し、配線を新規に行ないつつコンパクションを同時
に実行する事により斜め配線も行なえる様にしている。
【0025】しかし、この第7の従来例では、配線をコ
ンパクション方向に寄せるため配線の位置が偏り、配線
間のクロストークを軽減するために必要な配線間の間隙
を十分広く取る条件を満たせないという欠点がある。
【0026】また、いずれの従来例も、プリント配線板
の場合に対して多数の部品端子間に配線が縦横に通るレ
イアウトのコンパクションにおいて、多端子部品の全端
子を間に配線を抱えて移動させる事が困難である。
【0027】したがって、本発明の目的は、配線、端
子、ビアホール及び多角形導体形状を有する少なくとも
1層のパターンをコンパクションする際に発生する、コ
ンパクション方向に対して垂直方向への部品のコンパク
ションの障害を防止することができる、図形レイアウト
圧縮システムおよび図形レイアウト圧縮方法を提供する
ことにある。
【0028】本発明の別の目的は、コンパクションの障
害の原因となる部品の配置を変更し、配置の圧縮領域を
小さくできる、図形レイアウト圧縮システムおよび図形
レイアウト圧縮方法を提供することにある。
【0029】本発明のさらに他の目的は、コンパクショ
ンし部品を移動する距離を部品の配置を一様に圧縮する
目標距離を定め、部品同士の前後左右関係を保つコンパ
クションを行う、図形レイアウト圧縮システムおよび図
形レイアウト圧縮方法を提供することにある。
【0030】
【課題を解決するための手段】本発明は、上記の目的を
達成するために次のような技術的構成を採用する。
【0031】すなわち、本発明は、配線、端子、ビアホ
ール及び多角形導体形状を有する少なくとも1層のパタ
ーンをコンパクションする図形レイアウト圧縮システム
および図形レイアウト圧縮方法であって、レイアウトデ
ータを入力して部品端子及びビアホールを層毎の素片デ
ータに分割し、この配線、多角形導体形状を曲がり点及
び分岐点毎の素片データに分割し、連結する素片データ
に共通の部品番号を付す。ここで、個々のビアホール毎
に部品番号を指定する(以後、ビアホールを部品と呼
ぶ)。図形レイアウト圧縮システムは、この各層面毎に
上下、左右の部品端子が、間に挟む配線と必要間隙から
なる配線帯を介して接近し得る距離を記憶する端子制約
グラフデータと部品制約グラフデータを作成する端子制
約グラフ作成手段と、この各部品を部品制約グラフデー
タによりコンパクションする部品コンパクション手段
と、その後に、配線を整形し再配線する再配線手段とを
有する。
【0032】
【作用】コンパクション方向に垂直方向へ部品のコンパ
クションの障害が生じる対策として、その原因となる部
品の配置を変更し、配置の圧縮領域を小さくできるよう
にした。
【0033】また、コンパクションし部品を移動する距
離を部品の配置を一様に圧縮する目標距離を定め、部品
同士の前後左右の関係を保つコンパクションを行なう事
でコンパクションの障害の発生を防止する事もできる。
【0034】端子制約グラフ作成手段は、部品端子(配
線を除く)を節とする端子制約グラフデータを作り、そ
の端子制約グラフデータの節が他端の節に近づく移動量
を、端子制約グラフデータの両端の節の素片番号の間に
挟まれる配線の幅と必要間隙を加えた配線帯を介して部
品の移動方向から接近し得る移動の限界距離を計算し、
部品相対移動限界長として記憶する。そして、端子制約
グラフ作成手段は、同じ部品端子同士の部品相対移動限
界長の最小値をグラフ長として記録する部品制約グラフ
データを作成し、これを用いて部品コンパクション手段
が部品の配置をコンパクションする。
【0035】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0036】図1を参照すると、本発明の第1の実施の
形態による図形レイアウト圧縮システムは、プログラム
制御により動作するコンピュータ100と、表示部10
1と、操作部とから構成されている。コンピュータ10
0としては、中央処理装置やプロセッサ或いはデータ処
理装置を使用できる。また、表示部101は、例えば、
CRTディスプレイあるいは液晶ディスプレイ等を使用
できる。さらに、操作部102としては、キーボードと
マウスあるいはタブレット等を使用できる。
【0037】コンピュータ100は、レイアウトデータ
変換手段111、操作指令入力手段110、制約グラフ
作成手段103、端子制約グラフ作成手段104、順位
データ作成手段105、部品コンパクション手段10
7、再配線手段109、レイアウトデータ記憶部20、
素片データ記憶部30、制約グラフデータ記憶部40、
端子制約グラフデータ記憶部50、及び部品制約グラフ
データ記憶部60とを含む。これらの手段はそれぞれ概
略つぎのように動作する。
【0038】レイアウトデータ変換手段111は、レイ
アウトデータ記憶部20に記憶されているレイアウトデ
ータの各形状を素片に分解した素片データを作成して、
それを素片データ記憶部30に記憶する。
【0039】制約グラフ作成手段103は、部品端子、
ビアホール、あるいは配線がY方向あるいはX方向で隣
接する部品端子あるいは配線の素片データを素片データ
記憶部30から抽出し、隣接する素片番号31同士を結
ぶY方向あるいはX方向の制約グラフデータを作成し
て、それを制約グラフデータ記憶部40に記憶する。ま
た、本明細書においては、以後、ビアホールを部品と呼
び、基板端も部品と呼ぶことにする。
【0040】端子制約グラフ作成手段104は、部品端
子あるいは部品外形同士を両端の節として記録し、この
一端の節が他端の節に最接近し得る移動の限界を表わし
た部品相対移動限界長62を記録する端子制約グラフデ
ータを作成して、それを端子制約グラフデータ記憶部4
0に記憶する。また、端子制約グラフ作成手段104
は、部品番号32同士を両端の節として記録し、部品相
対移動限界長62と端子制約グラフ番号51を記録する
部品制約グラフデータを作成して、それを部品制約グラ
フデータ記憶部60に記憶する。
【0041】順位データ作成手段105は、部品制約グ
ラフデータ記憶部60に記憶されている部品制約グラフ
データのなかから、最短経路の部品制約グラフデータを
選択する。
【0042】部品コンパクション手段107は、部品を
X方向、あるいはY方向(量子化方向)に最短経路長で
移動し配置する。
【0043】配線コンパクション手段108は、配線に
関して、その配線を挟む端子制約グラフデータで表され
る一方の端の部品端子の形に添って配線を寄せて折り曲
げた八角形形状の配線限界位置データを作成し、それを
配線限界位置データ記憶部80に記憶する。
【0044】再配線手段109は、配線を斜め配線を含
む形状に整形して再配線し、結果として得られるレイア
ウトデータをレイアウトデータ記憶部20に記憶する。
【0045】次に、図2および図3のフローチャートを
参照して、本第1の実施の形態に係る図形レイアウト圧
縮システムの全体の動作について詳細に説明する。ま
た、図7から図11は第1の実施の形態の動作を説明す
るための絵柄を示す平面図であり、図7は本第1の実施
の形態の処理の対象となる印刷配線板の初期のレイアウ
トを示し、図11は最終結果のレイアウトを示す。
【0046】先ず、レイアウトデータ変換手段111
は、図7に示すようなレイアウトデータを、レイアウト
パターンを構成する部品端子、ビアホール、配線、多角
形導体形状および部品外形、基板外形線、マーキングパ
ターン文字等を層面ごとに分解し、各々を1つの素片デ
ータとし、その形状を八角形に近似した形状で表した素
片データを、図4(a)および(b)に示すデータ構造
で記憶する(ステップS100)。
【0047】詳述すると、レイアウトデータ変換手段1
11は、部品端子、配線等を信号層、電源グランド層面
に配置するが、部品外形を部品外形層面に配置する。ま
た、レイアウトデータ変換手段111は、マーキングと
文字とそれらに干渉する加工穴位置等のマーキング禁止
領域パターンをマーキング層面に配置する。さらに、レ
イアウトデータ変換手段111は、信号層面、電源グラ
ンド層面毎に、配線を曲がり角、分岐点、部品端子との
交差点ごとに分解し、多角形導体形状をその辺に分解し
た素片データを作成する。ここで、レイアウトデータ変
換手段111は、層面毎に分解した部品の素片データに
個々の部品番号32を付し、また、ビアホールもビアホ
ール毎に個々の部品番号32を指定して記録し、各辺の
基板外形線にもそれらに共通な部品番号32を付して記
録する。以後、本明細書では、基板外形およびビアホー
ルも部品と呼ぶ。
【0048】図4(a)、(b)は、レイアウトデータ
変換手段111によって作成された素片データのデータ
構造を示す図である。図4(a)に、端子1及びビアホ
ール3の素片データのデータ構造を示し、図4(b)に
配線2及び多角形導体形状の素片データのデータ構造を
示す。
【0049】図4(a)に示すように、部品端子あるい
はビアホールの素片データでは、1つの部品に係わる端
子の全素片に同じ部品番号32を記録し、1つのビアホ
ール3の全層面の素片データに同じ部品番号32を記録
する。また、部品端子あるいはビアホールの素片データ
には、素片の形状を記録する形状データ35(図4
(d))の形状番号36が記録される。部品端子1ある
いはビアホール3に接続される配線2の素片データに
は、配線の位置に対して、配線の端が接続される端子1
あるいはビアホール3あるいは他の配線2の端と同じ位
置番号33が記録され、また、配線の幅を表わす図形の
形状番号36が記録される。
【0050】また、図4(c)に示されるように、位置
データ34には座標値と層面番号が記録され、その位置
番号33が結びついている部品番号32が記録される。
【0051】一方、図形の各形状は、図4(d)に示す
図形の形状データ35で記述し記憶し、図形の形状番号
36と、図形の上下の幅と、左右の幅と、右上がり斜め
45度方向の幅と、右下がり斜め45度の幅とを記憶
し、図形を八角形状で表わす。
【0052】また、多角形導体形状4の素片データは、
多角形導体形状4の各片を固定形状と記録した線分の素
片データとし、図4(b)のデータ構造で記憶する。
【0053】ここで、この印刷配線板の初期のレイアウ
トは、隣接する配線2及び端子1及びビアホール3及び
多角形導体形状4の間隙が設計ルールの最小間隙を守ら
ず配置された場合であっても適用可能である。設計ルー
ルの最小寸法以下の間隙は、後に説明する様に、本第1
の実施の形態による処理の過程において、是正されるか
らである。
【0054】次に、ステップS101では、最初に、コ
ンパクション方向をY方向に定め、以下のステップS1
02からステップS112の処理を行なう。その後に、
ステップS101では、コンパクション方向をX方向に
定め、同様に処理し、両方向へコンパクションを終えた
時に処理を終える。
【0055】ステップS101に続くステップS102
では、制約グラフ作成手段103が、層面毎に、素片デ
ータ記憶部30から素片データを層面内のX座標値の順
で読み出し、その素片番号31をY座標値の順でY方向
に並べる順位を定め、素片番号31がY方向(コンパク
ション方向)で隣接する素片番号31とのY方向の順を
得、図5(a)に示す様に、その順の素片番号31の一
対を記録するY方向の制約グラフデータを作成する。こ
の制約グラフデータでは、同じ信号名37の素片番号3
1同士はお互いに透明とし、それらの同じ信号名37の
素片番号31は他の信号名37の素片番号31から並列
に接続される。そして、制約グラフ作成手段103は、
制約グラフデータをその記録する(Y方向で下側の)素
片番号31の順に並べる順位を計算し、Y方向制約グラ
フ順位データ(図示せず)にその制約グラフ番号の順を
記録する。
【0056】次に、端子制約グラフ作成手段104は、
図3に示す以下のステップS1031からS1036に
おいて、制約グラフデータで隣接関係を記憶した素片デ
ータを連結した経路を計算し、両端に部品端子を持つ経
路を得、図5(b)にデータ構造を示す端子制約グラフ
データを作成する。
【0057】まず、ステップS1031では、端子制約
グラフ作成手段104は、制約グラフデータ記憶部40
から、Y方向の全ての制約グラフデータを、下の基板端
から上の基板端まで、Y方向制約グラフ順位データが記
憶する順に読み出し、その節の素片番号31(下側を第
1の素片と呼び、上側を第2の素片と呼ぶ)を得る。
【0058】次に、端子制約グラフ作成手段104は、
図5(c)に示されるような、第1の素片を記録する種
端子グラフデータ53(後述するステップS1032で
作成する)を抽出し、該当する種端子グラフデータ53
がない場合であって、かつ第1の素片が部品端子の場合
はステップS1032に進む。一方、第1の素片を記録
した種端子グラフデータ53が存在する場合において、
第2の素片が配線の場合はステップS1034に進み、
第2の素片が部品端子の場合はステップS1035に進
む。そして、Y方向制約グラフ順位データの全ての制約
グラフデータを処理した場合はステップS104に進
む。
【0059】ステップS1032では、端子制約グラフ
作成手段104は、第1の素片が部品端子の場合には、
その部品端子の素片番号31(下素片)を下端とする種
端子グラフデータ53を作成し、また、種端子グラフデ
ータ53に、その制約グラフデータの上の配線素片番号
31を、間に挟む配線素片番号31として記録する。そ
して、端子制約グラフ作成手段104は、この種端子グ
ラフデータ53に関して、その配線の幅と配線の上下の
必要間隙の幅を加えた値を配線帯幅52として計算して
種端子グラフデータ53に記録し、下側の部品端子の横
方向(X方向)の幅に配線帯幅52を加えた配線抑制領
域幅を計算し、それを種端子グラフデータ52に記憶す
る。そして、ステップS1031に戻る。
【0060】ステップS1034では、端子制約グラフ
作成手段104は、第2の素片が配線の場合には、第1
の素片を記録する種端子グラフデータ53を抽出し、種
端子グラフデータ53毎に以下の処理を行なう。
【0061】すなわち、端子制約グラフ作成手段104
は、第2の素片の配線の両端のX座標の幅が種端子グラ
フデータ53の配線抑制領域のX座標の幅と重なる場合
には、種端子グラフデータ53を新たな種端子グラフデ
ータ53に複写し、その新データに第2の素片の素片番
号31を加えて記録する。また、端子制約グラフ作成手
段104は、加えた配線の幅と必要間隙を旧データの配
線抑制領域幅に加えた配線抑制領域幅を計算して種端子
グラフデータ53に記録し、旧データの遮蔽領域の幅も
上素片の配線の幅と必要間隔を加えた値を種端子グラフ
データ53に記録する。そして、端子制約グラフ作成手
段104は、旧データには、第2の素片のX座標の幅を
遮蔽領域幅として種端子グラフデータ53に記録する。
種端子グラフデータ53の配線抑制領域が遮蔽領域で完
全に覆われた場合には、端子制約グラフ作成手段104
は、種端子グラフデータ53を消去する。
【0062】ステップS1035では、端子制約グラフ
作成手段104は、第2の素片が部品端子の場合には、
第1の素片を記録する種端子グラフデータ53を抽出
し、種端子グラフデータ53毎に以下の処理を行なう。
また、全ての種端子グラフデータ53を処理した場合は
ステップS1031に戻る。
【0063】すなわち、端子制約グラフ作成手段104
は、第2の素片のX座標の幅が種端子グラフデータ53
の配線抑制領域のX座標の幅と重なる場合(以下の式1
が成り立つ場合)に、図4(b)の様に、第2の素片の
部品端子素片番号31を上端の部品端子として記録し、
種端子グラフデータ53の下端の端子素片番号31を記
録し、両者をグラフの節とし、また、種端子グラフデー
タ53の配線帯幅52をその間の配線帯幅52として記
録する端子制約グラフデータを作成する。また、端子制
約グラフ作成手段104は、その種端子グラフデータ5
3に、上素片の部品端子に係る素片データのX座標の幅
を遮蔽領域幅として記録する。そして、端子制約グラフ
作成手段104は、種端子グラフデータ53の配線抑制
領域が遮蔽領域で完全に覆われた場合に種端子グラフデ
ータ53を消去する。そして、次のステップS1036
に進む。
【0064】また、このステップS1035において
は、端子制約グラフ作成手段104は、上素片の素片デ
ータのX座標の幅を所定距離で拡大した範囲で計算する
事で、上素片と下素片がX方向で所定距離隔たっている
場合にもそれらを両端とする端子制約グラフデータを作
成する事もできる。更に、端子制約グラフ作成手段10
4は、下素片による配線抑制領域を長方形とし、下素片
のX方向とY方向の幅に配線帯幅52を加算した幅を配
線抑制領域のX方向とY方向の幅として以上のS103
以降の処理を行なう事もできる。
【0065】ステップS1036では、端子制約グラフ
作成手段104は、以下のようにして図6に示すY方向
の部品相対移動限界長62を計算する。すなわち、端子
制約グラフ作成手段104は、以下の様にして、上素片
と下素片の間に自由に斜めに曲げられる配線帯を介して
部品が移動方向(図示せず)に移動し得る部品相対移動
限界長62(M)を計算する。詳述すると、図6に示す
様にY方向の座標軸をQ軸とし、それに垂直方向をV軸
とすると、図6の上下の部品端子の相対座標を(V,
Q)とし、両端子のV方向の半径の和と配線帯幅52の
和をBvと表わし、両端子のQ方向の半径の和と配線帯
幅52の和をBqと表わし、両端子を座標V+Qに投影
した、端子の中心から他端の端子まで計った半径の和と
配線帯幅52の和をBzと表わし、両端子を座標Q−V
に投影した、端子の中心から他端の端子まで計った半径
の和と配線帯幅52の和をBwと表わし、以下の式でM
の最小値を求め、それを部品相対移動限界長62とす
る。
【0066】 −Bv<V<Bv ・・・(式1) U<=Bq ・・・(式2) U<=Bz−V ・・・(式3) U<=Bw+V ・・・(式4) M=Q−U ・・・(式5)。
【0067】端子制約グラフ作成手段104は、このY
方向の部品相対移動限界長62をグラフの長さとした端
子制約グラフデータを端子制約グラフデータ記憶部50
に記憶する。
【0068】更に、図5(d)にデータ構造を示す様
に、端子制約グラフ作成手段104は、Y方向の端子制
約グラフデータの両端の端子の部品番号32を節として
記録し、Y方向の部品相対移動限界長62を記録し、端
子制約グラフ番号51を記録した部品制約グラフデータ
(図7に点線で示す)を作成し、それを部品制約グラフ
データ記憶部60に記憶する。ここで、既存のこの部品
制約グラフデータが部品制約グラフデータ記憶部60に
ある場合には、端子制約グラフ作成手段104は、その
Y方向の部品相対移動限界長62をより少ない値に更新
して記録する。次に、他の種端子グラフデータ53に対
してステップS1035を繰り返す。
【0069】引き続くステップS104では、以下の様
にして、順位データ作成手段105はY方向の最短経路
を計算する。すなわち、順位データ作成手段105は、
ダイクストラ法によるコンパクション手法により、基板
端からY方向の部品制約グラフデータの最短経路を核と
し、その最短経路の節の部品端子に接続するY方向の部
品制約グラフデータを抽出する。そして、順位データ作
成手段105は、その接続する部品の最短経路長に部品
制約グラフデータの部品相対移動限界長62を加えた値
を他端の部品番号32のY方向の経路長とする。順位デ
ータ作成手段105は、このうち経路長が一番短い部品
制約グラフデータ(選択グラフ)を選び、その経路長を
その端の部品番号32の最短経路長とし、この部品制約
グラフデータを最短経路に加える。なお、本明細書で
は、その節(枝側節)の部品番号32を選択部品と呼
ぶ。
【0070】次に、ステップS105では、部品コンパ
クション手段107は、選択部品に対して、その各端子
(選択端子)を抽出し、順次に選択端子をY方向にその
最短経路長で移動させ配置する。また、選択部品の全て
の選択端子を処理した場合はステップS104に戻る。
【0071】以上のステップS104からステップS1
05の処理を繰り返して、部品制約グラフデータ60を
順次、最短経路に登録し、部品レイアウトをコンパクシ
ョンする。この際に、印刷配線板の初期のレイアウトに
おいて、隣接する配線2及び端子1及びビアホール3及
び多角形導体形状4の間隙が設計ルールの最小間隙を守
らず配置された場合であっても、設計ルールの最小寸法
以下の間隙は、以上の処理の過程において、是正され
る。
【0072】次に、ステップS111では、配線コンパ
クション手段108は、Y方向制約グラフ順位データに
記録した順に配線の素片番号31(処理配線素片)を読
み出し、その配線素片番号31を記録する端子制約グラ
フデータを端子制約グラフデータ記憶部50から抽出す
る。そして、配線コンパクション手段108は、抽出し
た端子制約グラフデータの両端の部品端子側に、その間
に存在する他の配線と必要間隔と処理配線素片の幅の半
径を合わせた配線帯幅52を計算し、その部品端子の縦
横斜めの八方向の幅に配線帯幅52を加えた八角形形状
の配線抑制領域の形状データ35を作成する。ただし、
既に位置が確定した配線が間に存在する場合には、配線
コンパクション手段103は、その配線を固定形状と
し、その固定形状の周りに変形自由な配線束を自由に折
り曲げ固定形状を包む八角形形状の配線抑制領域の形状
データ35を作成する。そして、配線コンパクション手
段108は、図4(e)にデータ構造を示す配線限界位
置データに、その形状番号36を記録し、処理配線素片
番号31を記録し、その部品端子の素片番号31を記録
し、部品端子の位置番号33を記録する。
【0073】次に、ステップS112では、再配線手段
109は、処理配線を配線限界位置データの配線抑制領
域外に斜めの配線形状を含む整った形状に再配線する。
【0074】次に、ステップS101に戻り、X方向に
対して、同様の処理を繰り返してX方向にコンパクショ
ンする。
【0075】この様にステップS101からステップS
112の処理でY方向にコンパクションし、同様に繰り
返してX方向にコンパクションする。
【0076】次に、図7、図8〜図11を参照して、本
発明の第1の実施の形態に係る図形レイアウト圧縮シス
テムの具体的な動作例について、更に説明する。
【0077】図7は印刷配線板のレイアウトの初期配置
状態を示す。最初に、コンパクション方向をY方向に定
め、部品コンパクション手段107が、この部品を下に
コンパクションして図8を得る。次に、配線コンパクシ
ョン手段108が、図8に点線で示す様に、配線限界位
置データを計算する。そして、再配線手段109が、図
9に示す様に、配線を斜めの配線形状を含む整った形状
に再配線する。
【0078】次に、コンパクション方向をX方向に定
め、端子制約グラフ作成手段104が、図10に示す様
に、部品制約グラフデータを作成する。そして、部品コ
ンパクション手段107が、部品を左にコンパクション
して図11を得、配線コンパクション手段108及び再
配線手段109により、図11に示す様に、配線を斜め
の配線形状を含む整った形状に再配線する。
【0079】次に、上述した第1の実施の形態に係る図
形レイアウト圧縮システムの効果について説明する。
【0080】第1の効果は、配線をコンパクション方向
に偏りを持たない、周囲の部品端子及び配線との間隙を
保った自由な形状に配線できることである。その理由
は、先ず、配線領域を確実に確保した部品の部品のコン
パクション配置を行ない、その後に配線限界位置データ
を計算し、その制限範囲内で配線を自由な形に配線する
ためである。
【0081】第2の効果は、同一信号名37の配線が初
期の互いの相対関係に束縛されず、お互いの位置に影響
されずに自由に配線出来ることである。その理由は、同
一信号名37の配線をお互いに透明とする制約グラフデ
ータを作成するためである。
【0082】図12を参照すると、本発明の第2の実施
の形態による図形レイアウト圧縮システムは、上記第1
の実施の形態と同様に、プログラム制御により動作する
コンピュータ100と、表示部101と、操作部102
とから構成されている。コンピュータ100としては、
中央処理装置、プロセッサ、およびデータ処理装置のい
ずれを使用しても良い。表示部101は、例えば、CR
Tディスプレイあるいは液晶ディスプレイ等などであ
る。また、操作部102としては、キーボードとマウス
あるいはタブレット等を使用できる。
【0083】第2の実施の形態に係る図形レイアウト圧
縮システムは、コンピュータ100が、第1の実施例の
各手段に加え、制約グラフ更新手段112を有する。
【0084】この制約グラフ更新手段112の概略動作
は、部品とそれに接続する配線の移動による制約グラフ
の変更を計算し、制約グラフデータを更新する。
【0085】次に、図13、図14、および図15のフ
ローチャートを参照して、第2の実施の形態に係る図形
レイアウト圧縮システムの全体の動作について詳細に説
明する。また、図16は第2の実施の形態の動作を説明
するための絵柄を示す平面図である。第2の実施の形態
の処理の対象となる印刷配線板の初期のレイアウトは、
第1の実施の形態と同様に図7とする。
【0086】先ず、レイアウトデータ変換手段111
は、第1の実施の形態と同様に、レイアウトデータから
素片データを作成する(ステップS100)。
【0087】次に、ステップS202において、制約グ
ラフ作成手段103は、層面毎に、素片データ記憶部3
0から素片データを層面内のX座標値の順で読み出し、
その素片データをY座標値の順でY方向に並べる順位を
定め、素片番号31がY方向(コンパクション方向)で
隣接する素片番号31とのY方向の順を得、図5(a)
に示す様に、その順の素片番号31の一対を記録するY
方向の制約グラフデータを作成する。そして、制約グラ
フ作成手段103は、制約グラフデータをその記録する
(Y方向で下側の)素片番号31の順に並べる順位を計
算し、Y方向制約グラフ順位データにその制約グラフ番
号41の順を記録する。また、第2の実施の形態では、
制約グラフ作成手段103は、、X方向に対しても制約
グラフデータとX方向制約グラフ順位データを作成して
おく。
【0088】次に、端子制約グラフ作成手段104は、
第1の実施例と同様にして、図3に示すステップS10
31からS1036において、Y方向制約グラフデータ
で隣接関係を記憶した素片データを連結した経路を計算
し、両端に部品端子を持つ経路を得、図5(b)にデー
タ構造を示すY方向の端子制約グラフデータを作成す
る。
【0089】次にのステップS204では、順位データ
作成手段105は、ダイクストラ法によるコンパクショ
ン手法により、基板端からY方向の部品制約グラフデー
タの最短経路を核とし、その最短経路の節の部品端子に
接続するY方向の部品制約グラフデータを部品制約グラ
フデータ記憶部40から抽出する。そして、順位データ
作成手段105は、その接続する部品の最短経路長に部
品制約グラフデータの部品相対移動限界長62を加えた
値を他端の部品番号32のY方向の経路長とする。順位
データ作成手段105は、このうち経路長が一番短い部
品制約グラフデータ(選択グラフ)を選び、その経路長
をその端の部品番号32の最短経路長とし、この部品制
約グラフデータを最短経路に加える。尚、本明細書で
は、その節(枝側節)の部品番号32を選択部品と呼
ぶ。順位データ作成手段105は、ここで、選択グラフ
を選び最短経路長を計算する以前のデータ状態を後のス
テップS216で復元するのに必要なデータ一式を記憶
する。
【0090】図14に移って、次に、ステップS205
では、部品コンパクション手段107は、選択部品に対
して、その各端子(選択端子)を抽出し、順次に選択端
子をY方向にその最短経路長で移動させ配置し、次のス
テップS206に進む。また、選択部品の全ての選択端
子を処理した場合はステップS210に進む。
【0091】次に、ステップS206では、制約グラフ
更新手段112は、図17(a)の端子1に配線3が接
続する様に、移動以前の選択端子に配線素片番号31
(変更配線素片)が配線の上端で接続する場合には以下
の処理を行ない、それ以外の場合にはステップS207
に進む。すなわち、制約グラフ更新手段112は、移動
以前の変更配線素片にX方向制約グラフデータで左右に
接続する素片番号31同士に関して、変更配線素片のY
方向下への移動(選択端子の移動が変更配線素片の両端
の上下関係を逆転させない範囲の移動で)の結果、X方
向で干渉する隣接関係の解消の有無を計算する。例え
ば、図17(a)のレイアウトから端子1が移動する結
果、図17(b)の様に、配線3と配線7、配線3と配
線4、配線3と配線8を結ぶX方向制約グラフデータの
隣接関係が消える。そして、制約グラフ更新手段112
は、この様に隣接関係が消えたX方向制約グラフデータ
を消去する。また、図17(b)で配線4と配線8の隣
接関係が新たに生じるが、制約グラフ更新手段112
は、消去した制約グラフデータの外側の素片番号31同
士の隣接関係を計算し、新たに生じた隣接関係を表わす
制約グラフデータを新たに作成する。
【0092】そして、制約グラフ更新手段112は、変
更配線素片番号31を記録するX方向端子制約グラフデ
ータに対して、変更配線素片の変形結果を用いて端子制
約グラフデータの両端の配線帯の幅を計算し記録する値
を更新し、その左側端子にX方向に配線帯を重ねて計算
した配線抑制領域のY座標の幅と右側端子のY座標の幅
の重なりを計算する。その重なりが解消した場合に、制
約グラフ更新手段112は、そのX方向端子制約グラフ
データを削除し、削除されない場合も、X方向の相対移
動限界長62を更新して記録する。次に、ステップS2
07に進む。
【0093】次に、ステップS207では、更新グラフ
更新手段112は、図17(a)の端子1及び配線3等
の選択端子及び変更配線素片に、図17(a)の配線
7、配線4、配線8等の様に、X方向制約グラフデータ
で接続する素片番号31(隣接素片)を抽出し、それら
の隣接素片のうち、図17(b)の配線4、配線8の様
に、その素片の下端が選択端子及び変更配線素片の下端
よりも下にある素片番号31を抽出し、それを最初の抽
出素片とする。
【0094】次に、ステップS208は、制約グラフ更
新手段112は、抽出素片に接続するX方向制約グラフ
データのうち、図17(a)の配線4と配線8の様に、
X方向制約グラフデータで、その記録する両端の素片番
号31(第3の素片)のX座標が選択端子のX座標を間
に挟み、かつ、両端の素片の最上端がともに選択端子の
Y方向下への移動後の最下端よりも上にあり、選択端子
の移動する軌跡の範囲と重なるX方向制約グラフデータ
を抽出する。これを抽出グラフと呼ぶ。また、制約グラ
フ更新手段112は、先の抽出素片(複数)のうち抽出
グラフが接続しない抽出素片を削除する。
【0095】次に、図17(a)の配線5が抽出素片の
配線4に接続する様に、制約グラフ更新手段112は、
抽出素片にX方向制約グラフデータで接続する素片番号
31を抽出し(既に一端抽出素片とされた素片を除
く)、その上端がその接続する抽出素片の上端よりも下
にある素片を新たに抽出素片に加える。こうして、制約
グラフ更新手段112は、新たに加えた抽出素片に接続
する抽出グラフを、配線5と配線9、配線6と配線10
の様に順次抽出する。この際に、制約グラフ更新手段1
12は、図17(c)の端子1に配線3の下端が接続す
る様に、選択端子の移動により変更配線素片の下端が選
択端子に接続し移動する場合には、この抽出グラフを分
割グラフ配列(図示せず)に記憶する。こうして、順次
抽出素片と抽出グラフを抽出し、新たに加わる抽出素片
が無くなった場合はステップS209に進む。
【0096】ステップS209では、制約グラフ更新手
段112は、分割グラフ配列から、抽出グラフを読み出
し、その両端の素片番号31と変更配線素片を記録する
X方向制約グラフデータを作成する。また、制約グラフ
更新手段112は、移動以後の位置の選択端子と抽出グ
ラフの素片番号31のX方向の隣接関係を計算し、隣接
関係が存在する場合には、両者を記録するX方向制約グ
ラフデータを作成する。
【0097】そして、制約グラフ更新手段112は、抽
出グラフの両端の素片番号31のX方向の隣接関係が変
更配線素片の挿入により妨げられる場合には、その制約
グラフデータを消去する。
【0098】そして、制約グラフ更新手段112は、X
方向制約グラフ順位データを変更配線素片の変更により
更新する。次に、ステップS205に戻る。
【0099】図15に図示した、以下に説明するステッ
プS210からS213では、端子制約グラフ作成手段
104は、Y方向に移動した選択端子毎にそれとX方向
で接続する端子制約グラフデータと部品制約グラフデー
タを作成する。
【0100】まず、ステップS210では、端子制約グ
ラフ作成手段104は、選択端子を左端として記録する
(左)種端子グラフデータ53を作成し、選択端子を右
端として記録する(右)種端子グラフデータ53を作成
する。また、端子制約グラフ作成手段104は、選択端
子の縦横斜めの八方向の幅に必要間隙を加えた八角形形
状の配線抑制領域のY座標の幅を計算し種端子グラフデ
ータ53に記憶する。
【0101】次に、ステップS211では、端子制約グ
ラフ作成手段104は、(左右の)種端子グラフデータ
53毎に、選択端子に接続する制約グラフデータを、X
方向制約グラフ順位データが左右の順を記憶する順に
(右左に)読み出し、制約グラフデータの記録する素片
番号31(選択端子に近い側を第1の素片と呼び、遠い
側を第2の素片と呼ぶ)を得る。第1の素片が種端子グ
ラフデータ53に記録されている場合において、第2の
素片が配線の場合にはステップS212に進み、第2の
素片が部品端子の場合にはステップS213に進む。第
1の素片が種端子グラフデータ53に記録されていない
場合には、端子制約グラフ作成手段104は、更にX方
向制約グラフ順位データを読み出し同様に処理する。ま
た、全ての種端子グラフデータ53を処理し終えた場合
はステップS214に進む。
【0102】ステップS212では、端子制約グラフ作
成手段104は、第2の素片が配線の場合には、その配
線の両端のY座標の幅が種端子グラフデータ53の配線
抑制領域のY座標の幅と重なる場合に、種端子グラフデ
ータ53を新たな種端子グラフデータ53に複写し、更
に、その新データに第2の素片の素片番号31を加えて
記録し、また、第2の素片の配線幅と必要間隙を旧デー
タの配線抑制領域幅に加えた配線抑制領域幅を計算して
記録し、旧データの遮蔽領域幅に第2の素片の配線幅と
必要間隙を加えて記録する。そして、端子制約グラフ作
成手段104は、旧データには、第2の素片のY座標の
幅を遮蔽領域幅として記録し、種端子グラフデータ53
の配線抑制領域が遮蔽領域で完全に覆われた場合に種端
子グラフデータ53を消去する。次に、ステップS21
1に戻る。
【0103】ステップS213では、端子制約グラフ作
成手段104は、第2の素片が部品端子の場合におい
て、その第2の素片のY座標の幅が種端子グラフデータ
53の配線抑制領域のY座標の幅と重なる場合には、第
2の素片を選択端子とともに両端の節として記録する。
また、図3に示すステップS1035と同様にして、端
子制約グラフ作成手段104は、X方向の部品相対移動
限界長62を計算し、それを記録するX方向の端子制約
グラフデータと部品制約グラフデータを作成する。そし
て、端子制約グラフ作成手段104は、その種端子グラ
フデータ53に、上素片の部品端子素片データのY座標
の幅を遮蔽領域幅として記録する。そして、種端子グラ
フデータ53の配線抑制領域が遮蔽領域で完全に覆われ
た場合には、端子制約グラフ作成手段104は、種端子
グラフデータ53を消去する。次に、ステップS211
に戻り、次の種端子グラフデータ53を処理する。
【0104】ステップS214では、端子制約グラフ作
成手段104は、選択部品の部品端子に接続する変更配
線素片の素片番号31を左側に記録するX方向制約グラ
フデータを抽出し、その右側の素片番号31(右素片)
を得る。そして、端子制約グラフ作成手段104は、そ
の右素片を記録するX方向端子制約グラフデータを抽出
し、その右端の部品端子の素片番号31(右端子)を抽
出し、抽出した端子制約グラフ番号51と右端子の素片
番号31を右端子配列(図示せず)に記録する。同様に
端子制約グラフ作成手段104は、変更配線素片を右側
に記録するX方向制約グラフデータを抽出し、その左側
の素片番号31(左素片)を得る。そして、端子制約グ
ラフ作成手段104は、その左素片を記録するX方向端
子制約グラフデータを抽出し、その左端の部品端子の素
片番号31(左端子)を抽出し、抽出した端子制約グラ
フ番号51と左端子の素片番号31を左端子配列(図示
せず)に記録する。
【0105】そして、端子制約グラフ作成手段104
は、左端子配列と右端子配列とを組み合わせ、左端子制
約グラフデータの左端子から変更配線素片まで至る配線
の素片番号31を読み出す。また、端子制約グラフ作成
手段104は、右端子制約グラフデータの右端子から変
更配線素片まで至る配線の素片番号31を読み出す。そ
して、端子制約グラフ作成手段104は、この左端子か
ら右端子までの素片番号31の配線と変更配線素片の配
線幅と必要間隙の総和を配線帯幅52として計算する。
また、端子制約グラフ作成手段104は、その値と左端
子と右端子のY方向の(互いに向き合う側の)半径の和
の値が両端子のY方向の間隔以上の場合には、両端子を
両端とするX方向の端子制約グラフデータを作成する。
そして、(第1の実施の形態で詳述した)図3に示すス
テップS1036と同様の手順で、端子制約グラフ作成
手段104は、X方向の部品相対移動限界長62を計算
し、その値をX方向の端子制約グラフデータに記録し、
部品制約グラフデータに記録する。これを全ての右端子
配列72と左端子配列73の組み合わせに対して処理し
た後に、ステップS215に進む。
【0106】ステップS215では、端子制約グラフ作
成手段104は、新規に作成したX方向の部品制約グラ
フデータを含む全部品制約グラフデータを、ダイクスト
ラ法により基板の最左端からX方向まで最短経路の部品
制約グラフデータを順次連結し、右端の板端まで結ぶ部
品制約グラフデータの最短経路を求める。その最短経路
長は右端の板端が左端の板端に向けて移動する移動距離
を意味する。端子制約グラフ作成手段104は、それを
コンパクションによる基板端の必要縮小距離と比較し、
この最短経路長がX方向の必要縮小距離に満たない場合
には、X方向のコンパクションネックが検出される。そ
の場合は、以下のステップS216に進む。そうで無い
場合はステップS204に戻り処理を繰り返す。
【0107】図13に戻って、ステップS216では、
端子制約グラフ作成手段104は、選択部品の端子とX
方向の端子制約グラフデータで連結する相手の部品の端
子をグラフの両端の節とする端子制約グラフデータを計
算し、両端の端子をY方向に投影した場合にその影がそ
の間の配線帯を介して最接近し得る位置までのY方向の
移動距離を計算し、それをY方向部品相対移動限界長6
2とするY方向の部品制約グラフデータ(端子排除グラ
フ43)を作成追加する。また、端子制約グラフ作成手
段104は、部品制約グラフデータのY方向の最短経路
の記録をステップS104の選択部品の選択以前に戻
す。
【0108】このようにして、X方向の部品レイアウト
が制限範囲を逸脱しないようにコンパクションを制御す
る、図14および図15に示す以上のステップS204
からステップS216の処理を繰り返し、部品制約グラ
フデータを順次登録する。
【0109】次に、部品コンパクション手段107は、
X方向に部品をその最短経路長で移動し配置する(ステ
ップS217)。
【0110】次に、配線コンパクション手段108は、
第1の実施の形態のステップS111と同様に、配線限
界位置データを作成する(ステップS111)。
【0111】最後に、再配線手段109は、第1の実施
の形態のステップS112と同様に、処理配線を配線限
界位置データの配線抑制領域外に斜めの配線形状を含む
整った形状に再配線する(ステップS112)。
【0112】次に、図18を参照して、本発明の第2の
実施の形態に係る図形レイアウト圧縮システムの具体的
な動作例について更に説明する。
【0113】図18(a)は初期配置状態のレイアウト
を示す図である。これを下にコンパクションして、図1
8(b)を得るが、部品のX方向の制約グラフデータの
経路長を4部品までに制限する。そのため、部品1から
部品4までは下に移動するが、部品5をこの行に加える
とX方向の部品列による制約グラフデータの経路長が制
限を超えるため、部品5はこの下の行まで降ろさず、次
の行に配置する。部品5に続いて部品6から部品8まで
を下に移動して、次の行に配置する。部品9をこの行に
加えるとX方向の制約グラフデータの経路長が制限を超
えるため、部品9はこの行まで降ろさず次の行に配置す
る。次の行は、部品9に続いて部品10から部品12ま
でを配置し、部品13はその上の行に配置する。上の行
には部品14から部品16が配置できる。
【0114】こうして下に部品をコンパクションしたレ
イアウト(図18(b))から、部品を左にコンパクシ
ョンして、図18(c)を得る。
【0115】次に、本発明の第2の実施の形態に係る図
形レイアウト圧縮システムの効果について説明する。
【0116】その効果は、Y方向のコンパクションによ
り形成するレイアウトのX方向の最長経路長が限界値以
内におさえられるので、後に行なうX方向のコンパクシ
ョンによるX方向の基板寸法を制限範囲におさめる事が
できることである。
【0117】その理由は、次に述べる2つの機能を有す
るためのである。第1の機能は、部品番号32同士を結
ぶグラフの長さを両端の部品の部品相対移動限界長62
とした部品制約グラフデータを作り、基板端からグラフ
の節の部品に至る最短経路長をその部品のコンパクショ
ン移動量として計算する事により、部品のコンパクショ
ン移動位置を自動的に計算できる機能である。第2の機
能は、コンパクション方向に垂直方向の基板端のコンパ
クション移動可能な距離が必要距離に満たない原因の部
品を検出し、その部品と隣接する部品同士をコンパクシ
ョン方向に結ぶ端子排除グラフ43を部品制約グラフデ
ータで作成する事で、コンパクション方向に垂直方向の
部品の密度を制御する機能である。
【0118】本発明の第3の実施の形態による図形レイ
アウト圧縮システムは、第1の実施の形態と同じ図1の
構成を持つ。第3の実施の形態では、最短経路解消手段
(図示せず)を有し、これは、部品コンパクション手段
107が部品制約グラフデータの最短経路を計算した後
に、最短経路のビアホールを最短経路を解消する方向に
移動して最短経路を解消し、コンパクションの障害を除
去する。
【0119】次に、図19のフローチャートを参照し
て、第3の実施の形態に係る図形レイアウト圧縮システ
ムの全体の動作について詳細に説明する。
【0120】先ず、レイアウトデータ変換手段111
は、第1の実施の形態のステップS100と同様に、レ
イアウトデータから素片データを作成する(ステップS
100)。
【0121】次に、制約グラフ作成手段103は、第2
の実施の形態と同様に、Y方向及びX方向の制約グラフ
データを作成する(ステップS202)。
【0122】次に、端子制約グラフ作成手段104は、
第1の実施の形態における図3に示したステップS10
31からステップS1036と同様に、Y方向の端子制
約グラフデータと部品制約グラフデータとを作成する
(ステップS1031〜S1036)。
【0123】次に、順位データ作成手段105は、第2
の実施の形態におけるステップS204と同様に、Y方
向の最短経路の部品制約グラフデータ(選択グラフ)と
その端の部品(選択部品)とを選ぶ。(ステップS20
4)。
【0124】次に、第2の実施の形態における図14お
よび図15に示すステップS205からステップS21
5の処理と同様の処理により、選択部品をY方向に最短
経路長で移動し、X方向の部品制約グラフデータを計算
し、板端間のその最短経路長を計算し、許容範囲と比較
する。最短経路長がX方向の必要縮小距離以上ある場合
はステップS204に戻り処理を続行し、必要縮小距離
に満たない場合は、以下のステップS316に進む。
【0125】ステップS316では、最短経路解消手段
は、X方向の最短経路の節の部品のうちビアホールある
いは少数部品端子部品を抽出し、それがY方向の部品制
約グラフの最短経路の節とはならない部品(変位部品)
を選び、以下の様にして、変位部品をそのX方向のコン
パクションの最短経路から外す。
【0126】すなわち、最短経路解消手段は、変位部品
がそのX方向部品制約グラフデータで連結する相手の部
品番号32との間を接続するY方向端子排除グラフ43
(部品制約グラフデータ60)を第1の実施の形態と同
様に作成する。
【0127】次に、最短経路解消手段は、その変位部品
に接続するY方向端子排除グラフ43を部品制約グラフ
データに追加し、この追加により部品制約グラフデータ
の最短経路探索をやり直し、部品の移動距離の変更にと
もないX方向の部品制約グラフデータの最短経路も更新
すべくステップS204に戻り処理する。
【0128】こうしてX方向の部品レイアウトが制限範
囲を逸脱しないようにコンパクションを制御する、以上
のステップS204からステップS316の処理を繰り
返し、部品制約グラフデータを順次登録する。
【0129】次に、部品コンパクション手段107は、
各部品をX方向にその部品制約グラフデータの最短経路
長で移動し配置する(ステップS217)。
【0130】次に、配線コンパクション手段108は、
第1の実施の形態におけるステップS111と同様に、
配線限界位置データを作成する(ステップS111)。
【0131】最後に、再配線手段109は、第1の実施
の形態におけるステップS112と同様に、配線を斜め
配線を含む形状に整形して再配線する(ステップS11
2)。
【0132】次に、本発明の第3の実施の形態に係る図
形レイアウト圧縮システムの効果について説明する。
【0133】上述したように、第3の実施の形態では、
部品の移動方向で移動の障害となっているビアホールを
部品の移動方向に垂直方向に移動させ障害を解消する事
で、部品移動の障害を自動的に解消して部品を移動でき
る。その理由は、最短経路解消手段がY方向のコンパク
ションでX方向の障害となるビアホールを検出し、その
ビアホールをY方向に移動する機能を有するためであ
る。
【0134】本発明の第4の実施の形態による図形レイ
アウト圧縮システムは、第1の実施の形態と同じく、図
1に示すプログラム制御により動作するコンピュータ1
00と、表示部101と、操作部102とから構成され
ている。コンピュータ100は、第1の実施の形態の構
成に加え、部品移動指定手段(図示せず)を有し、これ
は、各部品の移動方向を指定する部品移動目標ベクトル
データ63(図21)をレイアウトの任意の位置に向け
て設定する。
【0135】次に、図20のフローチャートを参照し
て、第4の実施の形態に係る図形レイアウト圧縮システ
ムの全体の動作について詳細に説明する。
【0136】先ず、レイアウトデータ変換手段111
は、第1の実施の形態におけるステップS100と同様
に、レイアウトデータから素片データを作成する(ステ
ップS100)。
【0137】次に、部品移動指定手段が、各部品それぞ
れをレイアウトの任意の位置の移動目標位置630に向
けた部品移動目標ベクトルデータ63を以下の様にして
設定する。部品移動指定手段は、操作指令入力手段11
0が操作者から管面でのマウス操作、あるいはキーボー
ド操作等により指示を受け取り、各部品毎に、その初期
の位置から移動目標位置630まで張ったベクトルをそ
の部品移動目標ベクトルデータ63とする。また、部品
移動指定手段は、複数の部品の部品移動目標ベクトルデ
ータ63の群を通信回線を通じ読み込み、あるいは磁気
記録媒体から読み込む事が出来る。
【0138】本第4の実施形態では、部品制約グラフの
節として移動目標起点とする不動点を記録する。そし
て、部品のY方向(下方向)の移動目標距離をグラフの
長さとし、移動目標起点を第1の節とし部品番号32を
第2の節とするY方向の部品制約グラフデータを作成す
る。同様に、部品のX方向(左方向)の移動目標距離を
グラフの長さとするX方向の部品制約グラフデータを作
成する。この様に移動目標起点と部品とを結ぶ部品制約
グラフデータを作成する事により、部品を移動目標ベク
トルデータ63に合わせて移動する事ができる。
【0139】また、本第4の実施の形態では、全部品の
移動方向を任意のレイアウト位置に向けた部品移動目標
ベクトルデータ63を一括して設定する事で部品レイア
ウトを収束でき、あるいはその逆方向に向けて一括して
設定する事で部品レイアウトを拡大する様に、部品移動
目標ベクトルデータ63を一括して設定する事もできる
(ステップS301)。
【0140】次に、第1の実施の形態のステップS10
1からステップS1036の処理と同様の処理により、
移動目標起点と部品番号32を結ぶ部品制約グラフデー
タにその他の部品制約グラフデータを加え、ステップS
104からステップS105の処理により、その部品制
約グラフデータを用い、部品レイアウトをコンパクショ
ンする。
【0141】次に、ステップS111からステップS1
12において、配線限界位置データを計算し、その限界
位置以内の空間に配線を斜め線を有する自由な形状に再
配線する。
【0142】また、この第4の実施の実施の形態は、部
品移動指定手段が部品移動目標ベクトルデータ63を設
定し、その後に、第2の実施の形態の動作あるいは第3
の実施の形態の動作によりレイアウトをコンパクション
する事もできる。
【0143】次に、図20、図21から図23を参照し
て、第4の実施の形態に係る図形レイアウト圧縮システ
ムの具体的な動作について説明する。図20は第4の実
施の形態の動作を示すフローチャートである。図21か
ら図23は第4の実施の形態の処理動作を説明するため
の絵柄を示す平面図である。図21は本第4の実施の形
態の処理の対象となる印刷配線板の初期のレイアウトと
部品の移動目標グラフを示す。また、図23は、本実施
例による処理を終了した状態のレイアウトを示す平面図
である。
【0144】以下に、図21に示すレイアウトを本発明
の図形レイアウト圧縮装置がコンパクション処理する動
作を、図20の処理手順の流れ図に添って説明する。
【0145】部品移動指定手段が操作者の指令により、
図21に示すように個々の部品の部品移動目標ベクトル
データ63を指定する。また、新たに挿入する配線を指
定する(ステップS301)。
【0146】次に、部品コンパクション手段107は、
図22に示す様に、部品端子毎にX方向あるいはY方向
に移動制約長が最小の端子の部品から順に部品を移動目
標ベクトルの移動目標位置630に向かうX方向あるい
はY方向の量子化方向に順次移動するコンパクション配
置を行なう。図22には配線イメージを表示している
が、この段階では配線は未だ具体的配置位置が定まって
いない。
【0147】次に、配線コンパクション手段108は、
配線に関して、その配線を挟む端子制約グラフデータの
一方の端の部品端子の形に添って配線を寄せて折り曲げ
た八角形形状の配線限界位置データを作成し、それを配
線限界位置データ記憶部80に記憶する(ステップS1
11)。
【0148】最後に、再配線手段109は、配線を斜め
配線を含む形状に整形して再配線摺る(ステップS11
2)。その結果を図23に示す。
【0149】次に、第4の実施の形態に係る図形レイア
ウト圧縮システムにおける主な効果について説明する。
【0150】上述したように、本発明の第4の実施の形
態では、任意の位置に部品を移動でき、例えば、部品レ
イアウトを広げる事もできるようなコンパクションを行
なう。その理由は、本第4の実施の形態は、部品の移動
方向を移動目標で指定する部品移動指定手段を有し、ま
た、その部品の移動目標に向けて部品を移動する部品コ
ンパクション手段107を有するためである。
【0151】本発明の第5の実施の形態に係る図形レイ
アウト圧縮システムは、第4の実施の形態の部品移動指
定手段が、部品移動指定手段が設定する部品移動目標ベ
クトルデータ63を、全部品を各々の部品の位置のレイ
アウト中心からの距離を相似な距離に拡大する位置に設
定する。
【0152】そして、第4の実施の形態におけるコンパ
クション処理を行ない、部品配置を拡大した位置にレイ
アウトする。これにより、本第5の実施の形態における
コンパクションは、部品のレイアウトを上下の順および
左右の順を保った位置に拡大し配置する事ができる。
【0153】次に、各部品の端子間の未結線部分をメイ
ズルータあるいはチャンネルルータ等の通常の自動配線
手段で配線する。あるいは、拡大した配置において管面
操作で部品を変更しあるいは結線を変更修正する。
【0154】次に、第4の実施の形態の部品移動指定手
段が、部品移動指定手段が設定する部品移動目標ベクト
ルデータ63を、全部品を各々の部品の位置のレイアウ
ト中心からの距離を相似な距離に縮小する位置に設定す
る。
【0155】そして、第4の実施の形態におけるコンパ
クション処理を行ない、部品を縮小した位置にレイアウ
トする。
【0156】次に、第5の実施の形態に係る図形レイア
ウト圧縮システムにおける主な効果について説明する。
【0157】本第5の実施の形態は、部品間の配線ある
いは設計変更するのに十分余裕のある広い空間で行な
い、その後に部品と配線をコンパクションする事によ
り、高密度配線を容易に実現できる効果がある。また、
本第5の実施の形態におけるコンパクションは、部品を
上下の順および左右の順を保った位置に配置するため、
ある方向へのコンパクションがそれと垂直方向へのコン
パクションの障害を生じる事が少ない。
【0158】その理由は、本発明の部品コンパクション
手段107が部品と配線の間隔を広げる部品移動を行な
うためであり、また、レイアウトを縮小するコンパクシ
ョン処理は、部品同士の上限左右の関係を保つ様に部品
移動目標ベクトルデータ63を指定するためであるから
である。
【0159】本発明の第6の実施の形態に係る図形レイ
アウト圧縮システムは、基本的には第1の実施の形態と
同じ構成である。本第6の実施の形態は、コンピュータ
100が、配線更新手段(図示せず)を更に含む事を特
徴とする。この手段は概略つぎのように動作する。配線
更新手段は、指定した配線と指定した部品端子及び配線
との順序を入れ替える。
【0160】次に、図24を参照して、第6の実施の形
態に係る図形レイアウト圧縮システムにおける全体の動
作について詳細に説明する。
【0161】先ず、レイアウトデータ変換手段111
は、第1の実施の形態におけるステップS100と同様
に、レイアウトデータから素片データを作成する(ステ
ップS100)。
【0162】次に、第2の実施の形態におけるステップ
S202と同様の処理により、制約グラフ作成手段10
3は、Y方向制約グラフデータとX方向制約グラフデー
タとを作成する。
【0163】次に、操作指令入力手段110は、配線の
レイアウトを表示し、操作者の指令を受け、ビアホール
D(指定ビアホール)と、それに隣接する配線を、図2
1(a)に示すように指定する(ステップS504)。
【0164】次に、配線更新手段は、図25(b)に示
す様に、配線(第1の配線)を指定ビアホールに添って
迂回させる。
【0165】すなわち、配線更新手段は、第1の配線が
存在する層面において指定ビアホールと、制約グラフデ
ータで接続する素片番号31とを抽出し、更に、第1の
配線が制約グラフデータで接続する素片番号31を抽出
する。そして、配線更新手段は、こうして抽出した素片
の間の空間で、必ずしも周囲の素片との必要間隙を満た
さずに、図25(b)に示す様に第1の配線を、指定ビ
アホールの周りを迂回する配線に変更し、配線の素片デ
ータを更新する。そして、制約グラフ作成手段103
は、その経路の配線の素片番号31とX方向あるいはY
方向で隣接する周囲の素片番号31を記録する制約グラ
フデータを更新し作成する(ステップS505)。
【0166】次に、以下の様にして、配線更新手段は、
配線のループを除去する。すなわち、配線更新手段は、
この迂回路の配線を示す素片データで表される一方の位
置番号33が、制約グラフデータで隣り合う配線素片
(隣接素片)とだけ共有される場合には、その位置番号
33(共有位置)をそれに接続する素片データの他端の
位置番号33に変更する。そして、配線更新手段は、片
端の位置番号33を変更した配線素片番号31と他の素
片番号31とを記録した既存の制約グラフデータで、両
素片番号31におけるY方向の干渉の有無を計算する。
両者が干渉しない状態に変化した場合には、配線更新手
段は、その制約グラフデータを削除する(ステップS5
06)。
【0167】こうして、図26(a)の様に、ビアホー
ルを迂回する配線が形成される。
【0168】また、図27(a)に示すビアホールAの
様に、第1の配線と相対位置を交換する指定ビアホール
に、第1の配線の存在する層面の配線(第2の配線)が
接続されている場合であって、第2の配線が第1の配線
にX方向に並行して走行する範囲においては、第1の配
線も第2の配線もそれぞれ1つながりで分岐が無く、配
線が互いに並行する領域の端の配線端がビアホールに接
続する場合においては、配線更新手段は、以下の様にし
て第1の配線と第2の配線を入れ替える。
【0169】すなわち、配線更新手段は、第1の配線の
素片番号31を記録する制約グラフデータ(第1の制約
グラフ)を抽出し、この制約グラフ番号41を、指定ビ
アホールAから第1の配線の終端の部品端子(ビアホー
ルB)まで順に並べ第1の配線配列(図示せず)に記憶
する。また、配線更新手段は、第1の配線が連結する終
端の部品端子(ビアホールB)の素片番号31を記憶す
る。
【0170】そして、配線更新手段は、第2の配線の素
片番号31が記録されている制約グラフデータ(第2の
制約グラフ)を抽出し、この制約グラフ番号41を第2
の配線の先端の指定ビアホール(ビアホールA)から終
端のビアホール(部品端子C)まで順に並ベ第2の配線
配列(図示せず)に記憶する。また、配線更新手段は、
第2の配線の終端を表す位置番号33で示されるビアホ
ール(部品端子C)の素片番号31を記憶する(ステッ
プS507)。
【0171】次に、配線更新手段は、この順の第1の配
線配列と、第2の配線配列とを比較する。このとき、第
2の配線配列の最初の制約グラフ番号41と最後の制約
グラフ番号がともに第1の配線配列に記録されている場
合は、第2の配線の始端と終端を第1の配線が覆う場合
である。その場合には、配線更新手段は、以下の様にし
て第1の配線と第2の配線の順番を入れ替える。
【0172】すなわち、配線更新手段は、第2の配線の
うち、両端のビアホールと直結する第2の配線の素片デ
ータを削除し、配線形状をビアホールから分断する。そ
して、配線更新手段は、第1の配線から両ビアホールと
Y方向で隣接する部分を削除し、配線形状を分断する。
そして、配線更新手段は、両ビアホール間の第1の配線
の部分を、第2の両ビアホールに連結する配線形状を作
成する。また、配線更新手段は、両ビアホールの外の両
側に残った第1の配線の部分を、両ビアホール間に残っ
た第2の配線部分と連結する配線形状を作成する。そし
て、配線更新手段は、それらの配線の素片番号31とX
方向あるいはY方向で隣接するその周囲の素片番号31
との制約グラフデータを更新し作成する。次に、配線更
新手段は、第1の配線に対してステップS506を行な
い配線のループを除去する(ステップS508)。
【0173】また、第2の配線配列の最初の制約グラフ
番号が第1の配線配列に記録され、第1の配線配列の最
後の制約グラフ番号が第2の配線配列に記録されている
場合は、図27(a)に示す様に、第2の配線と第1の
配線がそれぞれ一部で並行して走行する場合である。こ
の場合には、配線更新手段は、以下の様にして、図27
(b)に示す様に第2の配線と第1の配線の順番を入れ
替える。
【0174】すなわち、配線更新手段は、指定ビアホー
ルと結合する第2配線を指定ビアホールとの結合部分を
除去し、配線形状を分断する。また、配線更新手段は、
第1の配線を右側の終端ビアホールとの結合部分を除去
し、配線形状を分断する。そして、配線更新手段は、第
1および第2の配線から両ビアホールとY方向で隣接す
る部分を除去し、配線形状を分断する。そして、配線更
新手段は、両ビアホール間の第1の配線の部分の左端を
指定ビアホールに接続し、右端を終端のビアホールの右
側に分断された第2の配線に接続する。また、配線更新
手段は、両ビアホール間に分断された第2の配線の部分
の左端を指定ビアホールの左側に分断された第1の配線
の部分と連結し、第2の配線の部分の右端を終端ビアホ
ールに接続する。そして、配線更新手段は、それらの配
線の素片番号31とX方向あるいはY方向で隣接するそ
の周囲の素片番号31との制約グラフデータを更新し作
成する。次に、配線更新手段は、第1の配線に対してス
テップS506を行ない、配線のループを除去する(ス
テップS509)。
【0175】こうして、第1の配線と第2の配線の順番
を入れ替える。
【0176】次に、端子制約グラフ作成手段104は、
第2の実施の形態における図3に示すステップS103
1からステップS1036と同様の処理により、部品制
約グラフデータを作成する。
【0177】次に、部品コンパクション手段107は、
第2の実施の形態における図13乃至図15に示すステ
ップS204からステップS216と同様の処理によ
り、その部品制約グラフデータに基づいて、部品レイア
ウトをY方向にコンパクションし、ステップS217に
おいてX方向にコンパクションする。
【0178】次に、配線コンパクション手段108およ
び再配線手段109は、第1の実施の形態におけるステ
ップS111からステップS112と同様の処理によ
り、配線限界位置データを計算し、配線を斜め線を有す
る自由な形状に再配線する。
【0179】こうして、図26(a)に示されるレイア
ウトをY方向とX方向にコンパクションし、図26
(b)の様に、配線の間隙がデザインルールを満足する
レイアウトを得る。
【0180】尚、以上のステップS1031からの処理
は、以下の様に行なう事もできる。すなわち、第1の実
施の形態におけるステップS101からステップS10
36と同様の処理により、端子制約グラフ作成手段10
4は、部品制約グラフデータを作成し、ステップS10
4からステップS105と同様の処理により、部品コン
パクション手段107は、その部品制約グラフデータに
基づいて部品レイアウトをコンパクションし、次に、第
1の実施の形態におけるステップS111からステップ
S112と同様の処理により、配線コンパクション手段
108は配線限界位置データを計算し、再は配線手段1
09は配線を斜め線を有する自由な形状に再配線する。
【0181】こうして、図26(a)に示されたレイア
ウトをY方向にコンパクションし、更にステップS10
1からの処理を繰り返してX方向にコンパクションし、
配線の間隙がデザインルールを満足するレイアウトを得
る事もできる。
【0182】次に、本発明の第6の実施の形態に係る図
形レイアウト圧縮システムにおける主な効果について説
明する。
【0183】本第6の実施の形態は、配線に部品端子を
迂回する、また、配線同士の相対関係(順)を入れ替え
るレイアウト変更を行ない、それをコンパクションし配
線が整形されデザインルールを守ったレイアウトを形成
できる。
【0184】尚、本発明は、上述した実施の形態に限定
されず、本発明の要旨を逸脱しない範囲内で種々の変更
が可能なのはいうまでもない。例えば、上述した実施の
形態におけるコンピュータ100における各手段を実現
するプログラムは、図1で破線で示すような記録媒体1
15に記録されていても良い。ここで、「記録媒体」と
は、プログラムを記録したコンピュータ読み取り可能な
記録媒体のことをいい、具体的には、CD−ROM,フ
レキシブルディスクなどの磁気ディスク、半導体メモリ
などを含む。さらに、記録媒体115はプログラムを記
録した磁気テープ、紙テープ、用紙でも良い。記録媒体
115が用紙の場合には、コンピュータはOCR(光学
的文字読取装置)のような読取装置と、この読取装置で
読み取った文字(コード)をコンピュータが認識できる
機械言語に翻訳するコンパイラとを備えていれば良い。
【0185】
【発明の効果】以上説明したように、本発明では、配
線、端子、ビアホール及び多角形導体形状を有する少な
くとも1層のパターンをコンパクションする場合に、レ
イアウトデータを入力して部品端子及びビアホールを層
毎の素片データに分割し、この配線、多角形導体形状を
曲がり点及び分岐点毎の素片データに分割し、連結する
素片データに共通の部品番号を付し、個々のビアホール
毎に部品番号を指定し、この各層面毎に上下、左右の部
品端子が、間に挟む配線と必要間隔からなる配線帯を介
して接近し得る距離を記憶する端子制約グラフデータと
部品制約グラフデータを作成し、この各部品を部品制約
グラフデータによりコンパクションし、その後に、配線
を整形し再配線しているので、コンパクション方向に垂
直方向へ部品のコンパクションの障害が生じる対策とし
て、その原因となる部品の配置を変更し、配置の圧縮領
域を小さくできるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による図形レイアウ
ト圧縮システムの構成を示すブロック図である。
【図2】図1に示した図形レイアウト圧縮システムの全
体の動作を説明するためのフローチャートである。
【図3】図2中のステップS1031〜S1036のフ
ローチャートである。
【図4】図1に示した図形レイアウト圧縮システムで使
用される各種のデータ(素片データ、位置データ、形状
データ、配線限界位置データ)を示す図である。
【図5】図1に示した図形レイアウト圧縮システムで使
用される他の各種のデータ(制約グラフデータ、端子制
約グラフデータ、種端子グラフデータ、部品制約グラフ
データ)を示す図である。
【図6】図1に示した図形レイアウト圧縮システムで使
用されるレイアウトの一例を示す図である。
【図7】図1に示した図形レイアウト圧縮システムの全
体の動作を説明するために使用されるレイアウトの初期
配置状態を示す図である。
【図8】図1に示した図形レイアウト圧縮システムの全
体の動作を説明するために使用される、図7に示すレイ
アウトをY方向にコンパクションした状態を示す図であ
る。
【図9】図1に示した図形レイアウト圧縮システムの全
体の動作を説明するために使用される、図8に示すレイ
アウトを再配線した状態を示す図である。
【図10】図1に示した図形レイアウト圧縮システムの
全体の動作を説明するために使用される、図9に示すレ
イアウトに対して部品制約グラフを作成した状態を示す
図である。
【図11】図1に示した図形レイアウト圧縮システムの
全体の動作を説明するために使用される、図10に示す
レイアウトをX方向にコンパクションし、再配線した状
態を示す図である。
【図12】本発明の第2の実施の形態による図形レイア
ウト圧縮システムの構成を示すブロック図である。
【図13】図12に示した図形レイアウト圧縮システム
の全体の動作を説明するためのフローチャートである。
【図14】図13中のステップS205〜S209のフ
ローチャートである。
【図15】図13中のステップS210〜S215のフ
ローチャートである。
【図16】図12に示した図形レイアウト圧縮システム
の動作を説明するための絵柄を示す平面図である。
【図17】図12に示した図形レイアウト圧縮システム
の動作を説明するために使用されるレイアウトを示す図
である。
【図18】図12に示した図形レイアウト圧縮システム
の具体的な動作例を説明するために使用される図であ
る。
【図19】本発明の第3の実施の形態による図形レイア
ウト圧縮方法の動作を説明するためのフローチャートで
ある。
【図20】本発明の第4の実施の形態による図形レイア
ウト圧縮方法の動作を説明するためのフローチャートで
ある。
【図21】図20に示した図形レイアウト圧縮方法の処
理動作を説明するための絵柄を示す平面図である。
【図22】図20に示した図形レイアウト圧縮方法の全
体の動作を説明するために使用される、図21に示すレ
イアウトに対してコンパクション配置をした状態を示す
平面図である。
【図23】図20に示した図形レイアウト圧縮方法によ
る処理を終了した状態のレイアウトを示す平面図であ
る。
【図24】本発明の第6の実施の形態による図形レイア
ウト圧縮方法の動作を説明するためのフローチャートで
ある。
【図25】図24に示した図形レイアウト圧縮方法の動
作を説明するために使用されるレイアウトを示す図であ
る。
【図26】図24に示した図形レイアウト圧縮方法の動
作を説明するために使用されるレイアウトを示す図であ
る。
【図27】図24に示した図形レイアウト圧縮方法の動
作を説明するために使用されるレイアウトを示す図であ
る。
【図28】従来のレイアウト圧縮装置の構成を示すブロ
ック図である。
【図29】図28に示したレイアウト圧縮装置の動作を
説明するための配置を示す図である。
【符号の説明】
20 レイアウトデータ記憶部 30 素片データ記憶部 40 制約グラフデータ記憶部 50 端子制約グラフデータ記憶部 60 部品制約グラフデータ記憶部 80 配線限界位置データ記憶部 100 コンピュータ 101 表示部 102 操作部 103 制約グラフ作成手段 104 端子制約グラフ作成手段 105 順位データ作成手段 107 部品コンパクション手段 108 配線コンパクション手段 109 再配線手段 111 レイアウトデータ変換手段 112 制約グラフ更新手段 115 記録媒体
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 H01L 21/82 H05K 3/00

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項1】 二次元空間に配置した配線、端子、ビア
    ホール及び多角形導体形状を有する少なくとも1層のパ
    ターンと、印刷配線板の部品あるいは半導体セルのレイ
    アウトデータを読み込み、該レイアウトをコンパクショ
    ンする図形レイアウト圧縮システムであって、 該レイアウトデータから、部品端子と前記ビアホール、
    前記半導体セル、前記配線、および部品外形同士のいず
    れかを結ぶ制約グラフデータを作成する制約グラフデー
    タ作成手段と、 前記部品端子と前記ビアホール、前記半導体セル(配線
    を除く)、および前記部品外形同士のいずれかを両端の
    節として持つ端子制約グラフデータを作成すると共に、
    前記端子制約グラフデータで連結した各端子とビアホー
    ルが、前記端子制約グラフデータの両端の節の間に挟ま
    れる配線の幅と必要間隙を加えた配線帯を介して、一端
    の節が他端の節にコンパクション方向で接近し得る移動
    の限界距離を計算する端子制約グラフ作成手段と、 該移動の限界距離以内で、他端の節の部品とビアホール
    (配線を除く)を移動することより、部品をコンパクシ
    ョンする部品コンパクション手段と、 前記配線を前記部品と前記ビアホールの間の間隔に斜め
    配線を有する配線形状に整形して再配線する手段とを有
    すること、を特徴とする図形レイアウト圧縮システム。
  2. 【請求項2】 前記制約グラフデータ作成手段が、同じ
    信号名の素片同士をお互いに透明として、他の信号名の
    素片から並列に接続される関係の制約グラフデータを作
    成すること、を特徴とする請求項1に記載の図形レイア
    ウト圧縮システム。
  3. 【請求項3】 前記部品コンパクション手段は、前記移
    動の限界距離以内で部品を移動する距離を計算する際
    に、部品をコンパクション方向に移動させる場合に、該
    コンパクション方向に垂直方向(X方向)の部品制約グ
    ラフデータの最短経路長がX方向のコンパクションの必
    要移動距離以上ある場合に部品を移動し、一方、必要移
    動距離未満の場合に該最短経路上の部品を該最短経路か
    ら外す部品制約グラフデータを作成追加し、それにより
    部品をコンパクションし、それによって、板端間の最短
    経路を必要移動距離以上に保つようにしたこと、を特徴
    とする請求項1又は請求項2に記載の図形レイアウト圧
    縮システム。
  4. 【請求項4】 部品のコンパクション方向への移動の都
    度、コンパクション方向に垂直方向の制約グラフデータ
    を更新する制約グラフ更新手段を更に有すること、を特
    徴とする請求項3に記載の図形レイアウト圧縮システ
    ム。
  5. 【請求項5】 ビアホール、部品端子あるいは半導体セ
    ルを表示して、個々の部品とビアホールの移動目標方向
    と距離目標を指定する部品移動指定手段と、 前記部品移動指定手段によって該移動を指定した部品番
    号と移動目標起点番号を記録する部品制約グラフデータ
    を作成する部品制約グラフデータ作成手段とを更に有
    し、 前記部品コンパクション手段は、全部品とビアホールと
    を、前記部品移動指定手段による移動目標の指定に従っ
    て移動すること、を特徴とする請求項1から4のいずれ
    か1つに記載の図形レイアウト圧縮システム。
  6. 【請求項6】 前記部品移動指定手段は、操作者の指令
    を受けて、部品あるいは半導体セル及びビアホールの移
    動目標方向を自由に設定する手段を有し、 前記部品コンパクション手段は、その設定を部品の移動
    目標として部品を移動すること、を特徴とする請求項5
    に記載の図形レイアウト圧縮システム。
  7. 【請求項7】 前記部品コンパクション手段は、全部品
    のレイアウト中心からの距離を相似な距離に拡大し、次
    に再配線、部品変更等によりレイアウトを修正し、次に
    全部品と配線をレイウアト中心に向けてコンパクション
    すること、を特徴とする請求項5又は請求項6に記載の
    図形レイアウト圧縮システム。
  8. 【請求項8】 二次元空間に配置した配線、端子、ビア
    ホール及び多角形導体形状を有する少なくとも1層のパ
    ターンと、印刷配線板の部品あるいは半導体セルのレイ
    アウトデータを読み込み、該レイアウトをコンパクショ
    ンする図形レイアウト圧縮方法であって、 該レイアウトデータから、部品端子と前記ビアホール、
    前記半導体セル、前記配線、および部品外形同士のいず
    れかを結ぶ制約グラフデータを作成し、 前記部品端子と前記ビアホール、前記半導体セル(配線
    を除く)、および前記部品外形同士のいずれかを両端の
    節として持つ端子制約グラフデータを作成し、 前記端子制約グラフデータで連結した各端子とビアホー
    ルが、前記端子制約グラフデータの両端の節の間に挟ま
    れる配線の幅と必要間隙を加えた配線帯を介して端の節
    が他端の節にコンパクション方向で接近し得る移動の限
    界距離を計算し、 該移動の限界距離以内で、他端の節の部品とビアホール
    (配線を除く)を移動して部品をコンパクションし、 前記配線を前記部品と前記ビアホールの間の間隔に斜め
    配線を有する配線形状に整形して再配線するステップを
    含むこと、を特徴とする図形レイアウト圧縮方法。
  9. 【請求項9】 前記制約グラフデータを作成するステッ
    プが、同じ信号名の素片同士をお互いに透明として、他
    の信号名の素片から並列に接続される関係の制約グラフ
    データを作成すること、を特徴とする請求項8に記載の
    図形レイアウト圧縮方法。
  10. 【請求項10】 前記部品をコンパクションするステッ
    プは、前記移動の限界距離以内で部品を移動する距離を
    計算する際に、部品をコンパクション方向に移動させる
    場合に、該コンパクション方向に垂直方向(X方向)の
    部品制約グラフデータの最短経路長がX方向のコンパク
    ションの必要移動距離以上ある場合に部品を移動し、一
    方、必要移動距離未満の場合に該最短経路上の部品を該
    最短経路から外す部品制約グラフデータを作成追加し、
    それにより部品をコンパクションし、それによって、板
    端間の最短経路を必要移動距離以上に保つようにしたこ
    と、を特徴とする請求項8又は請求項9に記載の図形レ
    イアウト圧縮方法。
  11. 【請求項11】 部品のコンパクション方向への移動の
    都度、コンパクション方向に垂直方向の制約グラフデー
    タを更新するステップを更に含むこと、を特徴とする請
    求項10に記載の図形レイアウト圧縮方法。
  12. 【請求項12】 ビアホール、部品端子あるいは半導体
    セルを表示して、個々の部品とビアホールの移動目標方
    向と距離目標を指定し、 該移動を指定した部品番号と移動目標起点番号を記録す
    る部品制約グラフデータを作成するステップを更に含
    み、 前記部品をコンパクションするステップは、全部品とビ
    アホールとを、移動目標の指定に従って移動すること、
    を特徴とする請求項8から11のいずれか1つに記載の
    図形レイアウト圧縮方法。
  13. 【請求項13】 前記部品の移動を指定するステップ
    は、操作者の指令を受けて、部品あるいは半導体セル及
    びビアホールの移動目標方向を自由に設定し、 前記部品をコンパクションするステップは、その設定を
    部品の移動目標として部品を移動すること、を特徴とす
    る請求項12に記載の図形レイアウト圧縮方法。
  14. 【請求項14】 前記部品コンパクション手段は、全部
    品のレイアウト中心からの距離を相似な距離に拡大し、
    次に再配線、部品変更等によりレイアウトを修正し、次
    に全部品と配線をレイウアト中心に向けてコンパクショ
    ンすること、を特徴とする請求項12又は請求項13に
    記載の図形レイアウト圧縮方法。
  15. 【請求項15】 二次元空間に配置した配線、端子、ビ
    アホール及び多角形導体形状を有する少なくとも1層の
    パターンと、印刷配線板の部品あるいは半導体セルのレ
    イアウトデータを読み込み、該レイアウトをコンパクシ
    ョンする処理を、コンピュータで実行させるためのプロ
    グラムを記録した記録媒体において、 該レイアウトデータから、部品端子と前記ビアホール、
    前記半導体セル、前記配線、および部品外形同士のいず
    れかを結ぶ制約グラフデータを作成する第1の処理と、 前記部品端子と前記ビアホール、前記半導体セル(配線
    を除く)、および前記部品外形同士のいずれかを両端の
    節として持つ端子制約グラフデータを作成する第2の処
    理と、 前記端子制約グラフデータで連結した各端子とビアホー
    ルが、前記端子制約グラフデータの両端の節の間に挟ま
    れる配線の幅と必要間隙を加えた配線帯を介して端の節
    が他端の節にコンパクション方向で接近し得る移動の限
    界距離を計算する第3の処理と、 該移動の限界距離以内で、他端の節の部品とビアホール
    (配線を除く)を移動して部品をコンパクションする第
    4の処理と、 前記配線を前記部品と前記ビアホールの間の間隔に斜め
    配線を有する配線形状に整形して再配線する第5の処理
    と、 を前記コンピュータに実行させるプログラムを記録し
    た、前記コンピュータが読取可能な記録媒体。
  16. 【請求項16】 前記第1の処理が、同じ信号名の素片
    同士をお互いに透明として、他の信号名の素片から並列
    に接続される関係の制約グラフデータを作成する処理で
    あること、を特徴とする請求項15に記載の前記コンピ
    ュータが読取可能な記録媒体。
  17. 【請求項17】 前記第4の処理は、前記移動の限界距
    離以内で部品を移動する距離を計算する際に、部品をコ
    ンパクション方向に移動させる場合に、該コンパクショ
    ン方向に垂直方向(X方向)の部品制約グラフデータの
    最短経路長がX方向のコンパクションの必要移動距離以
    上ある場合に部品を移動し、一方、必要移動距離未満の
    場合に該最短経路上の部品を該最短経路から外す部品制
    約グラフデータを作成追加し、それにより部品をコンパ
    クションする処理であり、それによって、板端間の最短
    経路を必要移動距離以上に保つようにしたこと、を特徴
    とする請求項15又は請求項16に記載の前記コンピュ
    ータが読取可能な記録媒体。
  18. 【請求項18】 部品のコンパクション方向への移動の
    都度、コンパクション方向に垂直方向の制約グラフデー
    タを更新する第6の処理を更に含むこと、を特徴とする
    請求項17に記載の前記コンピュータが読取可能な記録
    媒体。
  19. 【請求項19】 ビアホール、部品端子あるいは半導体
    セルを表示して、個々の部品とビアホールの移動目標方
    向と距離目標を指定する第7の処理と、 該移動を指定した部品番号と移動目標起点番号を記録す
    る部品制約グラフデータを作成する第8の処理とを更に
    含み、 前記第4の処理は、全部品とビアホールとを、移動目標
    の指定に従って移動する処理を含むこと、を特徴とする
    請求項15から18のいずれか1つに記載の前記コンピ
    ュータが読取可能な記録媒体。
  20. 【請求項20】 前記第7の処理は、操作者の指令を受
    けて、部品あるいは半導体セル及びビアホールの移動目
    標方向を自由に設定する処理を含み、 前記第4の処理は、その設定を部品の移動目標として部
    品を移動する処理を含むこと、を特徴とする請求項19
    に記載の前記コンピュータが読取可能な記録媒体。
  21. 【請求項21】 前記第4の処理は、全部品のレイアウ
    ト中心からの距離を相似な距離に拡大し、次に再配線、
    部品変更等によりレイアウトを修正し、次に全部品と配
    線をレイウアト中心に向けてコンパクションする処理を
    含むこと、を特徴とする請求項19又は請求項20に記
    載の前記コンピュータが読取可能な記録媒体。
JP10076176A 1998-03-24 1998-03-24 図形レイアウト圧縮システム及び図形レイアウト圧縮方法 Expired - Fee Related JP3070679B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10076176A JP3070679B2 (ja) 1998-03-24 1998-03-24 図形レイアウト圧縮システム及び図形レイアウト圧縮方法
US09/275,076 US6385758B1 (en) 1998-03-24 1999-03-24 System and method for compacting a graphic layout

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10076176A JP3070679B2 (ja) 1998-03-24 1998-03-24 図形レイアウト圧縮システム及び図形レイアウト圧縮方法

Publications (2)

Publication Number Publication Date
JPH11272734A JPH11272734A (ja) 1999-10-08
JP3070679B2 true JP3070679B2 (ja) 2000-07-31

Family

ID=13597803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10076176A Expired - Fee Related JP3070679B2 (ja) 1998-03-24 1998-03-24 図形レイアウト圧縮システム及び図形レイアウト圧縮方法

Country Status (2)

Country Link
US (1) US6385758B1 (ja)
JP (1) JP3070679B2 (ja)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3453535B2 (ja) * 1999-08-03 2003-10-06 松下電器産業株式会社 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体
US7036103B2 (en) * 1999-10-14 2006-04-25 Synopsys, Inc. Detailed placer for optimizing high density cell placement in a linear runtime
JP3822009B2 (ja) * 1999-11-17 2006-09-13 株式会社東芝 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体
JP3548070B2 (ja) * 2000-01-26 2004-07-28 インターナショナル・ビジネス・マシーンズ・コーポレーション 多端子ネットを自動的に発生する方法及び装置並びに多端子ネット自動発生方法を実行するためのプログラムを記憶したプログラム記憶媒体
US6434721B1 (en) * 2000-04-03 2002-08-13 Motorola, Inc. Method and apparatus for constraint graph based layout compaction for integrated circuits
US6889372B1 (en) 2000-07-15 2005-05-03 Cadence Design Systems Inc. Method and apparatus for routing
US6898773B1 (en) 2002-01-22 2005-05-24 Cadence Design Systems, Inc. Method and apparatus for producing multi-layer topological routes
US7080336B2 (en) * 2000-12-06 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for computing placement costs
US7024650B2 (en) 2000-12-06 2006-04-04 Cadence Design Systems, Inc. Method and apparatus for considering diagonal wiring in placement
US6826737B2 (en) 2000-12-06 2004-11-30 Cadence Design Systems, Inc. Recursive partitioning placement method and apparatus
US6957410B2 (en) * 2000-12-07 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for adaptively selecting the wiring model for a design region
US6516455B1 (en) 2000-12-06 2003-02-04 Cadence Design Systems, Inc. Partitioning placement method using diagonal cutlines
US7003754B2 (en) 2000-12-07 2006-02-21 Cadence Design Systems, Inc. Routing method and apparatus that use of diagonal routes
AU2002233977A1 (en) * 2000-12-06 2002-06-18 Simplex Solutions, Inc. Method and apparatus for considering diagonal wiring in placement
US7055120B2 (en) * 2000-12-06 2006-05-30 Cadence Design Systems, Inc. Method and apparatus for placing circuit modules
US7073150B2 (en) * 2000-12-07 2006-07-04 Cadence Design Systems, Inc. Hierarchical routing method and apparatus that use diagonal routes
US6738960B2 (en) 2001-01-19 2004-05-18 Cadence Design Systems, Inc. Method and apparatus for producing sub-optimal routes for a net by generating fake configurations
US6915501B2 (en) 2001-01-19 2005-07-05 Cadence Design Systems, Inc. LP method and apparatus for identifying routes
JP2002259478A (ja) * 2001-02-28 2002-09-13 Nec Corp 統合デジタル回路設計システム及び設計方法
US7310793B1 (en) 2001-06-03 2007-12-18 Cadence Design Systems, Inc. Interconnect lines with non-rectilinear terminations
US6882055B1 (en) 2001-06-03 2005-04-19 Cadence Design Systems, Inc. Non-rectilinear polygonal vias
US6859916B1 (en) 2001-06-03 2005-02-22 Cadence Design Systems, Inc. Polygonal vias
US6957408B1 (en) 2002-01-22 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for routing nets in an integrated circuit layout
US6957411B1 (en) 2001-06-03 2005-10-18 Cadence Design Systems, Inc. Gridless IC layout and method and apparatus for generating such a layout
US7069530B1 (en) 2001-06-03 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for routing groups of paths
US6976238B1 (en) 2001-06-03 2005-12-13 Cadence Design Systems, Inc. Circular vias and interconnect-line ends
US6951005B1 (en) 2001-06-03 2005-09-27 Cadence Design Systems, Inc. Method and apparatus for selecting a route for a net based on the impact on other nets
US6895569B1 (en) 2001-06-03 2005-05-17 Candence Design Systems, Inc. IC layout with non-quadrilateral Steiner points
US6829757B1 (en) 2001-06-03 2004-12-07 Cadence Design Systems, Inc. Method and apparatus for generating multi-layer routes
US7107564B1 (en) 2001-06-03 2006-09-12 Cadence Design Systems, Inc. Method and apparatus for routing a set of nets
US6877146B1 (en) 2001-06-03 2005-04-05 Cadence Design Systems, Inc. Method and apparatus for routing a set of nets
US7143382B2 (en) 2001-08-23 2006-11-28 Cadence Design Systems, Inc. Method and apparatus for storing routes
US6795958B2 (en) * 2001-08-23 2004-09-21 Cadence Design Systems, Inc. Method and apparatus for generating routes for groups of related node configurations
US6877149B2 (en) 2001-08-23 2005-04-05 Cadence Design Systems, Inc. Method and apparatus for pre-computing routes
US7398498B2 (en) 2001-08-23 2008-07-08 Cadence Design Systems, Inc. Method and apparatus for storing routes for groups of related net configurations
US6931616B2 (en) * 2001-08-23 2005-08-16 Cadence Design Systems, Inc. Routing method and apparatus
US6862727B2 (en) 2001-08-24 2005-03-01 Formfactor, Inc. Process and apparatus for adjusting traces
US6678876B2 (en) * 2001-08-24 2004-01-13 Formfactor, Inc. Process and apparatus for finding paths through a routing space
US7058913B1 (en) * 2001-09-06 2006-06-06 Cadence Design Systems, Inc. Analytical placement method and apparatus
US6622294B2 (en) * 2001-09-28 2003-09-16 Intel Corporation Adaptive power routing and shield sharing to reduce shield count
US7080329B1 (en) 2002-01-22 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for identifying optimized via locations
US6892371B1 (en) 2002-01-22 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for performing geometric routing
US6938234B1 (en) 2002-01-22 2005-08-30 Cadence Design Systems, Inc. Method and apparatus for defining vias
US7117468B1 (en) 2002-01-22 2006-10-03 Cadence Design Systems, Inc. Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts
US7096449B1 (en) 2002-01-22 2006-08-22 Cadence Design Systems, Inc. Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts
US7089524B1 (en) 2002-01-22 2006-08-08 Cadence Design Systems, Inc. Topological vias route wherein the topological via does not have a coordinate within the region
US7013451B1 (en) 2002-01-22 2006-03-14 Cadence Design Systems, Inc. Method and apparatus for performing routability checking
US6944841B1 (en) 2002-01-22 2005-09-13 Cadence Design Systems, Inc. Method and apparatus for proportionate costing of vias
US6973634B1 (en) 2002-01-22 2005-12-06 Cadence Design Systems, Inc. IC layouts with at least one layer that has more than one preferred interconnect direction, and method and apparatus for generating such a layout
US7003750B2 (en) * 2002-08-01 2006-02-21 Sun Microsystems, Inc. Topology based wire shielding generation
US7197738B1 (en) * 2002-08-09 2007-03-27 Cadence Design Systems, Inc. Method and apparatus for routing
US7010771B2 (en) * 2002-11-18 2006-03-07 Cadence Design Systems, Inc. Method and apparatus for searching for a global path
US7080342B2 (en) * 2002-11-18 2006-07-18 Cadence Design Systems, Inc Method and apparatus for computing capacity of a region for non-Manhattan routing
US6892369B2 (en) * 2002-11-18 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for costing routes of nets
US6996789B2 (en) * 2002-11-18 2006-02-07 Cadence Design Systems, Inc. Method and apparatus for performing an exponential path search
US7171635B2 (en) * 2002-11-18 2007-01-30 Cadence Design Systems, Inc. Method and apparatus for routing
US6988257B2 (en) * 2002-11-18 2006-01-17 Cadence Design Systems, Inc. Method and apparatus for routing
US7003752B2 (en) * 2002-11-18 2006-02-21 Cadence Design Systems, Inc. Method and apparatus for routing
US7093221B2 (en) * 2002-11-18 2006-08-15 Cadence Design Systems, Inc. Method and apparatus for identifying a group of routes for a set of nets
US7216308B2 (en) * 2002-11-18 2007-05-08 Cadence Design Systems, Inc. Method and apparatus for solving an optimization problem in an integrated circuit layout
US7624367B2 (en) 2002-11-18 2009-11-24 Cadence Design Systems, Inc. Method and system for routing
US7047513B2 (en) 2002-11-18 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for searching for a three-dimensional global path
US7480885B2 (en) 2002-11-18 2009-01-20 Cadence Design Systems, Inc. Method and apparatus for routing with independent goals on different layers
CA2414472A1 (en) * 2002-12-16 2004-06-16 Jonathan D. Bennett System and method based on an object-oriented software design framework for displaying constrained graphical layouts
US7013445B1 (en) 2002-12-31 2006-03-14 Cadence Design Systems, Inc. Post processor for optimizing manhattan integrated circuits placements into non manhattan placements
US7506295B1 (en) 2002-12-31 2009-03-17 Cadence Design Systems, Inc. Non manhattan floor plan architecture for integrated circuits
US7089519B1 (en) 2002-12-31 2006-08-08 Cadence Design System, Inc. Method and system for performing placement on non Manhattan semiconductor integrated circuits
JP2004287681A (ja) * 2003-03-20 2004-10-14 Hitachi Ltd 配線設計支援システム、および、配線設計支援方法
JP2004302932A (ja) * 2003-03-31 2004-10-28 Fujitsu Ltd 電子回路設計装置および方法
US7243328B2 (en) * 2003-05-07 2007-07-10 Cadence Design Systems, Inc. Method and apparatus for representing items in a design layout
US7065731B2 (en) * 2003-05-07 2006-06-20 Cadence Design Systems, Inc. Removal of acute angles in a design layout
US7080339B2 (en) * 2003-05-07 2006-07-18 Cadence Design Systems, Inc. Plane representation of wiring in a design layout
US7272803B1 (en) * 2003-06-01 2007-09-18 Cadence Design Systems, Inc. Methods and apparatus for defining manhattan power grid structures having a reduced number of vias
US7003748B1 (en) 2003-06-01 2006-02-21 Cadence Design Systems, Inc. Methods and apparatus for defining Manhattan power grid structures beneficial to diagonal signal wiring
US7134102B2 (en) * 2003-09-12 2006-11-07 Infineon Technologies Ag Automated layout transformation system and method
JP2005141679A (ja) * 2003-11-10 2005-06-02 Toshiba Microelectronics Corp 半導体集積回路装置、半導体集積回路装置のレイアウト方法および半導体集積回路装置のレイアウト設計プログラム
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US7191425B1 (en) * 2004-11-18 2007-03-13 Sun Microsystems, Inc. Method and apparatus for inserting extra tracks during library architecture migration
US7404167B2 (en) * 2005-02-23 2008-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving design window
US7571408B1 (en) * 2005-03-09 2009-08-04 Cadence Design Systems, Inc. Methods and apparatus for diagonal route shielding
US7644356B2 (en) * 2005-06-10 2010-01-05 Hewlett-Packard Development Company, L.P. Constraint-based albuming of graphic elements
US7694258B1 (en) 2005-08-01 2010-04-06 Cadence Design Systems, Inc. Method and apparatus for inserting metal fill in an integrated circuit (“IC”) layout
JP4923494B2 (ja) * 2005-09-22 2012-04-25 富士通株式会社 多層回路基板設計支援方法、プログラム、装置及び多層回路基板
US20070174803A1 (en) * 2006-01-20 2007-07-26 Lizotech, Inc. Method for concurrent search and select of routing patterns for a routing system
US20080010624A1 (en) * 2006-07-06 2008-01-10 Po Huang Lin Object-oriented layout data model and integrated circuit layout method using the same
US7793249B1 (en) * 2006-07-25 2010-09-07 Cadence Design Systems, Inc. Method and system for adaptive bundling of connections in user-guided autorouting
US7851298B2 (en) * 2007-10-29 2010-12-14 Hynix Semiconductor Inc. Method for fabricating transistor in a semiconductor device utilizing an etch stop layer pattern as a dummy pattern for the gate electrode formation
US8136075B1 (en) * 2008-11-07 2012-03-13 Xilinx, Inc. Multilevel shared database for routing
TWI417755B (zh) * 2010-10-19 2013-12-01 Inventec Corp 電路圖重新佈線方法
US9026982B2 (en) * 2013-03-04 2015-05-05 Simplify Design Automation, Inc. Wiring board design system and wiring board design method
US20140310680A1 (en) * 2013-04-15 2014-10-16 Massively Parallel Technologies, Inc. System And Method For Collaboration
US9158502B2 (en) * 2013-04-15 2015-10-13 Massively Parallel Technologies, Inc. System and method for communicating between viewers of a hierarchical software design
US20140310678A1 (en) * 2013-04-15 2014-10-16 Massively Parallel Technologies, Inc. Systems And Methods For Collaborative Views Of A Hierarchical Software Design
US9335974B2 (en) * 2013-04-15 2016-05-10 Massively Parallel Technologies, Inc. System and method for determining and displaying design complexity of a software design
CN105160037B (zh) * 2015-10-10 2018-11-13 携程计算机技术(上海)有限公司 旅行行程筛选方法及系统
TWI632477B (zh) * 2017-05-26 2018-08-11 瑞傳科技股份有限公司 電路板零件佈設判定方法
US10877370B2 (en) * 2017-07-31 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Stretchable layout design for EUV defect mitigation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278681A (ja) 1985-10-01 1987-04-10 Fujitsu Ltd レイアウトの部分コンパクシヨン処理方式
JPS63181349A (ja) 1987-01-22 1988-07-26 Toshiba Corp Lsiのレイアウト設計装置
JPS63214880A (ja) 1987-03-04 1988-09-07 Nippon Telegr & Teleph Corp <Ntt> レイアウトのコンパクシヨン方式
JPH01279373A (ja) 1988-04-30 1989-11-09 Toshiba Corp Lsiレイアウト圧縮装置
JPH05274392A (ja) 1991-05-29 1993-10-22 Fujitsu Ltd レイアウト・コンパクション方式
JPH06195420A (ja) 1992-12-25 1994-07-15 Toshiba Corp 電子部品のレイアウト設計支援装置
US5633807A (en) * 1995-05-01 1997-05-27 Lucent Technologies Inc. System and method for generating mask layouts
JP3014646B2 (ja) 1995-11-21 2000-02-28 松下電器産業株式会社 配線方法及びコンパクション方法
JP3153462B2 (ja) 1996-01-26 2001-04-09 株式会社図研 コンパクション装置
US6006024A (en) * 1996-11-01 1999-12-21 Motorola, Inc. Method of routing an integrated circuit

Also Published As

Publication number Publication date
US6385758B1 (en) 2002-05-07
JPH11272734A (ja) 1999-10-08

Similar Documents

Publication Publication Date Title
JP3070679B2 (ja) 図形レイアウト圧縮システム及び図形レイアウト圧縮方法
JP3120838B2 (ja) 図形レイアウト圧縮システム及び図形レイアウト圧縮方法
JP3077757B2 (ja) レイアウトコンパクション方法及びレイアウトコンパクション装置
JP3070678B2 (ja) 図形レイアウト変更システム及び図形レイアウト変更方法
US5625568A (en) Method and apparatus for compacting integrated circuits with standard cell architectures
KR100399645B1 (ko) 집적 회로 레이아웃에서 다각형 표현 방법
US7506289B1 (en) Approach for routing an integrated circuit
KR100299877B1 (ko) 콤팩션방법,콤팩션장치및배선방법
EP1131749A1 (en) Approach for routing an integrated circuit
Mehlhorn et al. A faster compaction algorithm with automatic jog insertion
US5315534A (en) Computer process for interconnecting logic circuits utilizing softwire statements
JP3014646B2 (ja) 配線方法及びコンパクション方法
JP3080161B2 (ja) 図形レイアウト圧縮装置、図形レイアウト圧縮方法及び記録媒体
Fu et al. Topology-driven cell layout migration with collinear constraints
JP2858652B2 (ja) 図形レイアウト圧縮装置及びその方法
CN116029254B (zh) 一种基于路径优化的集成电路版图自动布线方法及系统
Stevens et al. Implementation of an interactive printed circuit design system
JP2921454B2 (ja) 集積回路の配線方法
JP3000799B2 (ja) 印刷配線板の配線設計装置
JP3606144B2 (ja) プリント配線板の設計システム
JPH09153070A (ja) 図面編集装置
JPH05151313A (ja) 半導体集積回路のレイアウト方法
CN116029254A (zh) 一种基于路径优化的集成电路版图自动布线方法及系统
Curatelli et al. A reconfigurable wiring algorithm for three-layer maze routing
JP3132554B2 (ja) 半導体装置の自動レイアウト設計方法および装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000426

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080526

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140526

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees