JPH01155416A - メモリ初期化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリ装置のメモリ初期化装置に関する。

〔従来の技術〕

第２図に示すとおり、従来、メモリ初期化装置には、メ
モリ初期化条件判定回路が存在せず電源投入時もリセッ
トスイッチ操作時も同様な初期化動作を行う。

〔発明が解決しようとする問題点〕

このため、上述した従来のメモリ初期化回路では、電源
投入時のパワーオンリセットとリセットスイッチによる
リセット動作との区別が不可能であり、双方が同様な初
期化動作を行ってしまうという欠点があった。

更に、障害発生時に、リセットスイッチを操作するとメ
モリが初期化されてしまうため、障害原因調査が不可能
であるという問題があった。

そこで９本発明の技術的課題は、上記欠点に鑑み、メモ
リの初期化の発生要因、即ち、パワーオンリセットとリ
セットスイッチによるリセット動作との判別を行い、メ
モリの初期化実行の有無の選択可能なメモリ初期化回路
を提供することである。

〔問題点を解決するための手段〕

本発明によれば、電源が投入されたことを検知した電源
投入信号を出力するノクワーオン検出回路と、初期化用
のリセットスイッチと、前記電源投入信号とリセットス
イッチからの信号とを受け。

前記電源投入信号を受けた場合のみ出力信号を出力する
初期化条件判定回路と、該初期化条件判定回路の出力信
号に基づいて、制御信号を出力するグロセッサと、該制
御信号を受けて、メモリを初期化するメモリ初期化回路
とを有するメモリ初期化装置が得られる。

〔実施例〕

次に２本発明について図面を参照して説明する。

第１図に本発明の実施例を示す。ノクワーオン検出回路
１は電源が投入されたことを検出し、検出結果を初期化
条件判定回路３．及びＯＲゲート８へ出力する。リセッ
トスイッチ２は障害発生時（ｆログラム畢走）等に使用
する。初期化条件判定回路３はノクワーオン検出回路１
及びリセットスイッチ２からの出力信号を監視し、リセ
ットスイッチ２による初期化の場合には、　ＣＰＵ　４
に対してメモリ初期化は実行しないことを通達する。Ｏ
Ｒｅ−ト８はパワーオン検出回路１及びリセットスイッ
チ２の出力信号を監視し、どちらかの回路から初期化要
求が出されると、　ＣＰＵ　４に初期化要求が発生した
旨を知らせる。ＣＰＵ　４は０Ｒｆ−）８と初期化条件
判定回路３との出力信号を監視し、メモリの初期化が許
可された場合のみ、メモリ初期化回路５に初期化を実行
させる。メモリ初期化回路５はＣＰＵ　４から初期化実
行命令を受けると、メモリ６に対して初期化を実行する
。

〔発明の効果〕

以上説明したように本発明は、初期化条件判定回路を設
けて、初期化の必要となった発生要因を判定することに
より、メモリの初期化実行の有無を選択可能とし、プロ
グラム暴走時等のリセットスイッチを操作して、メモリ
内容が初期化されないので、メモリ内データによる障害
調査が可能となる。

以下余白

【図面の簡単な説明】

第１図は本発明に係る初期化装置の実施例のブロック図
、第２図は例のブロック図を示す。 １・・・パワーオン検出回路、２・・・リセットスイッ
チ、３・・・初期化条件判定回路、４・・・ＣＰＵ　、
　５・・・メモリ初期化回路、６．７・・・メモリ回路
、８・・・ＯＲダート。 第１図

Claims (1)

【特許請求の範囲】
1. １、電源が投入されたことを検知した電源投入信号を出
   力するパワーオン検出回路と、初期化用のリセットスイ
   ッチと、前記電源投入信号とリセットスイッチからの信
   号とを受け、前記電源投入信号を受けた場合のみ出力信
   号を出力する初期化条件判定回路と、該初期化条件判定
   回路の出力信号に基づいて、制御信号を出力するプロセ
   ッサと、該制御信号を受けて、メモリを初期化するメモ
   リ初期化回路とを有するメモリ初期化装置。