JPH01143769A - パルスアーク溶接機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はパルスアーク溶接機に関し、特に溶接時に発生
するスパッタ量を低減できる溶接電流波形の制御に関す
るものである。

従来の技術 消耗性ワイヤ電極を用いるパルスアーク溶接法は、第６
図Ｃ＆）に示すような溶接電流波形を使用し、臨界電流
よりも大きいパルス電流を周期的に与えて強制的に溶接
ワイヤから溶滴を離脱させ、安定なスプレー移行を実現
させ、低スパツタ化を計る溶接法として薄板の溶接はも
とよシ各種厚板の溶接にも広く利用されている。

第６図（ＩＬ）はアーク長が長い場合の溶接電流波形と
溶滴移行現象との対応を示したもので、第６図（′ｂ）
はアーク長が短い場合の対応を示したものである。２２
は溶接ワイヤ、２３は溶滴、２４はアーク、１ｏは溶接
母材である。

第６図（ａ）のアーク長が長い場合は連正なピーク電流
、ベース電流、パルス幅、パルス周期に設定しておけば
、１〜４のタイミングに示すととく１パルス電流で１ド
ロツプの溶滴移行が規則正しく〈シ返され、スパッタの
発生の少ない良好な溶接ができる。

発明が解決しようとする問題点 しかし、高速溶接の場合、アンダーカットなどの溶接欠
陥を防止するために平均アーク電圧を下げ、アーク長を
短くするが、この時第６図（ｂ）に示すごとくパルス電
流の立ち下り部２、あるいけベース電流期間３で溶滴と
溶接母材間の短絡が生じ、特に何らかの原因で溶接ワイ
ヤ２２の突出長および溶接ワイヤ送給速度に変動を生じ
ると、短絡している時間が長くなり、次のパルスの立ち
上り部分４で強制的に短絡を開放し、アーク再生をする
ため、溶融プール及び溶接ワイヤから溶融金属２６がス
パッタとして飛散する。

第６図（ｂ）の場合の飛散するスパッタは大粒で、溶接
母材、ノズルなどに付着しやすく、溶接母材に付着した
スパッタはビード外観不良となり、ノズルに付着し念ス
パッタはガスシールド性を低下させ、いずれの場合もス
パッタ除去作業による稼動率の低下を招いていた。

本発明は上記のような問題点を解決し、例えば短アーク
長でベース電流期間で溶接ワイヤと溶接母材間に長期間
の短絡が生じた場合でも大粒のスパッタの発生が少なく
、溶滴移行が確実に行なわれ、かつアーク長を安定にす
ることができ、溶接ワイヤ突出長さおよび溶接ワイヤ送
給速度の変動に強く、よシ高速な溶接が可能なパルスア
ーク溶接機を提供することを目的とする。

問題点を解決するための手段 上記問題点を解決するため、本発明のパルスアーク溶接
機は溶接ワイヤと溶接母材との間に、周期的にパルス電
流とベース電流を交互に供給し、アークを発生させて溶
接を行なうパルスアーク溶接機において、前記溶接ワイ
ヤと溶接母材との短絡もしくはアークを判別する短絡、
アーク判別回路と、この短絡、アーク判別回路の出力が
入力される計時回路と、この計時回路の出力が入力され
るパルス電流とベース電流の期間を区分するパルス信号
回路と、このパルス信号回路の出力が入力されるパルス
電流とベース電流の電流設定回路、およびＰＷＭ制御の
ためのパルス電流とベース電流の点弧バイアス回路と、
この電流設定回路の出力が電流波形を決める電流指令と
して反転端子に入力され、非反転端子には溶接電流の電
流検出回路の出力が入力されるコンパレータ回路と、こ
のコンパレータ回路の出力、および前記点弧バイアス回
路の出力とが入力されるＰＷＭ制御回路とを具備し、ベ
ース電流期間で短絡が一定時間あった場合、短絡開放の
ために直ちに次のパルス電流を立ち上げ、この短絡開放
のパルス電流の立ち上り時点から以降のパルス電流の立
ち上りは短絡がない場合の定常周期で立ち上げるようＫ
してなるものである。

作用 上記手段において、ベース電流期間で短絡が一定時間あ
った場合、短絡開放のために直ちに次のパルス電流を立
ち上げ、この短絡開放のパルス電流の立ち上り時点から
以降のパルス電流の立ち上りは、短絡がない場合の定常
周期で立ち上るようにするので、短絡時間を短くできア
ーク再生タイミングを早められるので大粒のスパッタの
発生を少なくすることができる。

また１次のパルス電流のパルス幅が短絡開放させるだけ
のパルス幅でなくワイヤ先端の溶滴を溶滴移行させるの
に十分な幅があるので溶滴移行が確実に行なわれる。

さらに、短絡開放のパルス電流の立ち上り時点から以降
のパルス電流の立ち上りが短絡がない場合の定常周期で
立ち上るので溶滴移行が規則正しく続行されアーク長を
安定にすることができる。

実施例 以下、第１図〜第６図を参照して本発明の一実施例を説
明する。

第１図は本発明のパルスアーク溶接機のブロック構成図
、第２図は他の構成での本発明のパルスアーク溶接機の
ブロック構成図、第３図はベース期間で短絡が生じた場
合のスパッタの発生を少なくするための制御溶接電流波
形で（ａ）は従来例、（ｂ）は本発明の一実施例を示す
。

第４図は本発明のスパッタの°発生を少なくするための
種々の制御溶接電流波形例を示す。

第６図は本発明の第４図の制御溶接電流波形を適用した
場合のスパッタ発生量を示したものである。

まずｆａ１図について説明すると、３φムＣｊ２００Ｖ
は整流器１で整流された後平滑回路２で平滑され、平滑
された直流電圧はパワートランジスタなどを用いたイン
バータ回路３に与えられる。

溶接トランス４はインバータ回路３で制御され、溶接ト
ランス４０２次側に得られた電圧は整流器６で整流され
、リアクタ６で平滑されて溶接出力となシ、溶接ワイヤ
２２と溶接母材１ｏ間に供給される。

溶接ワイヤリール７からの溶接ワイヤ２２は、ワイヤ送
給ローラ８により送られ、溶接トーチの給電チップよシ
給電され、溶接母材１０との間でアークを発生する。

溶接ワイヤ２２と溶接母材１ｏとの短絡もしくはアーク
状態は、短絡アーク判別回路１１で判別され、短絡した
場合短絡、アーク判別回路１１の出力は計時回路１２に
入力される。

計時回路１２は短い時間（例えば１〜３ｍＢなど）をカ
ウントした後、計時回路１２０田方はパルス信号回路１
３および１パルス信号発生回路１４に入力される。

計時回路１２の出力がパルス信号回路１３に入力される
と、パルス信号回路１３ＩＩ′ｉ内部でパルス幅基準電
圧とプートストラップ回路の出力とが入力されるコンパ
レークなどでパルス信号を詐取しているが、このプート
スートラップ回路が計時回路１２の出力で直ちにリセッ
トされる。

プートストラップ回路がリセットされると、パルス信号
回路１３の出力（パルス信号）が立ち上ると同時に、パ
ルス周期の時間もパルス信号回路１３で、計時回路１２
の出力がパルス信号回路１３に入力された時点よシ再度
カウントし直される。

パルス信号回路１３．、の出力は電流設定回路１５に入
力される。

電流設定回路１６からの出力は基本パルス波形の電流指
令信号としてパルス波形変換回路１７に入力される。

一方、計時回路１２の出力が１パルス信号発生回路１４
に入力されると、１パルス信号発生回路１４は計時回路
１２の出力が１パルス信号発生回路１４に入力された時
点よシ、パルス電流とベース電流の１周期のみの信号を
発生し、１パルス信号発生回路１４の出力は、パルス波
形変換回路１７に入力される。パルス波形変換回路１７
は、前述の電流設定回路１６からの信号と、１パルス信
号発生回路１４からの信号により、最終の電流波形を決
める電流指令信号を出力する。

パルス波形変換回路１７の出力はコンパレータ回路１８
の反転端子に入力され、コンパレータ回路１８の非反転
端子には、電流検出回路１９の出力が、入力される。

コンパレータ回路１８の出力はＰＷＭ制御回路２ｏに入
力される。

また、パルス信号回路１３の出力は１点弧バイアス回路
１６にも入力され、点弧バイアス回路１６の出力はＰＷ
Ｍ制御回路２ｏに入力される。

ＰＷＭ制御回路２０の出力は、ベースドライブ回路２１
に入力されベースドライプ回路２１の出力は、インバー
タ回路３に入力され、インバータ回路３のパワートラン
ジスタを駆動する。

第２図について説明すると、ｆｊＪ２図は第１図の１パ
ルス信号発生回路１４、およびパルス波形変換回路１７
がない構成としたもので、電流設定回路１６の出力を直
接コンパレータ回路１８の反転端子に与えるようにした
もので、短絡が一定時間あった場合、短絡開放のために
直ちに次のパルス電流立 ものである。

第３図について説明すると、＠３図（ａ）は従来の一実
施例で、■の時点で短絡が生じた場合、ＴＤの遅延時間
後Ｋ、短絡開放のためにｌ１１２なる電流を供給し、ア
ーク再生すればＩＢ２の供給をやめるというものである
。アーク再生後の次のパルス電流は１１１２に関係なく
１周期τの時間後に立ち上る。

それに対して、第３図（１））は大発明の一実施例で■
の時点で短絡が生じた場合、ＴＤ／の遅Ｃ時間後に、短
絡開放のために次のパルス電流を立ち上げたものである
。また、この場合の周期はＴ′である。

第３図中）の場合のスパッタを少なくするための溶接電
流波形の電流指令信号は、ｆａ２図の電流設定回路１６
よシ出力される。

また、第４図について説明すると、ｆａ４図の種種の制
御溶接電流波形（短絡開放のパルス電流）も、（ＩＬ）
は第２図電流設定回路１６より、　（ｂ）、　（（１）
はｆａ１図パルス波形変換回路１７よりの出力の電流指
令信号によシ実現したものであシ、（ＩＬ）の基本波形
に対し、（ｂ）はパルス幅をｔｗ’と変えたもの、（（
１）は立ち上り傾斜をｔｒ’と変えたものを示す。

（ＩＬ）の基本波形に対して（ｂ）、　（ｏ）と各々あ
るいは、これらを組み合せて変えて実施できる。

第５図について説明すると、人はベース期間中で、短絡
が生じても何ら対応しない場合の従来のスパッタ発生量
を示し、Ｂけ第４図（ａ）の基本波形を短絡が生じた場
合、第２図（′ｂ）のτｂ′後に、立ち上げた場合のス
パッタ発生量を示し、同様にＣは第４図（Ｃ）の波形を
立ち上げた場合、ＤはｔＪＣ４図（０と中）の波形を取
シ入れて立ち上げた場合のスパッタ発生量を示す。

第５図の結果でＣは立ち上り傾斜を基本波より緩やかに
したため短絡開放時に飛散する微少スパッタをＢより少
なくすることができ、Ｄは立ち上り傾斜を基本波よシ緩
やかにし、かつパルス幅を基本波よシ広げたため、Ｃに
対してパルス電流立ち下り時、溶滴移行で時折発生する
微少スパッタをさらに少なくすることができたものであ
る。

なお、第３図（ｂ）で短絡開放のパルス電流の立ち上り
時点から以降のパルス電流の立ち上りは短絡がない場合
の定常周期よりも短い、あるいは長い特定周期とし、特
定周期の期間は１パルス電流の１サイクルのみとする。

あるいは特定サイクル数だけ続け、その後定常周期に切
換えるようにしてもよい。

また、第４図の制御溶接電流波形（短絡開放のパルス電
流）としてこれ以外のもの、例えばピーク値を変える、
あるいけ立ち上り時ピーク値を２段に変えるものも考え
られる。

さらに、第４図の制御溶接電流波形（短絡開放のパルス
電流）のパルス幅、立ち上り、立ち下り傾斜、第１図の
計時回路１２の遅れ時間、特定周期および特定周期の期
間は溶接ワイヤ送給速度。

平均アーク電圧、溶接ワイヤ径、溶接シールド°ガス、
溶接母材の材質の関数として設定することは轟然考えら
れる。

さらに、上述の関数として設定したパルス幅。

立ち上り、立ち下り傾斜、遅れ時間、特定周期および特
定周期の期間は短絡時の状態、即ち短絡電流、短絡電圧
の大きさや変化率の状態でも設定し直すことも考えられ
る。

即ち、短絡状態判別回路（図示せず）なるものを設け、
その出力を第１図パルス波形変換回路１７゜計時回路１
２およびパルス信号回路１３に入力し設定し直しすれば
よい。

発明の効果 以上述べ比ごとく、本発明によればベース期間中で短絡
が生じた場合、必要最小限の設定時間後に直ちに次のパ
ルス電流を立ち上げるので、短絡が生じても短絡時間を
短くするととができ、アーク再生タイミングを早められ
るので、大粒のスパッタの発生を少なくすることができ
る。

また短絡を開放し、アーク再生させるための電流を次の
パルス電流を先に立ち上げることで、代用しているので
、短絡が生じた場合、次のパルス電流は短絡を開放しア
ークを再生させる働きと１パルス電流１ドロツプの溶滴
移行を実施する働きとを同時に行なうことができ溶滴移
行が確実に行なえる。さらに、短絡が開放しアーク再生
したパルス電流の立ち上り時点から以降のパルス電流の
立ち上り周期が短絡がない場合の定常周期となり直ちに
元に戻すことができるので溶滴移行が規則正しく続行で
き、アーク長の安定した溶接が可能となる。

それに対して、第３図（！Ｌ）に示す１．２を供給し短
絡開放と、アーク再生を行なうものは、短絡時点が次の
パルス電流の立ち上り近くになると、１．２の後にＩ、
が引き続いて供給されるので、この場合供給エネルギー
過大となって溶接ワイヤ、および溶融プールからスパッ
タが飛散するとともＫ、アーク長大になシ場合によって
はチップが融着することもある。また、供給エネルギー
過大とならないように１１１２を小さく設定すると確実
に短絡開放し、アーク再生することができない場合もあ
った。

また、従来のもう一つの方法として、アーク再生を持っ
て次のパルス電流を立ち上げる。

アーク再生しない場合は最大遅延時間後Ｋ、強制的に次
のパルス電流を立ち上げるというものもあったが、アー
ク再生しない場合、溶接ワイヤがより溶融プールに突込
み侵入するので、その状態で次のパルス電流が立ち上る
と大粒のスパッタが生じ、溶融プールもかく乱されこれ
もスパッタ発生の原因となった。

それに対して、本発明のものは必要最小限の設定時間後
に、速やかに立ち上げるので溶融プールへの溶接ワイヤ
の突込み量はほとんどなく短絡が開放されアーク再生し
ても大粒のスパッタの発生はな〈従来の欠点は除去され
る。さらに本発明はアークスタート、タッチスタートに
ついても原理。

構成上十分効果が期待できる。また、本発明はインバー
タ回路のスイッチング素子としてパワートランジスタを
用いた例を上げたが、スイッチング素子としてＳ　ＣＲ
４九はパｒ７−ＭＯ８ＦＸ’ｌ’などにも適用できる。

さらに本発明で述べた例は、溶接トランスの一次例にス
イッチング素子を設は九場合であったが、溶接トランス
の２次例にスイッチング素子を設けて制御するチ冒フパ
制御方式のものについても適用できる。

【図面の簡単な説明】

ＷＥ１図は本発明の一実施例を示すパルスアーク溶接機
のブロック構成図、第２図は本発明の他の実施例を示す
パルスアーク溶接機のブロック構成図、ｍｓ図はベース
期間で短絡が生じた場合のスパッタの発生を少なくする
ための制御溶接電流波形図、ｙａ４図は本発明のスパッ
タの発生を少なくするための種々の制御溶接電流波形図
、第５図は１１４図の制御溶接電流波形を適用した場合
のスノくツタ発生量を示す特性図、第６図は溶接電流波
形と溶滴移行現象との対応を示し九波形図である。 １１・・・・・・短絡アーク判別回路、１２・・・・・
・計時回路％１３−・・・・・パルス信号回路、１４・
・・・・Φ１パルス信号発生回路、１６・・・・・・電
流設定回路、１Ｂ・・・・・・コンパレータ回路、１９
・・・・・・電流検出回路、２０・・・・・・ＰＷＭ制
御回路、２１・・・・・・ベース間ライプ回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名へ　
　　く Ｕ） ！が 七− 派　　　　　　　　　　　　　　　　　　　・−・浩ひ
も匈耐園ｍｌ遭 ＜Ｄ　　　　　−べ 線板 ；

Claims (5)

【特許請求の範囲】
1. （１）溶接ワイヤと溶接母材との間に、周期的にパルス
   電流とベース電流を交互に供給し、アークを発生させて
   溶接を行なうパルスアーク溶接機において、前記溶接ワ
   イヤと溶接母材との短絡もしくはアークを判別する短絡
   アーク判別回路と、この短絡アーク判別回路の出力が入
   力される計時回路と、この計時回路の出力が入力される
   パルス電流とベース電流の期間を区分するパルス信号回
   路と、このパルス信号回路の出力が入力されるパルス電
   流とベース電流の電流設定回路と、ＰＷＭ制御のための
   パルス電流とベース電流の点弧バイアス回路と、この電
   流設定回路の出力が電流波形を決める電流指令として反
   転端子に入力され、非反転端子には溶接電流の電流検出
   回路の出力が入力されるコンパレータ回路と、このコン
   パレータ回路の出力および前記点弧バイアス回路の出力
   とが入力されるＰＷＭ制御回路とを具備し、ベース電流
   期間で短絡が一定時間あった場合、短絡開放のために直
   ちに次のパルス電流を立ち上げ、この短絡開放のパルス
   電流の立ち上ク時点から以降のパルス電流の立ち上りは
   短絡がない場合の定常周期で立ち上げるようにしたこと
   を特徴とするパルスアーク溶接機。
2. （２）ベース電流期間で短絡があった場合、一定時間計
   時後、短絡開放のために次のパルス電流を立ち上げるよ
   うにしたことを特徴とする特許請求の範囲第１項記載の
   パルスアーク溶接機。
3. （３）計時回路の出力が入力されるパルス電流とベース
   電流が交互にくり返す、周期のみの信号を出力する１パ
   ルス信号発生回路と、この１パルス信号発生回路の出力
   と、電流設定回路の出力とが入力されるパルス波形変換
   回路とを設け、このパルス波形変換回路の出力をコンパ
   レータ回路の反転端子に入力するように構成し、このパ
   ルス波形変換回路には、パルス電流のパルス幅設定回路
   、立ち上り、立ち下り傾斜設定回路を具備した特許請求
   の範囲第１項または第２項記載のパルスアーク溶接機。
4. （４）短絡開放のパルス電流の立ち上り時点から以降の
   パルス電流の立ち上りは、短絡がない場合の定常周期よ
   りも短い、あるいは長い特定周期とし、特定周期の期間
   は１パルス電流の１サイクルのみ、あるいは特定サイク
   ル数だけ続けるようにし、その後定常周期に切換えるよ
   うにしたことを特徴とする特許請求の範囲第１項または
   第２項または第３項記載のパルスアーク溶接機。
5. （５）パルス波形変換回路に具備されたパルス幅設定回
   路のパルス幅値、立ち上り、立ち下り傾斜設定回路の傾
   斜値、計時回路の遅れ時間値、特定周期値および特定周
   期の期間値は溶接ワイヤ送給速度、平均アーク電圧、溶
   接ワイヤ径、溶接シールドガス、溶接母材の材質の関数
   であることを特徴とする特許請求の範囲第１項または第
   ２項または第３項または第４項記載のパルスアーク溶接
   機。