JPH01141439A - ネットワーク分岐装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はデータ伝送網に用いる分岐装置の改良に関する
。

〈従来の技術〉 第３図はこの種の分岐装置の従来例を示す。例えば、光
ファイバとツイストペアケーブルのような種類の異なる
伝送媒体Ａ、Ｂ間でデータ送信の分岐を行なう場合、信
号の伝送方向を検出して送信方向を制御することにより
、分岐における伝送の混乱を防止する必要がある。図中
、伝送媒体Ａがドライバ・レシーバ１０１を介してＣＰ
Ｕ１０３に接続され、伝送媒体Ｂがドライバ・レシーバ
１０２を介してＣＰＵ１０３に接続されている。ＣＰＵ
１０３では、信号の伝送方向の判別を行なうことにより
、信号分岐の方向制御を行なう。

〈発明が解決しようとする問題点〉 上述の従来の分岐装置では、ＣＰＵが用いられるので、
構成が複雑化するとともに、ソフトウェアにて処理され
る部分が有るため、処理動作にどうしても遅れが生じる
という問題があった。

く問題点を解決するための手段〉 本発明に係るネットワーク分岐装置は、データ伝送網の
３つの側の信号受信の方向を検知する検知手段と、この
信号受信の方向の検知に応じて３つの側の送受信を制御
する制御手段とを備える。

〈作用〉 本発明に係るネットワーク分岐装置は、信号受信の方向
を検知し、この信号受信の方向に応じて伝送網の３方向
の送受信を制御する。

〈実施例〉 第１図は本実施例のネットワーク分岐装置のブロック構
成を示す。図中、１．２．３は３方向のデータ伝送路、
４，５．６は３方向の送受信回路、７．８．９は３方向
の受信信号検知回路、１０゜１１．１２は３方向の入出
力制御回路、１３はデータ転送回路である。

送受信回路４．５．６は、夫々ドライバとレシーバ（図
示せず）から構成され、送受信回路４はＡ側の伝送路１
との間でデータの送受信°を行ない、送受信回路５はＢ
側の伝送路２との間でデータの送受信を行ない、送受信
回路６はＣ側の伝送路３との間でデータの送受信を行な
う。

信号検知回路７は、送受信回路４の出力により伝送路１
からの信号受信を検知する。信号検知回路８は、送受信
回路５の出力により伝送路２からの信号受信を検知する
。信号検知回路９は、送受信回路６の出力により伝送路
３からの信号受信を検知する。

入出力制御回路１０は、信号検知回路８または信号検知
回路９の検知に対応して送受信回路４の送信と受信を切
り換える。入出力制御回路１１は、信号検知回路７また
は信号検知回路９の検知に対応して送受信回路５の送信
と受信を切り換える。

入出力制御回路１２は、信号検知回路７または信号検知
回路８の検知に対応して送受信回路６の送信と受信を切
り換える。データ転送回路１３は、３方向の送受信回路
４．　５．　６間のデータ転送の経路となる。

このネットワーク分岐装置では、Ａ側の伝送路１からデ
ータを受信したときは、Ｂ側の伝送路２とＣ側の伝送路
３へ受信したデータを出力し、Ｂ側の伝送路２からデー
タを受信したときはＡ側の伝送路１とＣ側の伝送路３へ
受信したデータを出力し、Ｃ側の伝送路３からデータを
受信したときはＡ側の伝送路１とＢ側の伝送路２へ受信
したデータを出力する。

例えば、Ａ側の伝送路１から信号を受信したときは、送
受信回路４の出力から信号検知回路７が信号受信を検知
し、この検知信号をＢ側の入出力制御回路１１とＣ側の
入出力制御回路１２へ与える。入出力制御回路１１は、
この検知信号を受けると、送受信回路５のドライバをア
クティブにして送信状態にする。また、入出力制御回路
１２は、検知信号を受けると、送受信回路６のドライバ
をアクティブにして送信状態にする。そして、Ａ側の伝
送路１から続いて受信したデータは、データ転送回路１
３を介し、送受信回路５からＢ側の伝送路２へ出力され
るとともに、送受信回路６からＣ側の伝送路３へ出力さ
れる。

同様に、Ｂ側の伝送路２から信号を受信したときには、
信号検知回路８がこれを検知し、入出力制御回路１０に
より送受信回路４が送信状態にされるとともに、入出力
制御回路１２により送受信回路６が送信状態にされる。

そして、Ｂ側から続いて受信したデータは、データ転送
回路１３を経て送受信回路４と送受信回路６へ送られ、
送受信回路４からＡ側の伝送路１へ出力されるとともに
、送受信回路６からＣ側の伝送路３へ出力される。

Ｃ側の伝送路３からデータを受信したときは、同様の方
法で、Ａ側の伝送路１とＢ側の伝送路２へ受信したデー
タが出力される。

第２図は本発明の応用例を示す。この回路は、伝送路と
ノードとの分岐に用いられる。この場合、ノードはＣＰ
Ｕ２３により構成され、この分岐回路を介して伝送路２
１と伝送路２２に接続されている。

Ａ側の送受信回路２４はドライバ２４ａとレシーバ２４
ｂとから構成され、Ｂ側の送受信回路２５はドライバ２
５ａとレシーバ２５ｂとから構成される。フリップフロ
ップ２７は、Ａ側伝送路２１から信号を受信したとき、
レシーバ２４ｂの出力によってセントされる。また、フ
リップフロップ２８は、Ｂ側転送路２２から信号を受信
したとき、レシーバ２５ｂの出力によってセットされる
。

フリップフロップ２７のＱ出力とＣＰＵ２３のｉ　／　
Ｏ出力とがゲー）Ｇ５を介して送受信回路２５のドライ
バとレシーバへ与えられ、フリップフロップ２８のＱ出
力とＣＰＵ２３のｉ１０出力とがゲートＧ４を介して送
受信回路２４のドライバとレシーバへ与えられる。単安
定マルチパイプレーク３２は、受信データの１フレーム
ごとにフリップフロップ２７．２８をリセットする信号
を出力する。

この回路では、Ａ側の伝送路２１から信号を受信したと
き、レシーバ２４ｂの出力によってフリップフロップ２
７がセットされ、このフリップフロップ２７のＱ出力が
ゲートＧ５を介して送受信回路２５へ与えられ、送受信
回路２５のドライバ２５ａがアクティブになる。そして
、Ａ側の伝送路２１から受信したデータは、送受信回路
２４のレシーバ２４ｂからゲートＧ２を介して送受信回
路２５のドライバ２５ａへ送られ、このドライバ２５ａ
からＢ側転送路２２へ出力されるとともに、ゲートＧ３
を介してＣＰＵ２３へ転送される。受信データの１フレ
ームの転送が終了したときには、単安定マルチバイブレ
ータ３２から出力されるパルスによってフリップフロッ
プ２７がリセットされる。

Ｂ側の伝送路２２から信号を受信したときには、レシー
バ２５ｂの出力によってフリップフロップ２８がセット
され、そのＱ出力がゲートＧ４を介して送受信回路２４
へ与えられ、ドライバ２４ａがアクティブになる。その
後、Ｂ側の伝送路２２から受信したデータは、送受信回
路２５のレシーバ２５ｂからゲー）Ｇｌを介して送受信
回路２４のドライバ２４ａへ送られ、このドライバ２４
ａからＡ側転送路２１へ出力されるとともに、ゲー）Ｇ
３を介してＣＰＵ２３へ転送される。

ＣＰＵ２３からデータが出力されるときは、まずＣＰＵ
２３からのｉ　／　Ｏ出力によって送受信回路２４のド
ライバ２４ａと送受信回路２５のドライバ２５ａとがア
クティブになる。続いてＣＰＵ２３から出力されたデー
タは、ゲートＧ１を介して送受信回路２４のドライバ２
４ａからＡ側転送路２１へ出力されるとともに、ゲート
Ｇ２を介して送受信回路２５のドライバ２５ａからＢ側
転送路２２へ出力される。

〈発明の効果〉 以上説明したように、本発明においては、信号受信の方
向を検知し、この信号受信の方向に応じて伝送網の３方
向の送受信を制御するようにしたので、従来のようにＣ
ＰＵを必要とせず、したがってハードウェアが簡単化で
きるとともに、ソフトウェアが存在しないことから、高
速の動作が可能である。

【図面の簡単な説明】

第１図は本発明実施例のブロック構成を示す図、第２図
は本発明の応用例の回路構成を示す図、第３図は従来例
の構成を示す図である。 １．２．３・・・伝送路 ４、　５．　６・・・送受信回路 ７．８．９・・・信号検知回路 １０．１１．１２・・・入出力制御回路１３・・・デー
タ転送回路

Claims (1)

【特許請求の範囲】
1. データ伝送網の第１の側の信号受信を検知する第１の信
   号検知手段と、データ伝送網の第２の側の信号受信を検
   知する第２の信号検知手段と、データ伝送網の第３の側
   の信号受信を検知する第３の信号検知手段と、上記第２
   の信号検知手段または上記第３の信号検知手段の検知に
   応じてデータ伝送網の第１の側の送受信を制御する第１
   の送受信制御手段と、上記第１の信号検知手段または上
   記第３の信号検知手段の検知に応じてデータ伝送網の第
   ２の側の送受信を制御する第２の送受信制御手段と、上
   記第１の信号検知手段または上記第２の信号検知手段の
   検知に応じてデータ伝送網の第３の側の送受信を制御す
   る第３の送受信制御手段とを備えたことを特徴とするネ
   ットワーク分岐装置。