JPH01138888A - 映像信号発生回路 - Google Patents
映像信号発生回路Info
- Publication number
- JPH01138888A JPH01138888A JP62298428A JP29842887A JPH01138888A JP H01138888 A JPH01138888 A JP H01138888A JP 62298428 A JP62298428 A JP 62298428A JP 29842887 A JP29842887 A JP 29842887A JP H01138888 A JPH01138888 A JP H01138888A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal scanning
- output
- scanning signal
- video signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 108010076504 Protein Sorting Signals Proteins 0.000 claims abstract description 8
- 230000010355 oscillation Effects 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像信号を発生させるための映像信号発生回
路、特に、映像用半導体集積回路の試験用信号源として
、標準的な信号だけでなく特殊な信号もプログラマブル
に作成できる回路構成に関するものである。
路、特に、映像用半導体集積回路の試験用信号源として
、標準的な信号だけでなく特殊な信号もプログラマブル
に作成できる回路構成に関するものである。
従来の技術
従来は、第３図にブロック図で示すように、１フレーム
を１周期とするパターンジェネレータを構成し、ロジッ
ク信号レベルの各種タイミング信号及び映像信号を得て
いた。第４図に１フレームの映像信号を波形図で示すが
、ＮＴＳＣ方式の場合、水平走査線数が５２５本、１秒
間に３０枚の画面を飛越走査で作っており、２回の垂直
走査で完全な１枚の画面（１フレーム）ができ上かって
いる。発生している映像信号が静止画の場合、３０秒を
１周期とする信号となる。この信号をディジタルパター
ンによって発生させるわけであるが、１水平走査を十分
に細かい分解能で表示するの分解能で表示させるとする
と６４Ｘ５２５＝に発生させることになる。
を１周期とするパターンジェネレータを構成し、ロジッ
ク信号レベルの各種タイミング信号及び映像信号を得て
いた。第４図に１フレームの映像信号を波形図で示すが
、ＮＴＳＣ方式の場合、水平走査線数が５２５本、１秒
間に３０枚の画面を飛越走査で作っており、２回の垂直
走査で完全な１枚の画面（１フレーム）ができ上かって
いる。発生している映像信号が静止画の場合、３０秒を
１周期とする信号となる。この信号をディジタルパター
ンによって発生させるわけであるが、１水平走査を十分
に細かい分解能で表示するの分解能で表示させるとする
と６４Ｘ５２５＝に発生させることになる。
第３図のブロック図の構成を説明する。映像信号発生の
クロック信号となるパルス発生器１の出力を、ディジタ
ルパターンのシーケンスを発生さＪ、査期間の分解能）
のバイナリカウンタ９の入力端子９１に入力する。その
カウンタ出力端子９２の出力を、１フレ一ム間の映像信
号のパターンデー・夕を順番に格納したメモリ１０のア
ドレス入力端子１０１に入力する。メモリ１０の出力端
子１０２より出力される映像信号パターンをラッチ７に
入力し、クロック信号でトリガする。ラッチ７にラッチ
された出力から各種タイミング信号ならびに、ＤＡコン
バータ８でＤＡ変換して映像信４を得ることができる。
クロック信号となるパルス発生器１の出力を、ディジタ
ルパターンのシーケンスを発生さＪ、査期間の分解能）
のバイナリカウンタ９の入力端子９１に入力する。その
カウンタ出力端子９２の出力を、１フレ一ム間の映像信
号のパターンデー・夕を順番に格納したメモリ１０のア
ドレス入力端子１０１に入力する。メモリ１０の出力端
子１０２より出力される映像信号パターンをラッチ７に
入力し、クロック信号でトリガする。ラッチ７にラッチ
された出力から各種タイミング信号ならびに、ＤＡコン
バータ８でＤＡ変換して映像信４を得ることができる。
発明が解決しようとする問題点
このような従来例では、各種タイミング信号や映像信号
を発生させる場合、十分な分解能を得るためには、１フ
レームの周波数３０Ｈｚ（ＮＴＳＣ方式）に対してパタ
ーン発生用のクロック数を非常に高くする必要があるた
め、パターン発生用に膨大なメモリを必要とした。例え
ば、ＮＴＳＣ方式で１水平走査期間の分解能をτＴとし
、ディジタル出力を１６ビツトとして、ディジタルパタ
ーンを発生させるとすると、必要なメモリは、６４ｘ５
２５ｘ１６＝５３７６００ ［ビット］となる。本発明
は、かかる点に鑑み、少量のメモリでなおかつ容易に映
像信号を発生させる回路を提供することを目的としてい
る。
を発生させる場合、十分な分解能を得るためには、１フ
レームの周波数３０Ｈｚ（ＮＴＳＣ方式）に対してパタ
ーン発生用のクロック数を非常に高くする必要があるた
め、パターン発生用に膨大なメモリを必要とした。例え
ば、ＮＴＳＣ方式で１水平走査期間の分解能をτＴとし
、ディジタル出力を１６ビツトとして、ディジタルパタ
ーンを発生させるとすると、必要なメモリは、６４ｘ５
２５ｘ１６＝５３７６００ ［ビット］となる。本発明
は、かかる点に鑑み、少量のメモリでなおかつ容易に映
像信号を発生させる回路を提供することを目的としてい
る。
問題点を解決するための手段
本発明は、上記問題点を解決するため、１フレ一ム間の
映像信号が水平走査線信号の積み重ねであることに注目
し、１フレ一ム間の映像信号を発生させるのに必要なＮ
種類の水平走査信号パターンを用意して、例えばＮＴＳ
Ｃ方式であれば、５２５本の水平走査信号の各々が、Ｎ
種類のうち、、）２・、６パターンを発生させるのかを
設定する水平走査信号シーケンスデータにより選択して
映像信号を発生するものである。
映像信号が水平走査線信号の積み重ねであることに注目
し、１フレ一ム間の映像信号を発生させるのに必要なＮ
種類の水平走査信号パターンを用意して、例えばＮＴＳ
Ｃ方式であれば、５２５本の水平走査信号の各々が、Ｎ
種類のうち、、）２・、６パターンを発生させるのかを
設定する水平走査信号シーケンスデータにより選択して
映像信号を発生するものである。
作用
この発明の構成によると、得られる映像信号は、従来の
映像信号と何ら変わるところな（、パターン発生に必要
なメモリを大幅に削減できる。
映像信号と何ら変わるところな（、パターン発生に必要
なメモリを大幅に削減できる。
実施例
第１図に本発明の一実施例ブロック図を第２図１こその
概念図を示す。第４図に示すように映像信号は、ＮＴＳ
Ｃ方式の場合、１フレーム５２５本の水平走査線から構
成されているが、１水平走査を単位にして分解してみる
と、５２５本の水平走査線はＮ種類（例えば、テレビ画
面に写る水平走査線を全て同じパターンだとすると９種
類）に分類できる。すなわち、第２図の概念図は、Ｎ種
類の水平走査信号をセレクターにより５２５本の水平走
査線が１水平走査線ごとにどの水平走査信号を選択する
か制御してやればＮＴＳＣ方式の１７１ノ・−ムの映像
信号を発生できることを示している。次に、第１図のブ
ロック図の構成について説明する。１は、パルス発生器
で映像信号の１水平走査期間の分解能を決めるもので、
必要分解能を２の指数である一’−（ｎ ：５以上が実
用的）とすｂ るとその発振周波数は、テレビの水平発振周波数ｆＨを
２０倍したものとなる。この原発振を水平走査信号パタ
ーン駆動用の土の第１バイナリ力ｂ ウンタ２の入力端子２１に入力し、出力端子２２の最上
位ビットをさらに水平走査信号シーケンス駆動用の１０
２４の第２のバイナリカウンタ３の入力端子３１に入力
する。そのカウンタ出力端子３２の出力を水平走査信号
シーケンスデータ、つまり、Ｎ種類の水平走査信号パタ
ーンを１プレ一ム間にどのように並べるかというデータ
を格納したメモリ５のアドレスデータ入力端子５１に入
力し、出力端子５２より、出力される水平走査シーケン
スデータと第２のバイナリカウンタ２の出力端子２２の
出力をＮ種類の水平走査信号パターンを格納したメモリ
６のアドレスデータ入力端子の上位６１．下位６２にそ
れぞれ入力する。メモリ６のアドレスデータ入力端子の
上位６１は、Ｎ種類の水平走査信号のうちどれを選択す
るか制御するためのもので、アドレスデータ入力端子の
下位６２は、１水平走査信号パターンを発生させるため
のものである。メモリ６の出力端子６３より出力される
水平走査信号パターンをラッチ７に入力し、原発振であ
るパルス発生器１のクロック信号が第１バイナリカウン
タ２０入力端子２１をトリガするエツジと同一エツジで
ラッチ７をトリガする。インバータ４は、一般的な標準
ロジックでは第１バイナリカウンタ２がネガティブエツ
ジで、ラッチ（Ｄタイプフリップフロップ）７がポジテ
ィブエツジでそれぞれトリガされるため、これらの極性
を合わせるためのものである。同一エツジでトリガする
場合、第１．第２バイナリカウンタ２，３とメモリ５，
６による累積遅延時間は、原発振の一周期分近（まで許
される。ラッチ７にラッチされた出力は、そのままロジ
ックレベルの各種タイミング信号として使用したり、ま
た、ＤＡコンバータ８でＤＡ変換して映像信号として使
用できる。
概念図を示す。第４図に示すように映像信号は、ＮＴＳ
Ｃ方式の場合、１フレーム５２５本の水平走査線から構
成されているが、１水平走査を単位にして分解してみる
と、５２５本の水平走査線はＮ種類（例えば、テレビ画
面に写る水平走査線を全て同じパターンだとすると９種
類）に分類できる。すなわち、第２図の概念図は、Ｎ種
類の水平走査信号をセレクターにより５２５本の水平走
査線が１水平走査線ごとにどの水平走査信号を選択する
か制御してやればＮＴＳＣ方式の１７１ノ・−ムの映像
信号を発生できることを示している。次に、第１図のブ
ロック図の構成について説明する。１は、パルス発生器
で映像信号の１水平走査期間の分解能を決めるもので、
必要分解能を２の指数である一’−（ｎ ：５以上が実
用的）とすｂ るとその発振周波数は、テレビの水平発振周波数ｆＨを
２０倍したものとなる。この原発振を水平走査信号パタ
ーン駆動用の土の第１バイナリ力ｂ ウンタ２の入力端子２１に入力し、出力端子２２の最上
位ビットをさらに水平走査信号シーケンス駆動用の１０
２４の第２のバイナリカウンタ３の入力端子３１に入力
する。そのカウンタ出力端子３２の出力を水平走査信号
シーケンスデータ、つまり、Ｎ種類の水平走査信号パタ
ーンを１プレ一ム間にどのように並べるかというデータ
を格納したメモリ５のアドレスデータ入力端子５１に入
力し、出力端子５２より、出力される水平走査シーケン
スデータと第２のバイナリカウンタ２の出力端子２２の
出力をＮ種類の水平走査信号パターンを格納したメモリ
６のアドレスデータ入力端子の上位６１．下位６２にそ
れぞれ入力する。メモリ６のアドレスデータ入力端子の
上位６１は、Ｎ種類の水平走査信号のうちどれを選択す
るか制御するためのもので、アドレスデータ入力端子の
下位６２は、１水平走査信号パターンを発生させるため
のものである。メモリ６の出力端子６３より出力される
水平走査信号パターンをラッチ７に入力し、原発振であ
るパルス発生器１のクロック信号が第１バイナリカウン
タ２０入力端子２１をトリガするエツジと同一エツジで
ラッチ７をトリガする。インバータ４は、一般的な標準
ロジックでは第１バイナリカウンタ２がネガティブエツ
ジで、ラッチ（Ｄタイプフリップフロップ）７がポジテ
ィブエツジでそれぞれトリガされるため、これらの極性
を合わせるためのものである。同一エツジでトリガする
場合、第１．第２バイナリカウンタ２，３とメモリ５，
６による累積遅延時間は、原発振の一周期分近（まで許
される。ラッチ７にラッチされた出力は、そのままロジ
ックレベルの各種タイミング信号として使用したり、ま
た、ＤＡコンバータ８でＤＡ変換して映像信号として使
用できる。
これらのラッチ出力のうち１ビツトを水平走査信号シー
ケンス発生用の第２バイナリカウンタ３のクリア端子３
３に入力し、カウンタリセット用として使用し、最終水
平走査信号パターン（ＮＴＳＣなら５２５本目）の２０
クロツク目でリセットすることにより、１フレ一ム間の
映像信号を得ることができる。
ケンス発生用の第２バイナリカウンタ３のクリア端子３
３に入力し、カウンタリセット用として使用し、最終水
平走査信号パターン（ＮＴＳＣなら５２５本目）の２０
クロツク目でリセットすることにより、１フレ一ム間の
映像信号を得ることができる。
発明の効果
以上述べてきたように、本発明によれば映像信号の発生
回路においてパターン発生用のメモリを従来例に比べて
５２５倍と大幅に削減でき、水平走査信号シーケンスデ
ータ用のメモリ追加は、５２５ Ｘ （Ｌｏｇ２Ｎの小
数点以下切上）［ビット１とわずかである。
回路においてパターン発生用のメモリを従来例に比べて
５２５倍と大幅に削減でき、水平走査信号シーケンスデ
ータ用のメモリ追加は、５２５ Ｘ （Ｌｏｇ２Ｎの小
数点以下切上）［ビット１とわずかである。
第１図は本発明の一実施例における映像信号発生回路を
示すブロック図、第２図はその概念図、第３図は従来の
映像信号発生回路のブロック図、第４図はＮＴＳＣ方式
の映像信号波形図である。 ンタ、３・・・・・・１ｏ２４バイナリカウンタ、４・
・・・・・・・・・・・インバータ、５・・・・・・メ
モリ、６・・・・・・メモリ、７・・・・・・ラッチ、
８・・・・・・ＤＡコンバータ、９・・・・・・バイナ
リカウンタ、１０・・・・・・メモリ。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 舒！！琥か −〜 〜 寸 頃 −−−
−２（Ｎ 画側も２！／ｌ／ ；’１”へ
示すブロック図、第２図はその概念図、第３図は従来の
映像信号発生回路のブロック図、第４図はＮＴＳＣ方式
の映像信号波形図である。 ンタ、３・・・・・・１ｏ２４バイナリカウンタ、４・
・・・・・・・・・・・インバータ、５・・・・・・メ
モリ、６・・・・・・メモリ、７・・・・・・ラッチ、
８・・・・・・ＤＡコンバータ、９・・・・・・バイナ
リカウンタ、１０・・・・・・メモリ。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 舒！！琥か −〜 〜 寸 頃 −−−
−２（Ｎ 画側も２！／ｌ／ ；’１”へ
Claims (1)
- テレビの水平発振周波数ｆ＿Ｈの２＾ｎ倍を原発振とす
るクロック発生手段と、水走査信号パターン駆動用の１
／２＾ｎ（ｎ：５以上が実用的）の第１バイナリカウン
タとさらに１／１０２４に分周する水平走査信号シーケ
ンス駆動用の第バイナリカウンタを持ち、水平走査信号
シーケンスデータを格納する第１メモリのアドレス部に
前記第２バイナリカウンタの出力を入力し、前記水平走
査信号シーケンスデータと、前記第１バイナリカウンタ
の出力とを水平走査信号パターンを格納する第２メモリ
のアドレス部に入力し、前記第２メモリの出力を前記原
発振のクロックタイミングでラッチするラッチ手段を有
し、そのラッチ出力をそのまま、ロジック信号レベルの
各種タイミング信号及び同ラッチ出力をＤＡ変換して、
映像信号として発生させることを特徴とする映像信号発
生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298428A JP2506855B2 (ja) | 1987-11-26 | 1987-11-26 | 映像信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298428A JP2506855B2 (ja) | 1987-11-26 | 1987-11-26 | 映像信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01138888A true JPH01138888A (ja) | 1989-05-31 |
| JP2506855B2 JP2506855B2 (ja) | 1996-06-12 |
Family
ID=17859576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62298428A Expired - Lifetime JP2506855B2 (ja) | 1987-11-26 | 1987-11-26 | 映像信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2506855B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202696A (ja) * | 1986-03-03 | 1987-09-07 | Fujitsu Ltd | テレビ信号発生装置 |
-
1987
- 1987-11-26 JP JP62298428A patent/JP2506855B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202696A (ja) * | 1986-03-03 | 1987-09-07 | Fujitsu Ltd | テレビ信号発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2506855B2 (ja) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641478B2 (ja) | 映像表示方法 | |
| JP3016694B2 (ja) | ダブルスキャン回路 | |
| KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
| JPH02301269A (ja) | キー信号遅延装置 | |
| JPH01138888A (ja) | 映像信号発生回路 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JPS6219890A (ja) | 表示制御装置 | |
| JPS5945156B2 (ja) | 表示制御方式 | |
| JPH01138887A (ja) | 映像信号発生回路 | |
| JPH0379165A (ja) | 同期信号発生回路 | |
| JPS6212917B2 (ja) | ||
| JP2975800B2 (ja) | 傾斜文字発生回路 | |
| JPH0287188A (ja) | 表示制御装置 | |
| JPS59149390A (ja) | 映像信号発生装置 | |
| JPH03236097A (ja) | 画像表示方法および装置 | |
| JPS5984293A (ja) | 表示装置 | |
| JPH0348518B2 (ja) | ||
| JPS60154289A (ja) | 表示装置 | |
| JPH08115065A (ja) | 映像データ生成装置およびこれを有する映像表示装置 | |
| JPH0769789B2 (ja) | 乱数発生装置 | |
| JPH04220078A (ja) | 画像処理装置 | |
| JPH06261262A (ja) | マルチ画面表示方法 | |
| JPS6342585A (ja) | 画像表示装置 | |
| JPH0636144B2 (ja) | イメ−ジフレ−ムメモリ | |
| JPS6214193A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |