JPH01134340A - アクティブマトリックスアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶ポケットテレビなどに用いる薄膜トランジ
スタ（以後、ＴＰＴと呼ぶ）が多数個一基板上に形成さ
れたアクティブマトリックスアレイに関するものである
。

従来の技術 以下凹面を参照しながら、従来のアクティブマトリック
スアレイについて説明する。第５図は従来のアクティブ
マトリックスアレイの一部等価回路図である。第５図に
おいて、０１〜Ｇ、はゲート信号線、８１〜Ｓ４はソー
ス信号線、Ｔ、〜Ｔ４４はＴＦＴ、Ｐ＋＋〜Ｐ４４は絵
素電極である。図面では作図および説明を容易にするた
めにゲート信号線を４本、ソース信号線を４本としてい
るが、通常ゲート信号線およびソース信号線は１００本
以上作製される０以上のことは以下の図面に対しても同
様である。第５図で明らかなようにゲート信号線および
ソース信号線の交点にＴＦＴが作製され、前記ＴＰＴの
ドレイン端子は絵素電極に、ソース端子はソース信号線
に、ゲート端子はゲート信号線に接続される。アクティ
ブマトリックスアレイのＴＰＴを動作させるときには、
ゲート信号線およびソース信号線に対し、外部より電気
信号を印加することによりおこなう。

次にアクティブマトリックスアレイの検査方法について
説明する。アクティブマトリックスの検査項目として種
々のものがあるが、その１つに信号線の断線検査がある
。信号線が断線している場合、電気信号が信号線の切断
箇所以後のＴＰＴには印加されないため、何らかの修理
手段を講する必要がある。そのためにも断線検査は重要
である。

第６図はアクティブマトリックスアレイのゲート信号線
断線検査方法を説明するための説明図である。第６図に
おいて、１はゲート信号線切断点、７は抵抗値測定手段
、８，９はプローブである。

まずプローブ８．９はゲート信号線Ｇ１から順に圧接し
ていくとともに、プローブ８，９間の抵抗値を測定する
。ゲート信号線Ｇ３の両端にプローブ８，９を圧接して
、前記ゲート信号線の抵抗値を測定した場合、非常に高
い抵抗値を示すため、ゲート信号線の断線を検出するこ
とができる。

発明が解決しようとする問題点 信号線の断線検査をおこなうためには、プローブ８．９
をアクティブマトリックスアレイの信号線に圧接する必
要がある。しかし近年ますます、絵素は微細になる傾向
にあり、それにつれて、信号線間隔も狭くなってきてい
る。信号線間隔が２００μｍ以下となると、プローブを
信号線に圧接することは不可能に近くなることが容易に
類推することができる。したがって、微小信号線間隔の
アクティブマトリックスアレイは断線検査をおこなうこ
とは不可能になりつつあるという問題点を有していた。

本発明は上記問題点に鑑み、信号線間隔が微細になって
も断線検査をおこなうことが可能なアクティブマトリッ
クスアレイを提供するものである。

問題点を解決するための手段 上記問題点を解決するため本発明のアクティブマトリッ
クスアレイは、各ゲート信号線と各ソース信号線の少な
くとも一方の各信号線にドレイン端子を接続した複数の
薄膜トランジスタを形成し、かつ前記薄膜トランジスタ
のソース端子を複数端子共通にし、かつ前記薄膜トラン
ジスタのゲート端子を複数端子を共通にしたものである
。

作用 本発明はアクティブマトリックスアレイの周辺部にＴＰ
Ｔを形成し、前記ＴＰＴのドレイン端子を前記アクティ
ブマトリックスアレイの各信号線の一端（仮に右端とす
る、逆の方を左端とする）に接続し、かつ前記ＴＰＴの
ソース端子を複数端子共通にしたものである。したがっ
て、アクティブマトリックスアレイの各信号線の左端よ
り電気信号を印加し、かつアクティブマトリックスアレ
イの信号線が切断されていなければ、信号線の右端に形
成された前記ＴＰＴに電気信号が印加されるため、前記
ＴＰＴのソース端子を監視することにより、アクティブ
マトリックスアレイの信号線切断の有無を検出すること
ができる。

実施例 以下、本発明のアクティブマトリックスアレイの一実施
例について図面を参照しながら説明する。

第１図は本発明の第１の実施例におけるアクティブマト
リックスアレイの等価回路図である。第１図においてＧ
Ｑ、〜ＧＱ、はアクティブマトリックスアレイの信号線
を流れる電気信号を検出するためのＴＰＴ　（以後、検
出ＴＰＴと呼ぶ）であり、ＳＡは電流検出信号線であり
、ＳＣは検出ＴＰＴのゲート端子に電圧を印加し、制御
するためのゲート制御信号線である。なお、検出ＴＰＴ
のドレイン端子はアクデイプマトリックスアレイのゲー
ト信号線に、ソース端子は電流検出信号線ＳＡに接続さ
れている。また検出ＴＰＴはアクティブマトリックスア
レイの表示部以外の部分、通常周辺部に形成される。

次にアクティブマトリックスアレイの信号線の断線検査
の方法について説明する。第２図および第３図は信号線
の断線検査を説明するための説明図である。第２図およ
び第３図において、２は電圧印加手段であり、具体的に
はガラスオンチップという技術を用いてアクティブマト
リックスアレイに接続されるゲート信号線駆動用ＩＣな
どである。前記ＩＣは任意の信号線に正電圧（以後、“
＋”電圧と呼ぶ）と負電圧（以後、“−”電圧と呼ぶ）
を印加でき、かつ前記電圧をシフトできる機能をもつ。

４は電流検出信号線に接続されたピンクアンプ抵抗、５
は検出ＴＰＴのゲート端子に前記ＴＰＴをオン状態とす
る電圧またはオフ状態とする電圧を印加するための制御
手段、３はピックアップ抵抗間に発生する電圧を検出す
るための電圧検出手段、６はピックアップ抵抗の一端の
電圧を設定するための電圧制御手段である。まず電圧印
加手段２をゲート信号線に接続する０次に電圧制御手段
６はピンクアップ抵抗の一端の電位を固定するため所定
の電圧を出力する０通常前記所定の電圧はゲート信号線
の左端に接続された電圧印加手段２が発生する“−”電
圧に設定される。

次に電圧印加手段はゲート信号線Ｇ１に°−”電圧を他
のゲート信号線には“＋”電圧を印加するとともに、制
御手段５はオン電圧を出力し、検出ＴＦＴＧＱ１〜ＧＱ
、をオン状態にする。すると検出ＴＦＴＧＱ２およびＧ
Ｑ４には図に示すＩ１なる電流が、ＧＱ、にはＩ２なる
電流が流れ、ＧＣ３にはゲート信号線Ｇ８にゲート信号
線切断点１が発生しているため電流は流れない。したが
ってピンクアップ抵抗には２１２−１．なる電流が流れ
、前記電流（２１２−１））およびビックアンプ抵抗に
より発生する電圧が電圧検出手段３に検出される。以後
電圧出力端子をシフトさせ、電圧印加手段２からゲート
信号線Ｇ２のみに“−”電圧を印加し、他のゲート信号
線には“＋”電圧を印加し、前記と同様の検査をおこな
う６以上の動作を順にくりかえす。いま第３図のように
ゲート信号ｗ＠Ｇ８に“−゛電圧を、他のゲート信号線
に“＋”電圧を印加したとき、検出ＴＦＴのＧＱ、。

ＧＣ２およびＧＱ、にはＩ１なる電流が流れ、ＧＣ３に
はゲート信号線切断点１が発生しているため、電流が流
れない、したがってビックアンプ抵抗４には３１．なる
電流が流れる。ゆえに前記電流＜３１．）およびピンク
アップ抵抗４により発生する電圧が電圧検出手段３に検
出される０以上のようにピンクアンプ抵抗４に流れる電
流の大きさにより、信号線の切断の有無を検出すること
ができる。なおアクティブマトリックスアレイを通常動
作させるときには、ゲート制御信号線ＳＣには、検出Ｔ
ＰＴのゲートをオフさせる電圧を印加する。

第４図は本発明の第２の実施例におけるアクティブマト
リックスアレイの等価回路図である。第４図においてＳ
Ｑ、〜ＳＱ、はアクティブマトリックスアレイの信号線
を流れる電気信号を検出するための検出ＴＰＴであり、
ＧＡは電流検出信号線であり、ＧＣは検出ＴＰＴのゲー
ト端子に電圧を印加し、制御するためのゲート制御信号
線である。なお、検出ＴＰＴのドレイン端子はアクティ
ブマトリックスアレイのソース信号線に、ソース端子は
電流検出信号線ＧＡに接続されている。アクティブマト
リックスアレイの信号線の断線検査方法は、第１の実施
例の説明においてゲート信号線をソース信号線とおきか
えればよい。

なお、本発明の実施例において、アクティブマトリック
スアレイのゲート信号線またはソース信号線に検出ＴＰ
Ｔを形成するとしたが、これに限るものではなく、ゲー
ト信号線およびソース信号線に検出ＴＰＴを形成しても
よいことは明らかである。

また電圧印加手段２としてガラスオンチップという技術
を用いてアクティブマトリックスアレイに接続されるゲ
ート信号線駆動用ＩＣを用いるとしたがこれに限るもの
でなく、従来のようにプローブなどを用いてもよい。前
記のプローブを用いる場合でも、プローブを信号線の一
端のみに圧接するだけですむため、本発明の効果は大き
い。

発明の効果 以上のように本発明のアクティブマトリックスアレイは
、アクティブマトリックスアレイの各ゲート信号線と各
ソース信号線の少なくとも一方に各信号線を流れる電流
を検出するための検出ＴＰＴを形成したものであるから
、信号線間隔が微細になっても、アクティブマトリック
スアレイの断線検査を容易におこなうことができる。し
たがってアクティブマトリックスアレイの作製段階でア
クティブマトリックスの信号線の断線の有無から良否を
判別することができ、またその検査もプローブなど機械
的な要素を用いないため、容易かつ高速におこなうこと
ができるため、本発明のアクティブマトリックスアレイ
の効果は大きい。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるアクティブマト
リックスアレイの等価回路図、第２図および第３図は本
発明のアクティブマトリックスアレイの検査方法を説明
するための説明図、第４図は本発明の第２の実施例にお
けるアクティブマトリックスアレイの等価回路図、第５
図は従来のアクティブマトリックスアレイの等価回路図
、第６図は従来のアクティブマトリックスアレイの検査
方法を説明するための説明図である。 ０１〜Ｇ１・・・・・・ゲート信号線、Ｓ１〜Ｓ、・・
・・・・ソース信号線、Ｔ、〜Ｔ４４・・・・・・ＴＦ
Ｔ、Ｐ、、〜Ｐ４４・・・・・・絵素電極、ＳＡ、ＧＡ
・・・・・・電流検出信号線、ＳＣ，ＧＣ・・・・・・
ゲート制御信号線、ＧＱ１〜ＧＱ、、ＳＱ、〜ＳＱ、・
・・・・・検出ＴＦＴ、１・・・・・・ゲート信号線切
断点、２・・・・・・電圧印加手段、３・・・・・・電
圧検出手段、４・・・・・・ビックアンプ抵抗、５・・
・・・・制御手段、６・・・・・・電圧制御手段、７・
・・・・・抵抗値測定手段、８．９・・・・・・プロー
ブ。 代理人の氏名　弁理士　中尾敏男　はか１名にｒ−Ｇｏ
−−ゲート禮号珠 Ｓノル５４−−−ソース信号廉 ’Ｔｒｒ−ア杯−−−丁ＦＴ 第１図 −）Ｉ　　　　　　　　シ２　　　　　　　ω　　　　
　　　瀉　　　　　　　　　　　ぷ　ＪＱ／　−一一ケ
―ト４客号ｆｉフ酌゛声、２−　電圧印加手、攻 ６−　電江匍ｍ子段 第３図 ．５０ノ〜Ｓ（ｋ　−−−Ｔ　Ｆ　丁 ４Ｃ−−−ゲ−）−！Ｊ御稔号簾 第４図 第５図 ８ｑ−プロー７” 第　６　図

Claims (2)

【特許請求の範囲】
1. （１）アクティブマトリックスアレイであって、各ゲー
   ト信号線と各ソース信号線の少なくとも一方の各信号線
   にドレイン端子を接続した複数の薄膜トランジスタを形
   成し、かつ前記薄膜トランジスタのソース端子を複数端
   子共通にし、かつ前記薄膜トランジスタのゲート端子を
   複数端子共通にしたことを特徴とするアクティブマトリ
   ックスアレイ。
2. （２）薄膜トランジスタはアクティブマトリックスアレ
   イの周辺部に形成したことを特徴とする特許請求の範囲
   第（１）項記載のアクティブマトリックスアレイ。