JPH01125751A - マイコンサーボ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ビデオテープレコーダ（ＶＴＲ）のサーボ回
路に関する。マイクロコンピュータを使用したサーボ回
路（特願昭６２−１５１９７２号参照）の工場出荷時の
ＰＧパルスの遅延量調整に関し、特開昭６０−１５０２
５９号（ＧＩＩＢ　　１５／４６７＞の改良に関する。

（ロ）　従来の技術 ＶＴＲのモータサーボは、以前はアナログ回路で構成さ
れていた。しかし、アナログ回路だと、回路素子の特性
が温度及び経時によって変化し長期安定性の点で問題に
なる。

このため、このモータサーボ回路をデジタル回路で作成
すれば良い、デジタル方式は、高精度高安定なりロック
を用いているので、回路素子の経時変化は少なくなる。

ところで、周知の様にこのデジタル方式のサーボ回路を
ソフトウェア（プログラム）に依り、実現することが提
案されている。つまり、マイクロコンピュータ（マイコ
ン）でサーボ回路を構成するものである。このようにす
れば、サーボ回路の仕様の変更及び特殊再生時の定数の
変更等が、プログラムの変更により実現出来る。

この様なマイコン（ソフトウェア〉に依るサーボ回路に
ついては、例えば、以下の文献に示されている。ＮＥＣ
技報Ｖｏ１．３９　Ｎｏ、１０／１９８６のｐ、７５〜
ｐ、８１の’ＣＭＯ８８ビットシングルチップマイクロ
コンピュータ、μＰ　Ｄ　７８１１２　Ｊ−電子技術出
版株式会社発行の雑誌１テレビ技術°８７年５月号」の
ｐ、、１９〜ｐ、２５の「三洋ディジタルＡＦ搭載８ミ
リビデオムービーｊ、特開昭６ｌ−９４５７７（Ｈ０２
Ｐ　　５１００）。

特開昭６２−５５７１４（ＧＯ５Ｄ　１３／６２）、本
件出願人が昭和６２年２月２４日付で出願した特願昭６
２−４２２７４号。

ところで、ＶＴＲで記録再生を行う場合は、当然回転ヘ
ッドが取り付けられたシリンダを所定の位相及び速度で
回転制御しなくてはならない。

゛　このため、通常、シリンダに回転検出用マグネット
（回転位相検出手段）を設けて、このマグネットにより
このシリンダの回転位相及び回転速度用の信号を得てい
る。尚、この様なことは、特開昭６１−６１２５３号（
ＧＩＩＢ　　１５／４６７）に示される様に周知のもの
である。

ところで、この回転検出用マグネットの取り付は誤差に
より、前記の回転°位相用の信号は、正確に回転ヘッド
の位相を示すものではない、このため、従来では、この
回転位相用の信号（以下、ＰＣパルスと称す）を可変遅
延１回路に入力し、この可変遅延回路の遅延量を調整し
て、前記回転検出用マグネットの取付誤差を補正してい
る。

この可変遅延回路は通常モノマルチにより作成される。

しかし、モノマルチでは経年劣化が生じる。このため、
前記特開昭６０−１５０２５９号（ＧＩＩＢ１５／４６
７）に示される様に、デジタルモノマルチを使用するこ
とが考えられている。さらに、このデジタルモノマルチ
の遅延量を自動設定することも考えられている。

（ハ）　発明が解決しようとする問題点ところで、この
デジタルモノマルチの役割をマイフンで行い、このデジ
タルモノマルチを省略することが考えられる。

本発明は、上記の点に鑑みてなされたものであり、マイ
コンサーボ回路に、ＶＴＲの工場出荷時のＰＧパルスの
発生誤差を時間的な遅延手段を用いることなく補正する
機能を付加せしめるものである。

（ニ）　問題点を解決するための手段 本発明は、ＰＧパルスと位相基準信号との発生時間間隔
より位相サーボ用データを作成してシリンダの回転位相
制御を行うマイコンサーボ回路に於いて、調整モード時
標準テープを再生して前記ＰＧパルスと再生垂直同期信
号との発生時間間隔よりＰＧパルス発生誤差データを算
出すると共にこのＰＧパルス発生誤差デーを記憶し、通
常モー。

ド時前記位相す−ボ用データを前記ＰＧパルス発生誤差
データで演算補正することを特徴とする。

（ホ）　作用 本発明は、上記の様な構成なので、調整モード時、ＰＧ
パルスの発生誤差をＰＧパルス発生誤差データとして記
憶し、通常のサーボ動作時、このＰＧパルス発生誤差デ
ータにより、位相サーボ用データを演算補正出来る。

（へ）実施例 （Ａ）　　まず、本願の説明の前にマイフンサーボ回路
の概略動作を第８図を参照しつつ説明する（前記特願昭
６２−１５１９７２号参考）。

まず、このサーボ回路の動作の概要を説明する。このサ
ーボ回路は、キャプスタンモータ（ＣＭ）とシリンダに
内蔵きれているヘッドモータ（）（Ｍ）の制御を１つの
マイコン（２２）で（例えばハチマノに系のマイコン、
２８０）で行うタイプである。

従来と同様に、キャプスタンモータ（ＣＭ）からのＦＣ
パルス（ＣＦＧ）、フントロールヘッド（１２）からの
ミントロールパルス（ＣＴＬ）、ヘッドモータ（）（Ｍ
）からのＰＧパルス（ＰＧ）とＦＧパルス（ＨＦ　Ｇ　
”）ｌｊ：マイコン（２２）に入力する。マイコン（２
２）は、ＦＧパルス（ＣＦＧ、ＨＦＧ）については、そ
の発生間隔を検知することにより速度ズレの状態を検出
する。又、ＰＧ、パルス（ＰＧ）とフントロールパルス
（ＣＴＬ）については、基準信号とこれらのパルス（Ｐ
Ｇ、ＣＴＬ）との間隔を検知することにより、位相ズレ
の状態を検出している。

尚、この間隔の検知には、従来と同様にカウンタ回路（
２４）を使用する。

このサーボ回路の特徴は、パルス信号（ＰＧ。

ＨＦＧ、ＣＦＧ、ＣＴＬ）の入力端子が、マイコン（２
２）のＩＮＴ端子（マスク可能な割込端子）の１個のみ
である点である。尚、「ｙ〒端子は、以下ＩＮＴ端子と
記載する。このため、このサーボ回路は、周知の割込み
コントローラ（３０）を備えている。この割込コントロ
ーラ（３０）は、例えばインテル社製の’　８２５９Ａ
　、又は日本電気（株）製の「μＰＤ　７１０５９　、
である、この割込みコントローラ（３０）の入力端子■
■■■は優先度を示している。

マイコン（２２）はＩＮＴ端子に信号が入力されると、
サーボモードとなるが、このＩＮＴ端子に入力された信
号が、４つの信号（Ｐ　Ｇ、ＨＦ　Ｇ　’　。

ＣＦＧ’、ＣＴＬ’）のうちのどれであるかを、示すデ
ータを割込みコントローラ（３０）より入力して、その
信号に応じたモード（キャプスクン位相ザーボ回路モー
ド、キャプスタン速度サーボ回路モード、シリンダ位相
サーボ回路モード、シリンダ速度回路サーボモード）に
設定される６割込みコントローラ（３０）は、ＩＮＴ端
子に入力された信号がどれであるかをバッファ（３８）
（４０）を介してマイコン（２２）に出力する。そして
、割込みコントローラ（２２）は信号が複数入力されて
いる時は、優先度の高い方をマイコン（２２）に出力す
る。たとえばＰＧ’信号（優先度１）とＣＦＧ’信号（
優先度３）が同時に入力きれている時は、マイコン（２
２）にＰＧ’信号の入力時であると出力する。

第８図の各部を簡単に説明する。（ＣＭ）はキャプスタ
ンモータであり、ＦＧパルス（ＣＦＧ）を出力する。（
ＨＭ）はへラドモータであり、ＦＧパルス（ＨＦＧ）、
及びＰＧパルス（ＰＧ）を出力する。

（１２）はコントロールヘッドである。（ＳＷ＋）は切
換スイッチである。この切換スイッチ（ＳＷ＋）は、Ｖ
ＴＲの再生時はフントロールヘッド（１２）で再生され
たフントロールパルス（ＣＴＬ）を出力し、ＶＴＲの記
録時は映像信号より抜き出した垂直同期信号を士分周し
た３０Ｈｚの基準信号をコントロールへラド（１２〉に
出力する。　（３２）は分周回路であり、この分周回路
（３２）の分周比はマイコン（２２）により、動作モー
ドに応じて設定される。　（３４ａ）（３４ｂ）（３４
ｃ）（３４ｄ）はラッチ回路であり、パルス（ＰＧ、Ｈ
ＦＧ、ＣＦＧ、ＣＴＬ）をラッチする。

（３０）は割込みコントローラである。

（２２）はマイフンである。　（３６）は、マイコン用
クロック信号の発振器である。

（３８）はアドレス用バッファ、（４０）はデータ用バ
ッファである。尚、マイコン（２２）ハこの／＜７フア
（３８）（４０＞を介して各部を制御（データの授受）
を行う。

（４２）は制御プログラムを格納するＲＯＭ、（４４）
はワークエリア用ＲＡＭである。　（４６）はこのマイ
フンが搭載されたＶＴＲの調整データを記憶きせるＥＥ
ＰＲＯＭ［ＥＩｅｃｔｒｉｃ　Ｅｒａｓａｂｌｅ　Ｐｒ
ｏｇｒａｍ　Ｒｅａｄ　ｏｎＭｅｍｏｒｙ）である嗜 （２４）はカウンタ回路である。このカウンタ回路（２
４〉は基準信号によりリセットされる。　（２６）はカ
ウンタ回路（２４）のクロック信号用発振器である。

（４８）は３０Ｈｚの基準信号作成用の第２カウンタ回
路である。（ＳＷ＊）は切換スイッチである。ＶＴＲの
再生時、カウンタ回路（２４）は第２カウンタ回路（４
８）からの基準信号（Ｒｅｆ）によりリセメトされる。

ＶＴＲの記録時、カウンタ回路（２４）は映像信号より
抜き出された垂直同期信号を士分周した基準信号により
リセットされる。

又、このカウンタ回路（２４）をリセットする信号は、
マイコン（２２）のＮＭＩ端子（マスク不可割込端子）
に入力きれる。尚、このＮＭＩ端子を以下ＮＭＩ端子と
記載する。マイコン＜２２）はこのＮＭＩ端子への入力
により、この時のＶＴＲの動作モードを検知するモード
となる。

（１８’）はアップ類及びダウン類よりなるトラッキン
グ調整手段であり、トラッキング調整により設定された
トラッキング補正データを出力する。

尚このトラッキング１ｌｌｉ１手段（１８’）はカセッ
トテープ交換時に初期値に自動的にリセットされる。

（５０）はこのトラッキング調整手段（１８）からのト
ラッキング補正データをマイコン（２２）に出力するイ
ンタフェース回路である。このインタフェース回路（５
０）はマイコン（２２）とトラッキング５１手段（１８
’）との仲介を行う。

（５２）はマイコン（２２）より出力されたサーボ用の
データ（キャプスタン用とヘッド用）をラッチするサー
ボ用データラッチ回路である。このデータラッチ回路（
５２）は、次のサーボ用データが、マイコン（２２）か
ら出力されるまで、このデータを保持する。

（２７）はデータラッチ回路（５２）からのキャプスタ
ンサーボデータに基づきＰＷＭ波を出力するＰＷ　Ｍ波
回路である。（５０はデータラッテ回路（５２）からの
ヘッド用サーボデータに基づきＰＷＭ波を出力するＰＷ
Ｍ波回路である。

上記回路に於けるキャプスタンモータの速度サーボ制御
について簡単に説明する。

キャプスタンモータ（ＣＭ）はＦＧパルス（ＣＦＧ）を
出力する。このＦＧパルス（ＣＦＧ）は分周回路（３２
）で分周された後にラッチ回路（３４Ｃ）でラッチされ
、割込みコントローラ（３０）を介してマイコン（２２
）のＩＮＴ端子に入力される。マイコン（２２）はアド
レス用バッファ（３８）及びデータ用バッファ（４０）
を介して、割込みコントローラ（３０）より、この入力
信号がＣＦＧ’信号であることを示すデータを読み込み
、このデータによりキャプスタン速度サーボ回路モード
となる。

マイコン（２２）はカウンタ回路（２４）の値を読み込
む［尚、バッファ（３８）（４０）を介するのは当然で
あるので、説明を簡略化するためにこのバッファ（３８
）（４０）の説明は省略した］、そして、このカウンタ
回ｍ（２４）の値を例えばＲＡ　Ｍ　（４４）に−時格
納すると共に、前回のＣＦＧ信号入力時にＲＡＭ（４４
）に格納した値を読み出す、そして、このＲＡＭ（４４
）から読み出した前回の値と、カウンタ回路（２４）よ
り読み込んだ値を比較して、ＦＧパルス信号の間隔を算
出し、キャプスタン用速度サーボデータを作成する。尚
、この時のキャプスタン速度サーボデータの値が、通常
値より大きく離れている時は、前回の速度サーボデータ
をＲＡＭ（４４）より読み出してこれを使用する。尚、
この様な事態は例えばカウンタ回路（２４）のリセット
直後等に発生する。

マイコン（２２）はキャブスタン速度サーボデータをＲ
ＡＭ（４４）に格納する。又、マイコン（２２）はＲＡ
Ｍ（４４）に格納されているキャプスタン位相サーボデ
ータを読み出して、このキャプスタン位相サーボデータ
とキャブスタン速度サーボデータを加算する。加算して
作成したキャプスタンサーボデータはサーボ用データラ
ッチ回路（５２）に出力される。サーボ用データラッチ
回路（５２）は、このキャプスタンサーボデータをキャ
プスタン用ＰＷＭ波回路（２７）に出力する。マイコン
（２２）はインタフェース回路（５０）を介してラッチ
回路（３４ｃ）のラッチを解除する。

次にキャプスタンモータ（ＣＭ）の位相サーボ制御につ
いて簡単に説明する。

フントロールヘッド（１２）からのフントロールパルス
（ＣＴＬ）は、スイッチ（Ｓ　Ｗ　＋　）を経て、ラッ
チ回路（ｓｉｄ）でラッチされる。そして、割込みコン
トローラ（３０）を介してマイコン（２２）のＩＮＴｔ
ｌ１Ｍ子に入力される。マイコン（２２）は、この入力
により、バッファ（３ｇ）（４０）を介して、割込みコ
ントローラ（３０）のデータを読み込む、このＩＮＴ端
子への入力がＣＴＬ’信号であることを水子データを、
割込みコントローラ（３０）が出力している。マイコン
（２２）は、この割込みコントローラ（３０）からのデ
ータにより、キャプスタン位相サーボ回路モードとなる
。

マイコン（２２）はバッファ（３８）（４Ｇ）を介して
カウンタ回路（２４）のデータを読み込む、マイコン（
２２〉はバッファ（３８）（４０）インタフェース回路
（５０）を介してトラッキング調整手段（１８’）のト
ラッキング補正データ（ＤＲ）を読み込む、マイコン（
２２）は、カウンタ回路（２４）から読み込んだデータ
をトラッキング補正データで補正してキャプスタン位相
サーボデータを算出する・ マイコン（２２）はＲＡ　Ｍ　（４４）よりキャプスタ
ン速度サーボデータを読み出し、このデータとキャプス
タン位相サーボデータを加算してキャプスタンサーボデ
ータを作成する。このキャプスタンサーボデータはサー
ボ用データラッチ回路（５２）に出力きれる。゛マイコ
ン（２２）はキャプスタン位相サーボデータをＲＡＭ（
４４）に格納する。そして、マイコン（２２）はインタ
フェース回路（５０）を介してラッチ回路（３４ｄ）を
リセットする。

上記回路に於けるヘッドモータ（シリンダ）の速度サー
ボ制御について簡単に説明する。

ヘッドモータ（ＨＭ）はＦＧパルス（ＨＦＧ）を出力す
る。このＦＧパルス（ＨＦＧ）はラッチ回路（３４ｂ）
でラッチされ、割込みコントローラ（３０）を介してマ
イコン（２２）のＩＮＴ端子に入力される。

マイコン（２２）はカウンタ回路り２４）の値を読み込
む、そして、このカウンタ回路（２４）の値を例えばＲ
ＡＭ（４４）に−時格納すると共に、前回のＨＦＧ信号
入力時にＲＡ　Ｍ　（４４＞に格納した値を読み出す、
そして、このＲＡＭ（４４）から読み出した前回の値と
、カウンタ回路（２４）より読み込んだ値を比較して、
ＨＦＧパルス信号の間隔を算出し、ヘッドモータ用速度
サーボデータを作成する。尚、この時のへラドモータ速
度サーボデータの値が、通常値より大きく離れている時
は、前回の速度サーボデータをＲＡ　Ｍ　（４４）より
読み出してこれを使用する。尚、この様な事態は例えば
カウンタ回路（２４）のリセット直後等に発生する。

マイコン（２２）はへラドモータ速度サーボデータをＲ
Ａ　Ｍ　（４４）に格納する。又、マイコン（２２）は
ＲＡＭ（４４）に格納されているヘッドモータ位相サー
ボデータを読み出して、このキャプスタン位相サーボデ
ータとへラドモータ速度サーボデータを加算する。加算
して作成したヘッドモータサーボデータはサーボ用デー
タラッチ回路（５２）に出力される。サーボ用データラ
ッチ回路（５２）は、このヘッドモータサーボデータを
ヘッドモータ用ＰＷＭ波回路（５４）に出力する。マイ
コン（２２）はインタフェース回路（５０）を介してラ
ッチ回路（３４ｂ）のラッチを解除する。

次にヘッドモータ（ＨＭ）の位相サーボ制御について簡
単に説明する。

ヘッドモータ（ＨＭ）からのＰＧパルスは、ラッチ回路
（３４ａ）でラッチされる。そして、割込みコントロー
ラ（３０）を介してマイコン（２２）のＩＮＩＩＭ子に
入力される。マイコンク２２）は、この入力により、バ
ッファ（３８）（４０）を介して、割込みコントローラ
（３０）のデータを読み込む、このＩＮＴ端子への入力
がＰＧ’信号であることを示すデータを、割込みコント
ローラ（３０）が出力している。マイクン（２２）は、
この割込みコントローラ（３０）からのデータにより、
ヘッドモータ位相サーボ回路モードとなる。

マイコン（２２）はバッファ（３ｇ）（４０）を介シて
カウンタ回路（２４）のデータを（ＰＧパルス発生時の
データ）を読み込む、マイコン（２２）はＥＥＦＲＯＭ
（４６）よりヘッドサーボ位相１ＷｖＬ用基準データを
読み込む、マイコン（２２）は、このデータとカウンタ
回路（２４）からのデータを比較して、ヘッドモータ位
相サーボデータを算出する。

マイコン（２２）はＲＡ　Ｍ　（４４）よりヘッドモー
タ速度サーボデータを読み出し、このデータとへラドモ
ータ位相サーボデータを加算してヘッドモータサーボデ
ータを作成する。このヘッドモータサーボデータはサー
ボ用データラッチ回路（５２）に出力きれる。マイコン
（２２）はへラドモータ位相サーボデータをＲＡＭ（４
４）に格納する。そして、マイコン（２２）はインタフ
ェース回路（５０）を介してラッチ回路（３４ａ）をリ
セットする。

尚、この例では、ヘッドサーボはキャプスタンサーボに
比べて高い精度を必要とするので、ヘッドモータからの
信号（ＰＧ、ＨＦＧ）の優先順位を高く設定した。

（Ｂ）　　本実施例では、ヘッドモータ（ＨＭ）からの
ＰＣパルスの遅延量をｍ整する変わりに、前記へラドサ
ーボ位相調整用基準データの値を調整するものである。

第１図を参照しつつ、本発明の一実施例を説明する。第
１図に於いて、第８図と同一部分には同一符号を付した
。　（５０）はｌｌｌ上モード端子である。マイコン（
２２）のＮＭＩ端子はこの調整モード検出端子として動
作する。そして、従来の第８図のＮＭＩ端子の動作は、
本実施例の場合、ＩＮＴ端子で兼用した。又、（５２）
は垂直同期信号の十分周信号が印加される端子である。

この垂直同期信号はテープより再生された映像信号より
分離された信号である。尚、割込みコントローラ（３０
）の■〜■は優先順位を示している。このマイコンサー
ボ回路は、通常時はモード判定をＩＮＴ端子で行う他は
第８図と同様に動作する。

工場出荷時の！ｌ！！モード時、ＮＭＩ端子に調整モー
ド信号が入力きれると、このＶＴＲは調整モードとなる
。そして、第７図に示す様に動作し所定期間（サーボが
安定するまでの間）、標準テープを再生する通常のサー
ボ動作を行う、尚、マイコン（２２）はこの通常サーボ
の動作時に、ＰＧパルスの入力時のカウンタ（２４）の
データ（前記ＰＧパルス発生時のデータのこと）をＲＡ
　Ｍ　（４４）に記憶している。尚、ＰＧパルスは当然
ラッチ回路（３４ｍ）割込みコントローラ（３０）を介
して入力され、カウンタ回路（２４）のデータはバッフ
ァ（３ｇ）（４０）を介して入力されると共にＲＡ　Ｍ
　（４４）に記憶される。

尚、この時マイコン（２２）は、士分周信号（Ｖｏ／２
）は使用しないので、ＩＮＴ端子に信号が入力された時
に、割込みフントローラ（３０）が士分局信号（Ｖ　ｏ
　／２　）であると、マイコン（２２）はラッチ回路（
３４ｆ）をリセットする。

次に所定期間を経過して、晋分周信号（Ｖ。

／２）がマイフン（２２）に入力きれると、マイコン（
２２）はこの時のカウンタ回路（２０のデータ（垂直同
期発生時のデータ）を読み込む、そして、マイコンは、
この垂直同期発生時のデータと、ＲＡＭ（４４）に概に
記憶しているＰＧパルス発生時のデータを読み込んで、
両データを比較する。この比較された比較データは、Ｐ
Ｇパルスと再生垂直同期信号との位相差（発生時間間隔
）を示すものである。

そして、この時ＶＴＲは標準テープを再生しているので
、ＰＧパルスに誤差が無ければ、この比較データは、所
定値となるはずである。つまり、この比較データとこの
所定値を比較することにより、誤差のデータ（ＰＣパル
ス発生誤差データ）を作成出来る。

マイコン（２２）は、ＥＥＦＲＯＭ（４ｆｌ）に予め記
憶されている前記所定値を読み出して、前記比較データ
と比較してＰＣパルス発生誤差データを作成する。乙の
ＰＧパルス発生誤差データにより、前記ヘッドサーボ位
相調整用基準データを書き換えて、このＶＴＲに応じた
値とする。尚、この時へラドサーボ位相調整用基準デー
タはＰＧパルス発生誤差データを含んだデータとなる。

そして、このＶＴＲは調整モードを終了する。

（Ｃ）　　尚、上記実施例では、ＥＥＦＲＯＭ（４６）
のへラドサーボ位相調整用基準データを誤差を補正する
データに書き換えた。しかし、これは、ＥＥＦＲＯＭ（
４８）に別に書き込んだＰＧパルス発生誤差データを、
通常のサーボ時に、読み出し、このＰＧパルス発生誤差
データと、書き換えていないヘッドサーボ位相調整用基
準データと、ＰＣパルス入力時のカウンタ回路のデータ
に依り、ヘッドモータサーボ（シリンダサーボ）を行な
っても良い。

又、本実施例では、調整モードの最後にヘッドサーボ位
相調整用基準データを書き換えたが、これは、書き換え
た後も、通常サーボモードを続けて、この書き換えたヘ
ッドサーボ位相調整用基準データを使用してサーボ動作
を行ない、もう−度、ＰＧパルス発生誤差データの検出
を行なって、このヘッドサーボ位相調整用基準データの
補正を行うようにしても良い。

尚、このマイコン（２２）は前記ＰＧパルス発生誤差デ
ータをＥＢＦＲＯＭ（４６）に記憶していて、このデー
タとＰＧパルスによりＲＦスイッチングパルスを通常サ
ーボ時に作成するようにしても良い、つまり、ＰＧパル
ス（ＰＣ）入力時より、ＲＦスイッチングパルスを立ち
上げる時間（又は立ち下げる時間）は１、所定の時間（
以下、ＲＦスイッチングパルス用用意定時間称す）であ
る、尚、この時間は、前記ＰＧパルス発生誤差データに
よりマイフン内でこの時、すでに補正されている。マイ
コン（２２）はＰＧパルスの入力時に、通常のサーボ動
作を行うと共に、内蔵（図示せず）のハードのカウンタ
回路（以下、タイプＵ！Ｊ路と称す）を動作させる。こ
のタイマ回路はＲＦスイッチングパルス用用意定時間カ
ウントする回路であり、このタイマ回路はこの時間をカ
ウントすると割り込み信号を出力する。マイコンはこの
内部の割り込み信号により、例えば第１図に示すボート
（Ｐ）の信号を立ち上げる。同様にして、ポート（Ｐ）
の信号を立ち下げる第２のタイマ回路をも内蔵すれば、
ＲＦスイツチングパルス（ＲＦＳＷ）は容易に作成出来
る。

又、本実施例では、実際にＰＧパルス、ＨＦＧパルス、
ＣＦＧパルス、ＣＴＬパルス、Ｖｏ／２信号が発生して
から、マイコン（２２）がカウンタ回路＜２４）の値を
読み込むまでに時間的な遅れ（タイムラグ）が生じる。

このため、第２図に示す様に、各信号用のカランクラッ
チ回路（５４ａ）（５４ｂ）（５４ｃ）（５４ｄ）（５
４ｆ）を設け、信号入力時のカウンタ回路（２４）の値
をラッチする様にする。そして、マイフン（２２）はカ
ウンタ回路（２４）ではなく、このカランクラッチ回路
（５４ａ）（５４ｂ）（５４ｃ）（５４ｄ）（５４ｆ）
のデータを読み込めば、タイムラグは発生しない。

又、第３図に示す様にシリンダ（ヘッドモータ）の回転
を検出するＰＧフィル（５６）とＦＧパターン（５８）
の配置を工夫して、第４図に示す様にＰＧパルスとＨＦ
Ｇパルスの発生タイミングをずらせて、この２つの信号
が同時に発生しない様に設計する。この様に設計すれば
、第５図に示す様にＰＧパルスとＨＦＧパルス用のカラ
ンクラッチ回路（ｓａａ’）を兼用出来る。尚、マイコ
ン（２２）は当然割込みコントローラ（３０）をサーチ
することにより、このカランクラッチ回路（５４ａ’）
のデータがどちらのデータであるかを判定出来る。尚、
この第５図の回路は、キヤプスタンのＦＧパルスとして
、第６図に示す２つのＦＧ傷信号ＣＦＧＩ、ＣＦＧ２＞
を用いるタイプのサーボ回路でも有り、このＣＦＧＩパ
ルスとＣＦＧ２パルス発生時のカウンタの値をラッチす
るカランクラッチ回路（５４ｃ’）も兼用している。

又、本実施例では、ＰＧパルス（ＰＧ）入力時と、十分
周信号（Ｖ　ｏ　／２　）入力時のカウンタ回路（２４
）のデータ値を比較した。しかし、これは、ＰＧパルス
と士分濁信号の一方でリセットし、他方でラッチするカ
ウンタ回路を別に設けて、位相差をこのカウンタ回路で
算出する様にしても良い、尚、この場合、カウンタ回路
が別にもう一個必要となる。

（ト）発明の効果 上記の如く、本発明に依れば、マイコンサーボ回路に於
いて、ＰＧパルス発生誤差データにより、位相サーボ用
データを演算補正しているので、モノマルチ等の時間的
な遅延手段を用いることなく位相サーボが素早く行なえ
る。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す図である。 第２図は本発明の第２実施例を示す図である。 第３図、第４図、第５図、第６図は本発明の第３実施例
を示す図である。 第７図は調整モード時の動作を説明するための図である
。 第８図はマイコンサーボ回路の一例を示す図である。 （ＰＧ）・・・ＰＧパルス、＜Ｖ　ｏ　／２　）・・・
再生垂直同期信号。

Claims (1)

【特許請求の範囲】
1. （１）シリンダからのＰＧパルスと位相基準信号との発
   生時間間隔より位相サーボ用データを作成して前記シリ
   ンダの回転位相制御を行うマイコンサーボ回路に於いて
   、 調整モード時、標準テープを再生して前記ＰＧパルスと
   再生垂直同期信号との発生時間間隔よりＰＧパルス発生
   誤差データを算出すると共に、このＰＧパルス発生誤差
   データを記憶し、 通常モード時、前記位相サーボ用データを前記ＰＧパル
   ス発生誤差データで演算補正することを特徴とするマイ
   コンサーボ回路。