JPH0269034A - クロック再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号に同期信号を多重して伝送し、受信側
で再生処理する方式の受像機におけるクロック再生装置
に関するものである。

従来の技術 従来のクロック再生装置としては、例えば特開昭８１−
２３４１３８号公報に示されている。

第５図はこの従来のクロック再生装置のブロック図であ
り、第５図において３１は入力信号、３２はＡ／Ｄ変換
器、３３は垂直同期信号（ＦＰと略す）検出回路、３４
はＦＰ位相比較回路、３５は同期判定回路、３θは水平
同期信号（）（Ｄと略す）位相比較回路、３７はループ
フィルタ、３８はＤ／Ａ変換器、３９は電圧制御発振器
（ＶＣＯと略す）、４０は再生クロック出力、４１は水
平カウンタ、４２は垂直カウンタ、４３はタイマ、４４
はリセットパルス発生回路である。

以上のように構成された従来のクロック再生装置におい
ては、ＦＰ検出回路３３によって検出されたＦＰの検出
タイミングはＩ？’Ｐ位相比較回路３４によって垂直カ
ウンタの出力のタイミングと比較される。判定回路３５
は、このタイミングの相違が所定の値を超えた場合に、
リセットパルス発生回路４４によりループフィルタ３７
、水平カウンタ４１、垂直カウンタ４２を所定の初期状
態にリセットするものである。このリセットによりＨＤ
位相比較回路３６は水平同期信号を正しいタイミングで
捕らえ、水平位相同期ループを形成することができる。

ループフィルタは第６図に示すように、比例項と積分項
によって構成されている。

ループフィルタは、同期が確立した後は、水平同期信号
に重畳されたノイズの影響が無視でき、かつ適度な制動
特性をもった特性にする必要があり、比例項、積分項の
係数は位相同期ループのループゲインとも関連して設定
する必要がある。

発明が解決しようとする課題 しかしながら前記のような構成では、位相同期ループに
含まれるＤ／Ａ変換器、ＶＣＯはアナログ要素を含むた
め、完全なループゲインの管理が困難であった。このた
め応答時間、制動特性を常に最適な状態に設定すること
が困難であった。ループゲインが大きすぎると応答が速
くなりすぎ、同期信号にノイズが混入した場合に再生ク
ロックのジッタが大きくなってしまう。またループゲイ
ンが小さす°ぎると応答が遅くなり、また位相誤差の行
き過ぎ量も大きくなってしまう。このようにループゲイ
ンが所定の値からずれることによって、最適の制御特性
を確保することができないという課題を有していた。

本発明はかかる点に鑑み、Ｄ／Ａ変換器、ｖＣＯ等のア
ナログ的要素を含む位相同期ループのループゲインを検
出して、応答時間、制動特性を常に最適な状態に設定す
ることができるクロック再生装置を提供することを目的
とする。

課題を解決するための手段 本発明は、Ａ／Ｄ変換器と、位相比較回路と、ループフ
ィルタと、Ｄ／Ａ変換器と、電圧制御発振器と、分周器
と、中央演算処理装置と、前記位相比較回路と前記ルー
プフィルタと前記Ｄ／Ａ変換器と前記電圧制御発振器と
前記分周器とにより形成された位相同期ループのループ
ゲインを検出するループゲイン検出手段と、前記位相比
較回路の出力に所定のオフセットを加算するオフセット
回路とを備え、前記中央制御装置が前記位相比較回路の
特性と前記ループフィルタの特性の少なくとも一方を制
御するよう構成されたことを特徴とするクロック再生装
置である。

作用 本発明は前記した構成により、中央制御装置とループゲ
イン検出手段とによって位相同期ループのループゲイン
を検出し、中央制御装置によって位相比較回路の変換特
性、またはループフィルタの係数のいずれかまたは両者
を制御して応答時間、制動特性を最適化しようとするも
のである。

ループゲイン検出手段はたとえば次のようにして実現で
きる。ループフィルタ出力を制御して所定の一定値ｎ１
を出力させ、Ｄ／Ａ変換器に供給する。この場合、位相
同期ループは開ループとなり、入力信号に含まれる垂直
同期信号のタイミングと、内部のクロックから分周して
得られたタイミングは一般にはずれが生じる。入力信号
に含まれる垂直同期信号の周期と、内部のクロックから
分周して得られたタイミングの周期の差のクロック数を
０１とする。次に同様にループフィルタ出力を制御して
一定値ｎ２を出力させる。このときの入力信号に含まれ
る垂直同期信号の周期と、内部のクロックから分周して
得られたタイミングの周期の差のクロック数を０２とす
ると、近似的に（Ｃ２−Ｃ１）と（ｎ２−ｎｌ）の関係
よりループゲインを知ることができる。ループフィルタ
の比例項の係数をに１とし、積分項の係数をに２とする
。この場合、ループフィルタはディジタルによる離散値
演算となるが、時定数に比較して十分短い周期のサンプ
リング周期で演算を行なうと仮定すれば、近似的に連続
値の演算の場合と同様に扱うことができる。サンプリン
グ周期を１水平期間としても、ジッタを十分抑えた時定
数を設定するとすれば、この過程は妥当なものである。

以下、連続値の場合と同様に扱って説明する。位相比較
回路の変換利得をＫｐｌ　Ｄ／Ａ変換器、ｖｃｏを合わ
せた利得をＫＶ％　分周器の分周比をＮｄ、　　ループ
フィルタの比例項係数をに１、積分項係数をに２とする
。通常、制御ループの応答の目安としてはダンピングフ
ァクタ、自然角周波数の２つが用いられる。ダンピング
ファクタζ、自然角周波数ωは ζ＝　（Ｔ２／２）　　・ｒ　（Ｋｐ　・Ｋｖ／Ｔｌ）
ω＝ｒ　（Ｋｌ）　命Ｋｖ／　（Ｔ　Ｌ　ΦＮｄ））で
与えられる。

ここでＴ１＝１／に２、Ｔ２＝に１／に２である。

位相比較回路、分周比が既知の場合、ダンピングファク
タ、自然角周波数は検出したループゲインから知ること
ができる。ダンピングファクタζが大きいと制動が効く
ことになり、行き過ぎ量も小さくなるが、チャネル切り
換え時のように、周波数変化がステップ状に発生したよ
うな場合の位相誤差応答がＯになるまでの時間がかえっ
て長くなる。したがって中央制御装置によってループフ
ィルタの係数、すなわちＫＬＫ２を制御してダンピング
ファクタζを一定の値となるように動作し、Ｄ／Ａ変換
器、ＶＣＯの変換利得に関係なく応答特性を一定に保つ
ことができる。

実施例 第１図は本発明の第１の実施例におけるクロック再生装
置のブロック図を示すものである。第１図において、１
は入力信号、２はＡ／Ｄ変換器、３はＦＰ検出回路、４
はＦＰ位相比較回路、６はＨＤ位相比較回路、８はＤ／
Ａ変換器、９はＶＣＯｌ　１０は再生クロック出力、１
１は水平カウンタ、１２は垂直カウンタ、２１は中央制
御装置２３によって係数、値が制御可能なループフィル
タ、２２はＦＰ検出回路３の出力タイミングと垂直カウ
ンタ１２の出力タイミングを比較するカウンタである。

　（イ）は検出ＦＰ、（ロ）は垂直カウンタ出力、　（
ハ）はリセットパルス、　（ニ）はＤ／Ａ出力である。

第２図は（イ）〜（ニ）の制御方法を説明する図である
。

以上のように構成されたこの実施例のクロック再生装置
において、以下その動作を説明する。中央制御装置２３
はループフィルタ２１を制御してその出力を所定の一定
値ｎ１に設定する。リセット回路１４によってＦＰを検
出したタイミングで１回すセット動作を行なう。カウン
タ２２はＦＰ検出回路３によって検出したＦＰの周期と
、垂直カウンタ１２の出力の周期の差を計数する。次に
中央制御装置２３はループフィルタの出力を所定の一定
値ｎ２に設定し、同様に検出したＦＰの周期と、垂直カ
ウンタ１２の出力の周期の差を計数する。第２図にこの
制御の様子を示す。これらの結果を用いて中央制御装置
２３はループゲインを計算し、ダンピングファクタ、応
答時間が所定の値となるよう制御する。これによってル
ープフィルタの係数は最適化され、良好な同期再生が可
能となる。なお、同期引き込み性能と再生クロックの低
ジツタをともに満足させるため、引き込み前と引き込み
後の係数を切り換えられることも多い。

ループフィルタの係数設定後は従来と同様に、垂直同期
信号によるリセット動作の後、水平位相同期ループが形
成される。すなわち、ＦＰ検出回路３によって検出され
たＦＰの検出タイミングはＦＰ位相比較回路４によって
垂直カウンタの出力のタイミングと比較される。中央制
御装置２３は、このタイミングの相違が所定の値を超え
た場合に、リセットパルス発生回路１４によりループフ
ィルタ２１、水平カウンタ１１、垂直カウンタ１２を所
定の初期状態にリセットする先のである。このリセット
によりＨＤ位相比較回路６は水平同期信号を正しいタイ
ミングで捕らえ、ＨＤ位相比較回路６、ループフィルタ
２１、Ｄ／Ａ変換器８、ＶＣｏ９、水平カウンタ１１か
らなる水平位、相同期ループを形成することができる。

以上のようにこの実施例によれば、ループフィルタの出
力を制御して、検出したＦＰの周期と、垂直カウンタの
出力の周期の差を計数し、ループゲインの検出を演算す
る中央制御装置を設けることにより、Ｄ／Ａ変換器の変
換特性、ＶＣＯの変換利得に対応して常に良好な応答特
性を有したクロック再生装置を提供することができる。

第３図は本発明の第２の実施例におけるクロック再生装
置のブロック図を示すものである。第３図において、１
は入力信号、２はＡ／Ｄ変換器、３はＦＰ検出回路、４
はＦＰ位相比較回路、６はＨＤ位相比較回路、８はＤ／
Ａ変換器、９はｖＣｏｌ　１０は再生クロック出力、１
１は水平カウンタ、１２は垂直カウンタ、２１は中央制
御装置２３によって係数、値が制御可能なループフィル
タである。以上は本発明の第１の実施例、第１図のもの
と同様のものである。第１図と異なる点はＨＤ位相比較
回路６の出力に所定の値を加算する加算回路２４を設け
た点である。

以上のように構成されたこの実施例のクロック再生装置
において、以下その動作を第１図の場合と異なる点につ
いて説明する。

ループゲインの検出は、本発明の第１の実施例の場合と
異なり、ＨＤ位相比較回路６の出力にオフセ、トを加算
し、その過渡応答を観測することにより、行なう。水平
位相同期ループが形成され、十分時間を経過した後は位
相比較回路６の出力はほぼＯに収束する。この後、中央
制御装置２３は加算回路２４によってＨＤ位相比較回路
６の出力に所定のオフセットを加算する。これによって
再び位相誤差が発生し、その過渡応答は第４図に示すよ
うになる。ループゲインを小さくしていくと、第４図の
（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）と変化する。

位相誤差はステップ状に変化した後、曲線的に変化して
最終的には再びほぼＯに収束する。ループゲインクイ小
さくなるにつれて収束時間が長くなるとともに、最大行
き過ぎ量が大きくなり、またこの最大行き過ぎ量を示す
時間も遅くなる。中央制御装置２３は、この過渡応答を
読み取り、最大行き過ぎ量を示す時間、応答波形からル
ープゲインを計算することができる。

以上のようにこの実施例によれば、ＨＤ位相比較回路６
の出力に所定のオフセットを加算する加算回路を設け、
その過渡応答を中央制御装置で処理することにより、ル
ープゲインを検出し、Ｄ／Ａ変換器の変換特性、ｖｃｏ
の利得に対応して常に良好な応答特性を有したクロック
再生装置を提供することができる。また本実施例によれ
ばループゲインの検出は位相同期ループを動作させたま
まで行なうことができ、また必要なハードウェア量も少
なく実現できる。

なお、第１の実施例および第２の実施例においてループ
フィルタ２１は中央制御装置と別個のものとして説明し
たが、中央制御装置２３にて演算処理してもよいことは
言うまでもない。またループフィルタを制御してループ
ゲインを制御しているが位相比較回路の変換特性を変化
させてもよい。

発明の詳細 な説明したように、本発明によれば、Ｄ／Ａ変換器の変
換特性、ＶＣｏの変換利得に対応して常に良好な応答特
性を有したクロック再生装置を提供することができ、そ
の実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるクロック再生装
置のブロック図、第２図は同実施例のタイミング説明図
、第３図は本発明の第２の実施例におけるクロック再生
回路のブロック図、第４図は同実施例の位相誤差の過渡
応答を示す応答特性図、第Ｓ図は従来のクロック再生装
置のブロック図、第６図は従来例におけるループフィル
タの構成例を示すブロック図である。 １・・入力信号、２・・Ａ／Ｄ変換器、３・・垂直同期
信号検出回路、４・・垂直同期信号位相比較回路、８・
・Ｄ／Ａ変換器、９・・ＶＣｏ、１０・・再生クロック
出力、１１・・水平カウンタ、１２垂直カウン夕、２１
・・ループフィルタ、２２・・カウンタ、２３・・中央
制御装置、２４・・加算回路。

Claims (3)

【特許請求の範囲】
1. （１）入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、電圧
   制御発振器と、分周器と、中央演算処理装置と、前記Ａ
   ／Ｄ変換器の出力に含まれる同期信号と前記分周器の出
   力を位相比較する位相比較回路と、前記位相比較器の出
   力を入力とするループフィルタと、前記ループフィルタ
   の出力をディジタル、アナログ変換するＤ／Ａ変換器と
   、前記Ｄ／Ａ変換器の出力によって発振周波数が制御さ
   れる電圧制御発振器と、前記位相比較器と前記ループフ
   ィルタと前記Ｄ／Ａ変換器と前記電圧制御発振器と前記
   分周器とにより形成された位相同期ループのループゲイ
   ンを検出するループゲイン検出手段と、前記位相比較回
   路の出力に所定のオフセットを加算するオフセット回路
   とを備え、前記中央制御装置が前記位相比較回路の特性
   と前記ループフィルタの特性の少なくとも一方を制御す
   るよう構成されたことを特徴とするクロック再生装置。
2. （２）位相同期ループのループゲインを検出する手段は
   、中央制御装置によってＤ／Ａ変換器入力を制御し、入
   力信号に含まれる垂直同期信号と、分周器出力のタイミ
   ングの比較によって行なうものであることを特徴する請
   求項１記載のクロック再生装置。
3. （３）位相同期ループのループゲインを検出する手段は
   、位相比較回路の出力に所定のオフセットを加算し、所
   定の第１の時間経過後、所定の第２の時間が経過するま
   での間の位相比較回路の出力の変化より検出するもので
   あることを特徴とする請求項１記載のクロック再生装置
   。