JPH06101163B2

JPH06101163B2 - マイコンサーボ回路

Info

Publication number: JPH06101163B2
Application number: JP62283615A
Authority: JP
Inventors: 豊蔵浦上
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1987-11-10
Filing date: 1987-11-10
Publication date: 1994-12-12
Anticipated expiration: 2009-12-12
Also published as: JPH01125751A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、ビデオテープレコーダ（VTR）のサーボ回路
に関する。マイクロコンピュータを使用したサーボ回路
（特願昭62−151972号参照）の工場出荷時のPGパルスの
遅延量調整に関し、特開昭60−150259号（G11B 15/46
7）の改良に関する。

（ロ）従来の技術 VTRのモータサーボは、以前はアナログ回路で構成され
ていた。しかし、アナログ回路だと、回路素子の特性が
温度及び経時によって変化し長期安定性の点で問題にな
る。

このため、このモータサーボ回路をデジタル回路で作成
すれば良い。デジタル方式は、高精度高安定なクロック
を用いているので、回路素子の経時変化は少なくなる。

ところで、周知の様にこのデジタル方式のサーボ回路を
ソフトウェア（プログラム）に依り、実現することが提
案されている。つまり、マイクロコンピュータ（マイコ
ン）でサーボ回路を構成するものである。このようにす
れば、サーボ回路の仕様の変更及び特殊再生時の定数の
変更等が、プログラムの変更により実現出来る。

この様なマイコン（ソフトウェア）に依るサーボ回路に
ついては、例えば、以下の文献に示されている。NEC技
報Vol.39 No.10/1986のp.75〜p.81の「CMOS8ビットシン
グルチップマイクロコンピュータ，μPD78112」。電子
技術出版株式会社発行の雑誌「テレビ技術'87年５月
号」のp.19〜p.25の「三洋ディジタルAF搭載８ミリビデ
オムービー」。特開昭61−94577（H02P 5/00）。特開昭
62−55714（G05D 13/62）。本件出願人が昭和62年２月2
4日付で出願した特願昭62−42274号。

ところで、VTRの記録再生を行う場合は、当然回転ヘッ
ドが取り付けられたシリンダを所定の位相及び速度で回
転制御しなくてはならない。

このため、通常、シリンダに回転検出用マグネット（回
転位相検出手段）を設けて、このマグネットによりこの
シリンダの回転位相及び回転速度用の信号を得ている。
尚、この様なことは、特開昭61−61253号（G11B 15/46
7）に示される様に周知のものである。

ところで、この回転検出用マグネットの取り付け誤差に
より、前記の回転位相用の信号は、正確に回転ヘッドの
位相を示すものではない。このため、従来では、この回
転位相用の信号（以下、PGパルスと称す）を可変遅延回
路に入力し、この可変遅延回路の遅延量を調整して、前
記回転検出用マグネットの取付誤差を補正している。

この可変遅延回路は通常モノマルチにより作成される。
しかし、モノマルチでは経年劣化が生じる。このため、
前記特開昭60−150259年（G11B 15/467）に示される様
に、デジタルモノマルチを使用することが考えられてい
る。さらに、このデジタルモノマルチの遅延量を自動設
定することも考えられている。

（ハ）発明が解決しようとする問題点ところで、このデジタルモノマルチの役割をマイコンで
行い、このデジタルモノマルチを省略することが考えら
れる。

本発明は、上記の点に鑑みてなされたものであり、マイ
コンサーボ回路に、VTRの工場出荷時のPGパルスの発生
誤差を時間的な遅延手段を用いることなく補正する機能
を付加せしめるものである。

（ニ）問題点を解決するための手段本発明は、PGパルスと位相基準信号との発生時間間隔よ
り位相サーボ用データを作成してシリンダの回転位相制
御を行うマイコンサーボ回路に於いて、調整モード時標
準テープを再生して前記PGパルスと再生垂直同期信号と
の発生時間間隔よりPGパルス発生誤差データを算出する
と共にこのPGパルス発生誤差デーを記憶し、通常モード
時前記位相サーボ用データを前記PGパルス発生誤差デー
タで演算補正することを特徴とする。

（ホ）作用本発明は、上記の様な構成なので、調整モード時、PGパ
ルスの発生誤差をPGパルス発生誤差データとして記憶
し、通常のサーボ動作時、このPGパルス発生誤差データ
により、位相サーボ用データを演算補正出来る。

（ヘ）実施例（Ａ）まず、本願の説明の前にマイコンサーボ回路の
概略動作を第８図を参照しつつ説明する（前記特願昭62
−151972号参考）。

まず、このサーボ回路の動作の概要を説明する。このサ
ーボ回路は、キャブスタンモータ（CM）とシリンダに内
蔵されているヘッドモータ（HM）の制御を１つのマイコ
ン（22）で（例えばハチマル系のマイコン,Z80）で行う
タイプである。従来と同様に、キャプスタンモータ（C
M）からのFGパルス（CFG）、コントロールヘッド（12）
からのコントロールパルス（CTL）、ヘッドモータ（H
M）からのPGパルス（PG）とFGパルス（HFG）をマイコン
（22）に入力する。マイコン（22）は、FGパルス（CFG,
HFG）については、その発生間隔を検知することにより
速度ズレの状態を検出する。又、PGパルス（PG）とコン
トロールパルス（CTL）については、位相基準信号とこ
れらのパルス（PG,CTL）との間隔を検知することによ
り、位相ズレの状態を検出している。尚、この間隔の検
知には、従来と同様にカウンタ回路（24）を使用する。

このサーボ回路の特徴は、パルス信号（PG,HFG,CFG,CT
L）の入力端子が、マイコン（22）の▲▼端子
（マスク可能な割込端子）の１個のみである点である。
尚、▲▼端子は、以下INT端子と記載する。この
ため、このサーボ回路は、周知の割込みコントローラ
（30）を備えている。この割込コントローラ（30）は、
例えばインテル社製の「8259A」又は日本電気（株）製
の「μPD71059」である。この割込みコントローラ（3
0）の入力端子は優先度を示している。

マイコン（22）はINT端子に信号が入力されると、サー
ボモードとなるが、このINT端子に入力された信号が、
４つの信号（PG,HFG′,CFG′,CTL′）のうちのどれであ
るかを、示すデータを割込みコントローラ（30）より入
力して、その信号に応じたモード（キャプスタン位相サ
ーボ回路モード、キャプスタン速度サーボ回路モード、
シリンダ位相サーボ回路モード、シリンダ速度回路サー
ボモード）に設定される。割込みコントローラ（30）
は、INT端子に入力された信号がどれであるかをバッフ
ァ（38）（40）を介してマイコン（22）に出力する。そ
して、割込みコントローラ（22）は信号は複数入力され
ている時は、優先度の高い方をマイコン（22）に出力す
る。たとえばPG′信号（優先度１）とCFG′信号（優先
度３）が同時に入力されている時は、マイコン（22）に
PG′信号の入力時であると出力する。

第８図の各部を簡単に説明する。（CM）はキャプスタン
モータであり、FGパルス（CFG）を出力する。（HM）は
ヘッドモータであり、FGパルス（HFG）、及びPGパルス
（PG）を出力する。

（12）はコントロールヘッドである。（SW₁）は切換ス
ッチである。この切換スイッチ（SW₁）は、VTRの再生時
はコントロールヘッド（12）で再生されたコントロール
パルス（CTL）を出力し、VTRの記録時は映像信号より抜
き出した垂直同期信号を1/2分周した30Hzの位相基準信
号をコントロールヘッド（12）に出力する。（32）は分
周回路であり、この分周回路（32）の分周比はマイコン
（22）により、動作モードに応じて設定される。（34
a）（34b）（34c）（34d）はラッチ回路であり、パルス
（PG,HFG,CFG,CTL）をラッチする。（30）は割込みコン
トローラである。

（22）はマイコンである。（36）は、マイコン用クロッ
ク信号の発振器である。

（38）はアドレス用バッファ、（40）はデータ用バッフ
ァである。尚、マイコン（22）はこのバッファ（38）
（40）を介して各部を制御（データの授受）を行う。

（42）は制御プログラムを格納するROM、（44）はワー
クエリア用RAMである。（46）はこのマイコンが搭載さ
れたVTRの調整データを記憶させるEEPROM［Electric Er
asable Program Read on Memory）である。

（24）はカウンタ回路である。このカウンタ回路（24）
は基準信号によりリセットされる。（26）はカウンタ回
路（24）のクロック信号用発振器である。（48）は30Hz
の基準信号作成用の第２カウンタ回路である。（SW₂）
は切換スイッチである。VTRの再生時、カウンタ回路（2
4）は第２カウンタ回路（48）からの基準信号（Ref）に
よりリセットされる。VTRの記録時、カウンタ回路（2
4）は映像信号より抜き出された垂直同期信号を1/2分周
した位相基準信号によりリセットされる。

又、このカウンタ回路（24）をリセットする信号は、マ
イコン（22）の▲▼端子（マスク不可割込端子）
に入力される。尚、この▲▼端子を以下NMI端子
と記載する。マイコン（22）はこのNMI端子への入力に
より、この時のVTRの動作モードを検知するモードとな
る。

（18′）はアップ釦及びダウン釦よりなるトラッキング
調整手段であり、トラッキング調整により設定されたト
ラッキング補正データを出力する。尚このトラッキング
調整手段（18′）はカセットテープ交換時に初期値に自
動的にリセットされる。（50）はこのトラッキング調整
手段（18）からのトラッキング補正データをマイコン
（22）に出力するインタフェース回路である。このイン
タフェース回路（50）はマイコン（22）とトラッキング
調整手段（18′）との仲介を行う。

（52）はマイコン（22）より出力されたサーボ用のデー
タ（キャプスタン用とヘッド用）をラッチするサーボ用
データラッチ回路である。このデータラッチ回路（52）
は、次のサーボ用データが、マイコン（22）から出力さ
れるまで、このデータを保持する。

（27）は、データラッチ回路（52）からのキャプスタン
用サーボデータに基づきPWM波を出力するPWM波回路であ
る。（54）はデータラッチ回路（52）からのヘッド用サ
ーボデータに基づきPWM波を出力するPWM波回路である。

上記回路に於けるキャプスタンモータの速度サーボ制御
について簡単に説明する。

キャプスタンモータ（CM）はFGパルス（CFG）を出力す
る。このFGパルス（CFG）は分周回路（32）で分周され
た後にラッチ回路（34c）でラッチされ、割込みコント
ローラ（30）を介してマイコン（22）のINT端子に入力
される。マイコン（22）はアドレス用バッファ（38）及
びデータ用バッファ（40）を介して、割込みコントロー
ラ（30）より、この入力信号がCFG′信号であることを
示すデータを読み込み、このデータによりキャプスタン
速度サーボ回路モードとなる。

マイコン（22）はカウンタ回路（24）の値を読み込む
［尚、バッファ（38）（40）を介するのは当然であるの
で、説明を簡略化するためにこのバッファ（38）（40）
の説明は省略した］。そして、このカウンタ回路（24）
の値を例えばRAM（44）に一時格納すると共に、前回のC
FG信号入力時にRAM（44）に格納した値を読み出す。そ
して、このRAM（44）から読み出した前回の値と、カウ
ンタ回路（24）より読み込んだ値を比較して、FGパルス
信号の間隔を算出し、キャプスタン用速度サーボデータ
を作成する。尚、この時のキャプスタン速度サーボデー
タの値が、通常値より大きく離れている時は、前回の速
度サーボデータをRAM（44）より読み出してこれを使用
する。尚、この様な事態は例えばカウンタ回路（24）の
リセット直後等に発生する。

マイコン（22）はキャプスタン速度サーボデータをRAM
（44）に格納する。又、マイコン（22）はRAM（44）に
格納されているキャプスタン位相サーボデータを読み出
して、このキャプスタン位相サーボデータとキャプスタ
ン速度サーボデータを加算する。加算して作成したキャ
プスタンサーボデータはサーボ用データラッチ回路（5
2）に出力される。サーボ用データラッチ回路（52）
は、このキャプスタンサーボデータをキャプスタン用PW
M波回路（27）に出力する。マイコン（22）はインタフ
ェース回路（50）を介してラッチ回路（34c）のラッチ
を解除する。

次にキャプスタンモータ（CM）の位相サーボ制御につい
て簡単に説明する。

コントロールヘッド（12）からのコントロールパルス
（CTL）は、スイッチ（SW₁）を経て、ラッチ回路（34
d）でラッチされる。そして、割込みコントローラ（3
0）を介してマイコン（22）のINT端子に入力される。マ
イコン（22）は、この入力により、バッファ（38）（4
0）を介して、割込みコントローラ（30）のデータを読
み込む。このINT端子への入力がCTL′信号であることを
示すデータを、割込みコントローラ（30）が出力してい
る。マイコン（22）は、この割込みコントローラ（30）
からのデータにより、キャプスタン位相サーボ回路モー
ドとなる。

マイコン（22）はバッファ（38）（40）を介してカウン
タ回路（24）のデータを読み込む。マイコン（22）はバ
ッファ（38）（40）インタフェース回路（50）を介して
トラッキング調整手段（18′）のトラッキング補正デー
タ（Ｄ_Ｒ）を読み込む。マイコン（22）は、カウンタ回
路（24）から読み込んだデータをトラッキング補正デー
タで補正してキャプスタン位相サーボデータを算出す
る。

マイコン（22）はRAM（44）よりキャプスタン速度サー
ボデータを読み出し、こデータとキャプスタン位相サー
ボデータを加算してキャプスタンサーボデータを作成す
る。このキャプスタンサーボデータはサーボ用データラ
ッチ回路（52）に出力される。マイコン（22）はキャプ
スタン位相サーボデータをRAM（44）に格納する。そし
て、マイコン（22）はインタフェース回路（50）を介し
てラッチ回路（34d）をリセットする。

上記回路に於けるヘッドモータ（シリンダ）の速度サー
ボ制御について簡単に説明する。

ヘッドモータ（HM）はFGパルス（HFG）を出力する。こ
のFGパルス（HFG）はラッチ回路（34d）でラッチされ、
割込みコントローラ（30）を介してマイコン（22）のIN
T端子に入力される。

マイコン（22）はカウンタ回路（24）の値を読み込む。
そして、このカウンタ回路（24）の値を例えばRAM（4
4）に一時格納すると共に、前回のHFG信号入力時にRAM
（44）に格納した値を読み出す。そして、このRAM（4
4）から読み出した前回の値と、カウンタ回路（24）よ
り読み込んだ値を比較して、HFGパルス信号の間隔を算
出し、ヘッドモータ用速度サーボデータを作成する。
尚、この時のヘッドモータ速度サーボデータの値が、通
常値より大きく離れている時は、前回の速度サーボデー
タをRAM（44）より読み出してこれを使用する。尚、こ
の様な事態は例えばカウンタ回路（24）のリセット直後
等に発生する。

マイコン（22）はヘッドモータ速度サーボデータをRAM
（44）に格納する。又、マイコン（22）はRAM（44）に
格納されているヘッドモータ位相サーボデータを読み出
して、このキャプスタン位相サーボデータとヘッドモー
タ速度サーボデータを加算する。加算して作成したヘッ
ドモータサーボデータはサーボ用データラッチ回路（5
2）に出力される。サーボ用データラッチ回路（52）
は、このヘッドモータサーボデータをヘッドモータ用PW
M波回路（54）に出力する。マイコン（22）はインタフ
ェース回路（50）を介してラッチ回路（34b）のラッチ
を解除する。

次にヘッドモータ（HM）の位相サーボ制御について簡単
に説明する。

ヘッドモータ（HM）からのPGパルスは、ラッチ回路（34
a）でラッチされる。そして、割込みコントローラ（3
0）を介してマイコン（22）のINT端子に入力される。マ
イコン（22）は、この入力により、バッファ（38）（4
0）を介して、割込みコントローラ（30）のデータを読
み込む。このINT端子への入力がPG′信号であることを
示すデータを、割込みコントローラ（30）が出力してい
る。マイコン（22）は、この割込みコントローラ（30）
からのデータにより、ヘッドモータ位相サーボ回路モー
ドとなる。

マイコン（22）はバッファ（38）（40）を介してカウン
タ回路（24）のデータを（PGパルス発生時のデータ）を
読み込む。マイコン（22）はEEPROM（46）よりヘッドサ
ーボ位相調整用基準データを読み込む。マイコン（22）
は、このデータとカウンタ回路（24）からのデータを比
較して、ヘッドモータ位相サーボデータを算出する。

マイコン（22）はRAM（44）よりヘッドモータ速度サー
ボデータを読み出し、このデータとヘッドモータ位相サ
ーボデータを加算してヘッドモータサーボデータを作成
する。このヘッドモータサーボデータはサーボ用データ
ラッチ回路（52）に出力される。マイコン（22）はヘッ
ドモータ位相サーボデータをRAM（44）に格納する。そ
して、マイコン（22）はインタフェース回路（50）を介
してラッチ回路（34a）をリセットする。

尚、この例では、ヘッドサーボはキャプスタンサーボに
比べて高い精度を必要とするので、ヘッドモータからの
信号（PG,HFG）の優先順位を高く設定した。

（Ｂ）本実施例では、ヘッドモータ（HM）からのPGパ
ルスの遅延量を調整する変わりに、前記ヘッドサーボ位
相調整用基準データの値を調整するものである。

第１図を参照しつつ、本発明の一実施例を説明する。第
１図に於いて、第８図と同一部分には同一符号を付し
た。（50）は調整モード用端子である。マイコン（22）
のNMI端子はこの調整モード検出端子として動作する。
そして、従来の第８図のNMI端子の動作は、本実施例の
場合、INT端子で兼用した。又、（52）は垂直同期信号
の1/2分周信号が印加される端子である。この垂直同期
信号はテープより再生された映像信号より分離された信
号である。尚、割込みコントローラ（30）の〜は優
先順位を示している。このマイコンサーボ回路は、通常
時はモード判定をINT端子で行う他は第８図と同様に動
作する。

工場出荷時の調整モード時、NMI端子に調整モード信号
が入力されると、このVTRは調整モードとなる。そし
て、第７図に示す様に動作し所定期間（サーボが安定す
るまでの間）、標準テープを再生する通常のサーボ動作
を行う。尚、マイコン（22）はこの通常サーボの動作時
に、PGパルスの入力時のカウンタ（24）のデータ（前記
PGパルス発生時のデータのこと）をRAM（44）に記憶し
ている。尚、PGパルスは当然ラッチ回路（34a）割込み
コントローラ（30）を介して入力され、カウンタ回路
（24）のデータはバッファ（38）（40）を介して入力さ
れると共にRAM（44）に記憶される。尚、この時マイコ
ン（22）は、1/2分周信号（Ｖ_Ｄ/2）は使用しないの
で、INT端子に信号が入力された時に、割込みコントロ
ーラ（30）が1/2分周信号（Ｖ_Ｄ/2）であると、マイコ
ン（22）はラッチ回路（34f）をリセットする。

次に所定期間を経過して、1/2分周信号号（Ｖ_Ｄ/2）が
マイコン（22）に入力されると、マイコン（22）はこの
時のカウンタ回路（24）のデータ（垂直同期発生時のデ
ータ）を読み込む。そして、マイコンは、この垂直同期
発生時のデータと、RAM（44）に概に記憶しているPGパ
ルス発生時のデータを読み込んで、両データを比較す
る。この比較された比較データは、PGパルスと再生垂直
同期信号との位相差（発生時間間隔）を示すものであ
る。

そして、この時VTRは標準テープを再生しているので、P
Gパルスに誤差が無ければ、この比較データは、所定値
となるはずである。つまり、この比較データとこの所定
値を比較することにより、誤差のデータ（PGパルス発生
誤差データ）を作成出来る。

マイコン（22）は、EEPROM（46）に予め記憶されている
前記所定値を読み出して、前記比較データと比較してPG
パルス発生誤差データを作成する。このPGパルス発生誤
差データにより、前記ヘッドサーボ位相調整用基準デー
タを書き換えて、このVTRに応じた値とする。尚、この
時ヘッドサーボ位相調整用基準データはPGパルス発生誤
差データを含んだデータとなる。

そして、このVTRは調整モードを終了する。

（Ｃ）尚、上記実施例では、EEPROM（46）のヘッドサ
ーボ位相調整用基準データを誤差を補正するデータに書
き換えた。しかし、これは、EEPROM（46）に別に書き込
んだPGパルス発生誤差データを、通常のサーボ時に、読
み出し、このPGパルス発生誤差データと、書き換えてい
ないヘッドサーボ位相調整用基準データと、PGパルス入
力時のカウンタ回路のデータに依り、ヘッドモータサー
ボ（シリンダサーボ）を行なっても良い。

又、本実施例では、調整モードの最後にヘッドサーボ位
相調整用基準データを書き換えたが、これは、書き換え
た後も、通常サーボモードを続けて、この書き換えたヘ
ッドサーボ位相調整用基準データを使用してサーボ動作
を行ない、もう一度、PGパルス発生誤差データの検出を
行なって、このヘッドサーボ位相調整用基準データの補
正を行うようにしても良い。

尚、このマイコン（22）は前記PGパルス発生誤差データ
をEEPROM（46）に記憶していて、このデータとPGパルス
によりRFスイッチングパルスを通常サーボ時に作成する
ようにしても良い。つまり、PGパルス（PG）入力時よ
り、RFスイッチングパルスを立ち上げる時間（又は立ち
下げる時間）は、所定の時間（以下、RFスイッチングパ
ルス用所定時間と称す）である。尚、この時間は、前記
PGパルス発生誤差データによりマイコン内でこの時、す
でに補正されている。マイコン（22）はPGパルスの入力
時に、通常のサーボ動作を行うと共に、内蔵（図示せ
ず）のハードのカウンタ回路（以下、タイマ回路と称
す）を動作させる。このタイマ回路はRFスイッチングパ
ルス用所定時間をカウントする回路であり、このタイマ
回路はこの時間をカウントすると割り込み信号を出力す
る。マイコンはこの内部の割り込み信号により、例えば
第１図に示すポート（Ｐ）の信号を立ち上げる。同様に
して、ポート（Ｐ）の信号を立ち下げる第２のタイマ回
路をも内蔵すれば、RFスイッチングパルス（RFSW）は容
易に作成出来る。

又、本実施例では、実際にPGパルス、HFGパルス、CFGパ
ルス、CTIパルス、Ｖ_Ｄ/2信号が発生してから、マイコ
ン（22）がカウンタ回路（24）の値を読み込むまでに時
間的な遅れ（タイムラグ）が生じる。

このため、第２図に示す様に、各信号用のカウンタラッ
チ回路（54a）（54b）（54c）（54d）（54f）を設け、
信号入力時のカウンタ回路（24）の値をラッチする様に
する。そして、マイコン（22）はカウンタ回路（24）で
はなく、このカウンタラッチ回路（54a）（54b）（54
c）（54d）（54f）のデータを読み込めば、タイムラグ
は発生しない。

又、第３図に示す様にシリンダ（ヘッドモータ）の回転
を検出するPGコイル（56）とFGパターン（58）の配置を
工夫して、第４図に示す様にPGパルスとHFGパルスの発
生タイミングをずらせて、この２つの信号が同時に発生
しない様に設計する。この様に設計すれば、第５図に示
す様にPGパルスとHFGパルス用のカウンタラッチ回路（5
4a′）を兼用出来る。尚、マイコン（22）は当然割込み
コントローラ（30）をサーチすることにより、このカウ
ンタラッチ回路（54a′）のデータがどちらのデータで
あるかを判定出来る。尚、この第５図の回路は、キャプ
スタンのFGパルスとして、第６図に示す２つのFG信号
（CFG1,CFG2）を用いるタイプのサーボ回路でも有り、
このCFG1パルスとCFG2パルス発生時のカウンタの値をラ
ッチするカウンタラッチ回路（54c′）も兼用してい
る。

又、本実施例では、PGパルス（PG）入力時と、1/2分周
信号（Ｖ_Ｄ/2）入力時のカウンタ回路（24）のデータ値
を比較した。しかし、これは、PGパルスと1/2分周信号
の一方でリセットし、他方でラッチするカウンタ回路を
別に設けて、位相差をこのカウンタ回路で算出する様に
しても良い。尚、この場合、カウンタ回路が別にもう一
個必要となる。

（ト）発明の効果上記の如く、本発明に依れば、マイコンサーボ回路に於
いて、PGパルス発生誤差データにより、位相サーボ用デ
ータを演算補正しているので、モノマルチ等の時間的な
遅延手段を用いることなく位相サーボが素早く行なえ
る。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す図である。第２図は本発明の第２実施例を示す図である。第３図、第４図、第５図、第６図は本発明の第３実施例
を示す図である。第７図は調整モード時の動作を説明するための図であ
る。第８図はマイコンサーボ回路の一例を示す図である。（PG）……PGパルス、（Ｖ_Ｄ/2）……再生垂直同期信
号。

Claims

【特許請求の範囲】

【請求項１】シリンダからのPGパルスと位相基準信号の
発生時間間隔と機械的に誤差無く組み立てられたヘッド
モータが定常運転しているときのPGパルスと前記位相基
準信号との時間間隔であるヘッドサーボ位相調整用基準
データの差に応じてヘッドモータに入力するPWM波形の
ディユーティ比を決定するための位相サーボ用データを作成して前記シリンダの回転位相
制御を行うマイコンサーボ回路において、調整モード時、標準テープを再生して前記PGパルスと再
生垂直同期信号との発生時間間隔と所定の値とを比較し
てPGパルス発生誤差データを算出すると共に、このPGパ
ルス発生誤差データを記憶し、通常モード時、前記ヘッドサーボ位相調整用基準データ
を前記PGパルス発生誤差データで演算補正することを特
徴とするマイコンサーボ回路。