JPH01115132A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH01115132A JPH01115132A JP62274576A JP27457687A JPH01115132A JP H01115132 A JPH01115132 A JP H01115132A JP 62274576 A JP62274576 A JP 62274576A JP 27457687 A JP27457687 A JP 27457687A JP H01115132 A JPH01115132 A JP H01115132A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor
- width
- semiconductor device
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000011347 resin Substances 0.000 title abstract description 10
- 229920005989 resin Polymers 0.000 title abstract description 10
- 239000000853 adhesive Substances 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 abstract description 4
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアイランド上に接着された半導体素子に内部リ
ードと外部リードとを接続したのち樹脂で封止した樹脂
封止型半導体装置に関するものである。
ードと外部リードとを接続したのち樹脂で封止した樹脂
封止型半導体装置に関するものである。
第２図は従来におけるこの種樹脂封止型半導体装置の縦
断面図であって、これを同図に基づいて説明すると、半
導体装Ｗ１は、アイランド２上に接着剤３で固着された
半導体素子４を備えており、この半導体素子４は、内部
リード５および外部リード６との間をインナワイヤ７で
電気的に導通されている。そしてこれらの部材は、半導
体封止樹脂８により封止されて外部環境から保護されて
いる。
断面図であって、これを同図に基づいて説明すると、半
導体装Ｗ１は、アイランド２上に接着剤３で固着された
半導体素子４を備えており、この半導体素子４は、内部
リード５および外部リード６との間をインナワイヤ７で
電気的に導通されている。そしてこれらの部材は、半導
体封止樹脂８により封止されて外部環境から保護されて
いる。
上記樹脂８による組立部材の封止は、通常、これらの部
材を金型に入れて樹脂を注入、固化させるトランスファ
ー成形によって行われ、この成形は１８０”前後の温度
で行われる。成形後はタイバーカットやリード加工等の
工程を経て最終製品となる。
材を金型に入れて樹脂を注入、固化させるトランスファ
ー成形によって行われ、この成形は１８０”前後の温度
で行われる。成形後はタイバーカットやリード加工等の
工程を経て最終製品となる。
しかしながら、このような従来の樹脂封止型半導体装置
においては、内部リード５と、アイランド２上の半導体
素子４とがはり同一平面上にあるために、半導体素子４
やアイランド２の大きさが内部リード５の占有平面によ
って制約されてしまい、また、装置端から半導体素子端
までの寸法が通常０．８謹以上必要となるために、半導
体素子４の寸法が限定され、高集積の半導体素子が使用
できないという問題があった。
においては、内部リード５と、アイランド２上の半導体
素子４とがはり同一平面上にあるために、半導体素子４
やアイランド２の大きさが内部リード５の占有平面によ
って制約されてしまい、また、装置端から半導体素子端
までの寸法が通常０．８謹以上必要となるために、半導
体素子４の寸法が限定され、高集積の半導体素子が使用
できないという問題があった。
本発明は以上のような点に鑑みなされたもので、半導体
素子の高集積化に伴う大型化ならびに高密度実装化に伴
う小型化に対応できる樹脂封止型半導体装置を提供する
ことを目的としている。
素子の高集積化に伴う大型化ならびに高密度実装化に伴
う小型化に対応できる樹脂封止型半導体装置を提供する
ことを目的としている。
このような目的を達成するために本発明においては、半
導体素子をアイランドに固定し、内部リードの少なくと
も一部を半導体素子の表面上方に位置させた。
導体素子をアイランドに固定し、内部リードの少なくと
も一部を半導体素子の表面上方に位置させた。
（作 用〕
内部リードと、アイランド上の半導体素子とが互いに上
下に重なって配置されることになるので、半導体素子の
寸法が内部リードによって制約されないし、また、重な
った分だけ小型化が可能になる。
下に重なって配置されることになるので、半導体素子の
寸法が内部リードによって制約されないし、また、重な
った分だけ小型化が可能になる。
第１図は本発明に係るる樹脂封止型半導体装置の実施例
を示す縦断面図であってこれを同図に基づいて説明する
と、樹脂封止型の半導体装Ｗ１１は、アイランド１２上
に接着剤１３で固着された半導体素子Ｉ４を備えており
、この半導体素子１４に一端を接続された一対のインナ
ワイヤ１５のｆｔｈ端は、外部リード１６と一体形成さ
れた内部リード１７に接続されていて、半導体素子１４
と内部リード１７とが電気的に導通されている。この内
部リード１７は半導体素子１４と平行しこれと重なるよ
うにしてその上方に配設されており、本実施例ではその
全長のはＶｌ／３が半導体素子１４と重なっている。そ
してこのようにして組立てられた各部材は、金型に入れ
られ、半導体封止樹脂１８を注入、固化させるトランス
ファー成形によって封止されて外部環境から保護される
。
を示す縦断面図であってこれを同図に基づいて説明する
と、樹脂封止型の半導体装Ｗ１１は、アイランド１２上
に接着剤１３で固着された半導体素子Ｉ４を備えており
、この半導体素子１４に一端を接続された一対のインナ
ワイヤ１５のｆｔｈ端は、外部リード１６と一体形成さ
れた内部リード１７に接続されていて、半導体素子１４
と内部リード１７とが電気的に導通されている。この内
部リード１７は半導体素子１４と平行しこれと重なるよ
うにしてその上方に配設されており、本実施例ではその
全長のはＶｌ／３が半導体素子１４と重なっている。そ
してこのようにして組立てられた各部材は、金型に入れ
られ、半導体封止樹脂１８を注入、固化させるトランス
ファー成形によって封止されて外部環境から保護される
。
このように半導体素子１４と内部リード１７とが上下に
重なっているので、第２図と比較すれば明らかなように
、装置全体の幅が同じでも、半導体素子１４の幅を第２
図に示すものよりも大きくすることができ、また逆に、
半導体素子１４の幅が同じ場合には、装置全体の幅を小
さくすることができる。例えば第２図において０．８日
程度であった装置端から半導体素子端までの寸法を、０
．２〜０．３１にすることができる。
重なっているので、第２図と比較すれば明らかなように
、装置全体の幅が同じでも、半導体素子１４の幅を第２
図に示すものよりも大きくすることができ、また逆に、
半導体素子１４の幅が同じ場合には、装置全体の幅を小
さくすることができる。例えば第２図において０．８日
程度であった装置端から半導体素子端までの寸法を、０
．２〜０．３１にすることができる。
なお、本実施例では半導体素子２４と内部リード１７と
を金属細線からなるインナワイヤ１５で電気接続した例
を示したが、テープ式の自動ボンディング装置で電気接
続してもよい、また、本実施例では内部リード１７の幅
のはゾ１／３を半導体素子１４と重ねた例を示したが、
内部リード１７の大部を半導体素子１４に重ねてもよい
。
を金属細線からなるインナワイヤ１５で電気接続した例
を示したが、テープ式の自動ボンディング装置で電気接
続してもよい、また、本実施例では内部リード１７の幅
のはゾ１／３を半導体素子１４と重ねた例を示したが、
内部リード１７の大部を半導体素子１４に重ねてもよい
。
（発明の効果］
以上の説明により明らかなように本発明によれば樹脂封
止型半導体装置において、半導体素子をアイランドに固
定し、内部リードの少なくとも一部を半導体素子の表面
上方に位置させたことにより、半導体素子の幅を内部リ
ードと関係なく広げることができるので、半導体素子の
大型化、高集積化を計ることができるとともに、装置端
から半導体素子端までの寸法を少なくとも上記型なり分
だけ小さくすることができるので、樹脂封止型半導体装
置全体の小型化を計ることができ、高密度実装化に対応
できる。
止型半導体装置において、半導体素子をアイランドに固
定し、内部リードの少なくとも一部を半導体素子の表面
上方に位置させたことにより、半導体素子の幅を内部リ
ードと関係なく広げることができるので、半導体素子の
大型化、高集積化を計ることができるとともに、装置端
から半導体素子端までの寸法を少なくとも上記型なり分
だけ小さくすることができるので、樹脂封止型半導体装
置全体の小型化を計ることができ、高密度実装化に対応
できる。
第１図は本発明に係る樹脂封止型半導体装置の実施例を
示す縦断面図、第２図は従来の樹脂封止型半導体装置の
縦断面図である。 １１・・・・樹脂封止型半導体装置、１２・・・・アイ
ランド、１３・・・・接着剤、１４・・・・半導体素子
、１５・・・・インナワイヤ、１６・ ・ ・ ・外部
リード、１７ ・ ・ ・ ・内部リード、Ｉ８・・・
・半導体封止樹脂。
示す縦断面図、第２図は従来の樹脂封止型半導体装置の
縦断面図である。 １１・・・・樹脂封止型半導体装置、１２・・・・アイ
ランド、１３・・・・接着剤、１４・・・・半導体素子
、１５・・・・インナワイヤ、１６・ ・ ・ ・外部
リード、１７ ・ ・ ・ ・内部リード、Ｉ８・・・
・半導体封止樹脂。
Claims (1)
- 半導体素子をアイランドに固定し、内部リードの少な
くとも一部を半導体素子の表面上方に位置させたことを
特徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62274576A JPH01115132A (ja) | 1987-10-28 | 1987-10-28 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62274576A JPH01115132A (ja) | 1987-10-28 | 1987-10-28 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01115132A true JPH01115132A (ja) | 1989-05-08 |
Family
ID=17543666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62274576A Pending JPH01115132A (ja) | 1987-10-28 | 1987-10-28 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01115132A (ja) |
-
1987
- 1987-10-28 JP JP62274576A patent/JPH01115132A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834830A (en) | LOC (lead on chip) package and fabricating method thereof | |
| JPH041503B2 (ja) | ||
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| US5223738A (en) | Leadframe | |
| KR960005039B1 (ko) | 수지밀봉형 반도체장치 | |
| JPH01115132A (ja) | 樹脂封止型半導体装置 | |
| JPH0451980B2 (ja) | ||
| JP3036339B2 (ja) | 半導体装置 | |
| JPH0233961A (ja) | リードフレーム | |
| JPH0519958Y2 (ja) | ||
| JPH05315540A (ja) | 半導体装置 | |
| JPS6112053A (ja) | リ−ドフレ−ム | |
| JPS6248375B2 (ja) | ||
| JPS61160956A (ja) | 半導体装置 | |
| JPH0750388A (ja) | 樹脂封止型半導体装置及び製造方法 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH08340078A (ja) | 半導体装置および前記半導体装置を用いた実装構造 | |
| JPH01187845A (ja) | 半導体装置 | |
| JPS61292945A (ja) | 半導体装置の製造方法 | |
| JPS59198744A (ja) | 樹脂封止型半導体装置 | |
| JPS6333851A (ja) | Ｉｃパツケ−ジ | |
| JPH01255259A (ja) | 樹脂封止型半導体装置 | |
| JPH02146740A (ja) | 半導体装置 | |
| JPH01128558A (ja) | 樹脂封止型半導体装置 | |
| JPS6035828B2 (ja) | レジン封止集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20091003 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20091003 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20101003 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20111003 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20111003 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20131003 |