JPH01110488A - 目的階指定を即座に割り当てるエレベータ用群制御装置 - Google Patents
目的階指定を即座に割り当てるエレベータ用群制御装置Info
- Publication number
- JPH01110488A JPH01110488A JP63224364A JP22436488A JPH01110488A JP H01110488 A JPH01110488 A JP H01110488A JP 63224364 A JP63224364 A JP 63224364A JP 22436488 A JP22436488 A JP 22436488A JP H01110488 A JPH01110488 A JP H01110488A
- Authority
- JP
- Japan
- Prior art keywords
- designation
- floor
- memory
- input
- elevator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 80
- 230000004044 response Effects 0.000 claims description 15
- 230000006870 function Effects 0.000 abstract description 3
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 5
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 5
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 3
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 2
- 101001088725 Homo sapiens Inactive ribonuclease-like protein 10 Proteins 0.000 description 1
- 102100034097 Inactive ribonuclease-like protein 10 Human genes 0.000 description 1
- 241001465754 Metazoa Species 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
- B66B1/00—Control systems of elevators in general
- B66B1/24—Control systems with regulation, i.e. with retroactive action, for influencing travelling speed, acceleration, or deceleration
- B66B1/2408—Control systems with regulation, i.e. with retroactive action, for influencing travelling speed, acceleration, or deceleration where the allocation of a call to an elevator car is of importance, i.e. by means of a supervisory or group controller
- B66B1/2458—For elevator systems with multiple shafts and a single car per shaft
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
- B66B2201/00—Aspects of control systems of elevators
- B66B2201/10—Details with respect to the type of call input
- B66B2201/103—Destination call input before entering the elevator car
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
- B66B2201/00—Aspects of control systems of elevators
- B66B2201/20—Details of the evaluation method for the allocation of a call to an elevator car
- B66B2201/211—Waiting time, i.e. response time
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
- B66B2201/00—Aspects of control systems of elevators
- B66B2201/20—Details of the evaluation method for the allocation of a call to an elevator car
- B66B2201/222—Taking into account the number of passengers present in the elevator car to be allocated
Landscapes
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Elevator Control (AREA)
- Indicating And Signalling Devices For Elevators (AREA)
- Maintenance And Inspection Apparatuses For Elevators (AREA)
- Table Devices Or Equipment (AREA)
- Display Devices Of Pinball Game Machines (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、目的階指定を即座に割り当てるエレベータ用
の群制御装置に係わり、この装置は各階に配置された、
所望の目的階を指す指定の入力に用いられ得る指定登録
装置と、群を成す複数基のエレベータに関連し、かつ前
記指定登録装置と接続された２種の指定メモリで、階で
指定が入力されると該指定を入力附を明示するものとし
て記憶する階指定メモリ並びに階で指定が入力されると
該指定を目的借金明示するものとして記憶するケージ指
定メモリと、エレベータ群のケージ内に設置された荷重
測定装置と、エレベータ群の各エレベータに関連し、そ
の時々の停止可能階を指示するセレクタと、エレベータ
群の各エレベータに関連し、各階につき少なくとも１個
の位置を有する第一及び第二のスキャナと、入力された
指定をエレベータ群のケージに割り当てる装置とを有す
る。
の群制御装置に係わり、この装置は各階に配置された、
所望の目的階を指す指定の入力に用いられ得る指定登録
装置と、群を成す複数基のエレベータに関連し、かつ前
記指定登録装置と接続された２種の指定メモリで、階で
指定が入力されると該指定を入力附を明示するものとし
て記憶する階指定メモリ並びに階で指定が入力されると
該指定を目的借金明示するものとして記憶するケージ指
定メモリと、エレベータ群のケージ内に設置された荷重
測定装置と、エレベータ群の各エレベータに関連し、そ
の時々の停止可能階を指示するセレクタと、エレベータ
群の各エレベータに関連し、各階につき少なくとも１個
の位置を有する第一及び第二のスキャナと、入力された
指定をエレベータ群のケージに割り当てる装置とを有す
る。
上記のような群制御装置でヨーロッパ特許公開第０２４
６３９５号から公知であるものでは、ケージの入力され
た指定に対する配分が時間的にｆｌｔ３ａ（ヒされ得る
。この群制御装置の１基のエレベータに関連するケージ
指定メモリは、割り当て済みのケージ指定を保有する第
一のメモリと各階に関連するその他のメモリとから成り
、各階に関連するメモリには当該階で入力された所望の
目的階を指す指定であって、未だケージに割り当てられ
ていないものが記憶されている。入力された指定をエレ
ベータ群のケージに割り当てる装では、マイクロプロセ
ッサの形態の計算デバイスと比較装置とを有する。計算
デバイスは走査装置の第一のスキャナの１走査周期の間
に各階に関して、少なくとも当該階とセレクタが指示す
るケージ位置との間の距離、この距雛内で予期される中
途停止並びに瞬間的なケージ荷重から、階で待つ乗客並
びにケージ内の乗客の時間損失に比例する和を計算する
。
６３９５号から公知であるものでは、ケージの入力され
た指定に対する配分が時間的にｆｌｔ３ａ（ヒされ得る
。この群制御装置の１基のエレベータに関連するケージ
指定メモリは、割り当て済みのケージ指定を保有する第
一のメモリと各階に関連するその他のメモリとから成り
、各階に関連するメモリには当該階で入力された所望の
目的階を指す指定であって、未だケージに割り当てられ
ていないものが記憶されている。入力された指定をエレ
ベータ群のケージに割り当てる装では、マイクロプロセ
ッサの形態の計算デバイスと比較装置とを有する。計算
デバイスは走査装置の第一のスキャナの１走査周期の間
に各階に関して、少なくとも当該階とセレクタが指示す
るケージ位置との間の距離、この距雛内で予期される中
途停止並びに瞬間的なケージ荷重から、階で待つ乗客並
びにケージ内の乗客の時間損失に比例する和を計算する
。
その際、計算時点に存在するケージ荷重は過去の乗降者
数から推定された、将来の中途停止の際に予想される乗
降者数に対応する係数で補正される。
数から推定された、将来の中途停止の際に予想される乗
降者数に対応する係数で補正される。
第一のスキャナが未だ割り当てられていない階指定を見
いだした場合、当該階で入力され、かつケージ指定メモ
リの附に関連するメモリに記憶された所望の目的階を指
す指定が考慮に入れられなければならない。従って、上
記係数によってケージ内の乗客の時間損失に比例する付
加的な和が求められて、総和が算出される。応答コスト
とも呼称されるこの総和がコストメモリに記憶される。
いだした場合、当該階で入力され、かつケージ指定メモ
リの附に関連するメモリに記憶された所望の目的階を指
す指定が考慮に入れられなければならない。従って、上
記係数によってケージ内の乗客の時間損失に比例する付
加的な和が求められて、総和が算出される。応答コスト
とも呼称されるこの総和がコストメモリに記憶される。
走査袋この第二のスキャナの走査周期の間に全エレベー
タの応答コスＩ・が比較装置によって互いに比較され、
その際その時々の最小応答コストを有するエレベータの
割り当てメモリに割り当て指示が記憶され、この指示は
当該ケージが時間的に最も好ましく配分される階を指示
する。
タの応答コスＩ・が比較装置によって互いに比較され、
その際その時々の最小応答コストを有するエレベータの
割り当てメモリに割り当て指示が記憶され、この指示は
当該ケージが時間的に最も好ましく配分される階を指示
する。
上述の制御装置では、所望の目的階を指す指定が入力さ
れた直後に応答コストが計算され、続いて行なわれる比
較によって、指定は最も好ましい応答コストを有するケ
ージに即座に割り当てられる。しかし、往来の状況が変
化し、対応して応答コストが計算し直されると別の比較
結果が現れ得るので、最初に成るケージに割り当てられ
た指定は、当該エレベータの駆動制御装置に未だ転送さ
れていなければ別のケージに割り当てられ得る。
れた直後に応答コストが計算され、続いて行なわれる比
較によって、指定は最も好ましい応答コストを有するケ
ージに即座に割り当てられる。しかし、往来の状況が変
化し、対応して応答コストが計算し直されると別の比較
結果が現れ得るので、最初に成るケージに割り当てられ
た指定は、当該エレベータの駆動制御装置に未だ転送さ
れていなければ別のケージに割り当てられ得る。
その場合、附でケージを待つ乗客にとって問題が生じる
恐れが有り、なぜなら指定が最終的に割り当てられたケ
ージを十分時宜に適って知らせることは不可能だからで
ある。
恐れが有り、なぜなら指定が最終的に割り当てられたケ
ージを十分時宜に適って知らせることは不可能だからで
ある。
従って本発明は、２頭に述べたような群制御装置であっ
て、指定を割り当てられたケージが適時に指示されるこ
とを可能にする指定割り当てが実施されるｙ１副御装置
の提供を目的とする。
て、指定を割り当てられたケージが適時に指示されるこ
とを可能にする指定割り当てが実施されるｙ１副御装置
の提供を目的とする。
上記目的は、特許請求の範囲第１項にその特徴を記した
本発明によって達成される。本発明の群制御装置では各
エレベータにつき１個の自動保持回路が設にされており
、この回路は、最初に割り当てられた指定はエレベータ
の駆動制御装置によって受は取られるまで当該ケージに
割り当てられたままであるように機能する。
本発明によって達成される。本発明の群制御装置では各
エレベータにつき１個の自動保持回路が設にされており
、この回路は、最初に割り当てられた指定はエレベータ
の駆動制御装置によって受は取られるまで当該ケージに
割り当てられたままであるように機能する。
本発明によって得られる長所は、指定の最初の割り当て
後直ちに当該ケージが知らされ得、その結果附で待つ乗
客に、エレベータを識別し、指示されたエレベータまで
適時に赴くのに十分な時間が残されることである。
後直ちに当該ケージが知らされ得、その結果附で待つ乗
客に、エレベータを識別し、指示されたエレベータまで
適時に赴くのに十分な時間が残されることである。
本発明を、添付図面に示した具体例に基づき以下に詳述
する。
する。
第１図に、エレベータ群の２基のエレベータヲ記号Ａ及
びＢを付して示す。各エレベータ＾乃至Ｂにおいて、エ
レベータシャフト１内を案内されるケージ２は巻き上げ
機械３により巻きｇｉ４を介して駆動され、このケージ
２には１３個の階ＥＯ〜Ｅ１２において乗降が行なわれ
る。巻き上げｎ Ｆｉ５３はヨーロッパ特許第００２６
４０６号から公知である駆動制御装置によって制御され
、その際目漂値の発生、調整、並びに停止の開始は、駆
動制御装置の測定及び最終調整要素６と接続されたマイ
クロコンピュータシステム５によって実現される。マイ
クロコンピュータシステム５はまたエレベータ固有の諸
パラメータから全乗客の平均待ち時間に対応する相を計
算し、この和は応答コストとも呼称され、指定の割り当
ての基礎となる。ケージ２は、やはりマイクロコンピュ
ータシステム５と接続された荷重測定装置７を有する。
びＢを付して示す。各エレベータ＾乃至Ｂにおいて、エ
レベータシャフト１内を案内されるケージ２は巻き上げ
機械３により巻きｇｉ４を介して駆動され、このケージ
２には１３個の階ＥＯ〜Ｅ１２において乗降が行なわれ
る。巻き上げｎ Ｆｉ５３はヨーロッパ特許第００２６
４０６号から公知である駆動制御装置によって制御され
、その際目漂値の発生、調整、並びに停止の開始は、駆
動制御装置の測定及び最終調整要素６と接続されたマイ
クロコンピュータシステム５によって実現される。マイ
クロコンピュータシステム５はまたエレベータ固有の諸
パラメータから全乗客の平均待ち時間に対応する相を計
算し、この和は応答コストとも呼称され、指定の割り当
ての基礎となる。ケージ２は、やはりマイクロコンピュ
ータシステム５と接続された荷重測定装置７を有する。
各階にはテンキーの形態の指定登録装置８が設置されて
おり、この装置８によって所望の目的階までの運行を求
める指定が入力され得る。指定登録装置８はアドレスバ
スΔＢ及びデータ入力ラインＣＲＩＪＩＮを介して、マ
イクロコンピュータシステム５並びにヨーロッパ特許第
００６２１４１号によって公知である入力装置９に接続
されている。指定登録装置８はエレベータ群の２基以上
のエレベータに関連し得、その際例えばエレベータへの
指定登録装置８が、マルチプレクサ１０の形態の接続要
素を介してエレベータＢのマイクロコンピュータシステ
ム５及び入力装置９と接続されている。
おり、この装置８によって所望の目的階までの運行を求
める指定が入力され得る。指定登録装置８はアドレスバ
スΔＢ及びデータ入力ラインＣＲＩＪＩＮを介して、マ
イクロコンピュータシステム５並びにヨーロッパ特許第
００６２１４１号によって公知である入力装置９に接続
されている。指定登録装置８はエレベータ群の２基以上
のエレベータに関連し得、その際例えばエレベータへの
指定登録装置８が、マルチプレクサ１０の形態の接続要
素を介してエレベータＢのマイクロコンピュータシステ
ム５及び入力装置９と接続されている。
エレベータ群の個々のエレベータのマイクロコンピュー
タシステム５はヨーロッパ特許第００５０３０４号から
公知である比較装置１１並びにヨーロッパ特許第００５
０３０５号から公知であるパーティライン転送システム
１２を介して互い−に接続され、このようにして指定登
録装置８及び入力装置９と共に群制御装置を構成し、こ
の装置は構造的に、ヨーロツッパ特許公開第０２４６３
９５号に開示された群制御装置に一致する。符号１３で
示した自動保持回路はマイクロコンピュータシステム５
の語構成要素と接続されており、この回路１３について
は第３図に基づき後述する。
タシステム５はヨーロッパ特許第００５０３０４号から
公知である比較装置１１並びにヨーロッパ特許第００５
０３０５号から公知であるパーティライン転送システム
１２を介して互い−に接続され、このようにして指定登
録装置８及び入力装置９と共に群制御装置を構成し、こ
の装置は構造的に、ヨーロツッパ特許公開第０２４６３
９５号に開示された群制御装置に一致する。符号１３で
示した自動保持回路はマイクロコンピュータシステム５
の語構成要素と接続されており、この回路１３について
は第３図に基づき後述する。
第２図において一部を概略的に示したマイクロコンピュ
ータシステム５は、先に述べたヨーロッパ特許公開第０
２４６３９５号によれば、階指定メモリＲＡＭＩ、ケー
ジ指定メモリＲΔＭ２、コストメモリＲＡＭ４、割り当
てメモリＲＡＮ５、第一及び第二のスキャナＲ１及びＲ
２並びにセレクタＲ３を有する。ケージ指定メモリＲＡ
Ｍ２は階の個数に対応する個数の記憶場所を有する第一
のメモリＲＡＭ２ ’を含み、このメモリＲＡＭ２ ’
には割り当て済みの指定が記憶されている。ケージ指定
メモリＲＡＭ２は更に、やはり階の個数に対応する個数
の記憶場所を各々有する、階ＥＯ１Ｅ１、・・・・・・
、Ｅ１２に関連するメモリＲＡＭ２．Ｏ，ＲＡＭ２．１
、・・・・・・、ＲＡＭ２．１２も有し、これらのメモ
リＲＡＭ２．Ｏ１ＲＡＭ２．１、・・・・・・、ＲＡＭ
２．１２には当該階で入力され、かつ未だ特定ケージに
割り当てられていない指定が転送される。即ち、第２図
の例では階Ｅ５で入力された階Ｅ７及びＥ９に関する指
定がメモリＲＡＭ２．５に転送され、その際同時に階指
定メモリＲΔ旧に、階Ｅ５に関する指定が記憶される。
ータシステム５は、先に述べたヨーロッパ特許公開第０
２４６３９５号によれば、階指定メモリＲＡＭＩ、ケー
ジ指定メモリＲΔＭ２、コストメモリＲＡＭ４、割り当
てメモリＲＡＮ５、第一及び第二のスキャナＲ１及びＲ
２並びにセレクタＲ３を有する。ケージ指定メモリＲＡ
Ｍ２は階の個数に対応する個数の記憶場所を有する第一
のメモリＲＡＭ２ ’を含み、このメモリＲＡＭ２ ’
には割り当て済みの指定が記憶されている。ケージ指定
メモリＲＡＭ２は更に、やはり階の個数に対応する個数
の記憶場所を各々有する、階ＥＯ１Ｅ１、・・・・・・
、Ｅ１２に関連するメモリＲＡＭ２．Ｏ，ＲＡＭ２．１
、・・・・・・、ＲＡＭ２．１２も有し、これらのメモ
リＲＡＭ２．Ｏ１ＲＡＭ２．１、・・・・・・、ＲＡＭ
２．１２には当該階で入力され、かつ未だ特定ケージに
割り当てられていない指定が転送される。即ち、第２図
の例では階Ｅ５で入力された階Ｅ７及びＥ９に関する指
定がメモリＲＡＭ２．５に転送され、その際同時に階指
定メモリＲΔ旧に、階Ｅ５に関する指定が記憶される。
通常の論理記号論に対応して、記憶された指定を第２図
において１“で表す。
において１“で表す。
第３図によれば、自動保持回路１３は各々２個の入力を
有する第一、第二、第三及び第四のＡＮＤ素子１４．１
５．１６及び１７と、２１１Ｉの入力を有する第一のＯ
Ｒ素子１８と、３個の入力を有する第二のＯＲ素子１９
と、２個のＮＯＴ素子２０及び２１とから成る。符号２
２及び２３によって、割り当てメモリＲＡＭ５及び階指
定メモリ。
有する第一、第二、第三及び第四のＡＮＤ素子１４．１
５．１６及び１７と、２１１Ｉの入力を有する第一のＯ
Ｒ素子１８と、３個の入力を有する第二のＯＲ素子１９
と、２個のＮＯＴ素子２０及び２１とから成る。符号２
２及び２３によって、割り当てメモリＲＡＭ５及び階指
定メモリ。
ＲＡＭＩのメモリセルを示す。これらのメモリセルのク
ロック端子Ｃは公知のようにへＮＤ素子２４．２５を介
して書き込み端子ｗｅ及びアドレス端子ａと接続されて
おり、その際アドレス端子ａは第二のスキャナ１１２（
第２図）と接続されている。メモリセル２２．２３のデ
ータ出力ＱはＮＯＴ素子２０．２１を介して第一のＡＮ
Ｄ素子１４の入力に接続されており、ＡＮＤ素子１４の
出力は第一のＯＲ素子１８の一方の入力を介して割り当
てメモリＲへＭ５のメモリセル２２のデータ人力りに接
続され、かつ第二のＯＲ素子１９の１個の入力を介して
階指定メモリＲＡＭＩのメモリセル２３のデータ人力り
に接続されている。第一のＡＮＤ素子１４の出力はまた
、第二のＡＮＤ素子１５の一方の入力にも接続されてお
り、ＡＮＤ素子１５の出力は第二のＯＲ素子１９の別の
入力を介してメモリセル２３のデータ人力りに接続され
ている。第二のＯＲ素子１９の更に別の入力を介してメ
モリセル２３に階指定が付与され得、この階指定は書き
込みが慧起される（ｕ＋ｅ＝１、ａ−１）とメモリセル
２３に記憶され得る。メモリセル２３のデータ出力ｑは
ＮＯＴ素子２１を介して第四のＡＮＤ素子１７の一方の
入力にも接続されており、ＡＮＤ素子１７の出力は第一
のＯＲ素子１８の他方の入力に接続されている。第二及
び第四のΔＮＤ素子１５及び１７の他方の入力には割り
当て指示Ｃｏが叶与され、この指示Ｃｏは先に言及した
ヨーロッパ特許第００５０３０４号による比較の間に発
生され得る。第一のＡＮＤ素子１４の出力は第三のＡＮ
Ｄ素子１６の一方の入力にも接続されており、ＡＮＤ素
子１６の他方の入力ａ′はセレクタＲ３（第２図）と接
続され、またその出力は当該エレベータの駆動制御装置
に接続されている。自動保持回路１３はマイクロコンピ
ュータシステム５のマイクロプロセッサによって、プロ
グラムに基づき第二のスキャナＲ２（第２図）の各位置
毎に当該階に関して構成され得る。
ロック端子Ｃは公知のようにへＮＤ素子２４．２５を介
して書き込み端子ｗｅ及びアドレス端子ａと接続されて
おり、その際アドレス端子ａは第二のスキャナ１１２（
第２図）と接続されている。メモリセル２２．２３のデ
ータ出力ＱはＮＯＴ素子２０．２１を介して第一のＡＮ
Ｄ素子１４の入力に接続されており、ＡＮＤ素子１４の
出力は第一のＯＲ素子１８の一方の入力を介して割り当
てメモリＲへＭ５のメモリセル２２のデータ人力りに接
続され、かつ第二のＯＲ素子１９の１個の入力を介して
階指定メモリＲＡＭＩのメモリセル２３のデータ人力り
に接続されている。第一のＡＮＤ素子１４の出力はまた
、第二のＡＮＤ素子１５の一方の入力にも接続されてお
り、ＡＮＤ素子１５の出力は第二のＯＲ素子１９の別の
入力を介してメモリセル２３のデータ人力りに接続され
ている。第二のＯＲ素子１９の更に別の入力を介してメ
モリセル２３に階指定が付与され得、この階指定は書き
込みが慧起される（ｕ＋ｅ＝１、ａ−１）とメモリセル
２３に記憶され得る。メモリセル２３のデータ出力ｑは
ＮＯＴ素子２１を介して第四のＡＮＤ素子１７の一方の
入力にも接続されており、ＡＮＤ素子１７の出力は第一
のＯＲ素子１８の他方の入力に接続されている。第二及
び第四のΔＮＤ素子１５及び１７の他方の入力には割り
当て指示Ｃｏが叶与され、この指示Ｃｏは先に言及した
ヨーロッパ特許第００５０３０４号による比較の間に発
生され得る。第一のＡＮＤ素子１４の出力は第三のＡＮ
Ｄ素子１６の一方の入力にも接続されており、ＡＮＤ素
子１６の他方の入力ａ′はセレクタＲ３（第２図）と接
続され、またその出力は当該エレベータの駆動制御装置
に接続されている。自動保持回路１３はマイクロコンピ
ュータシステム５のマイクロプロセッサによって、プロ
グラムに基づき第二のスキャナＲ２（第２図）の各位置
毎に当該階に関して構成され得る。
上述の群制御装置の橘能を、第２図及び第３図に基づき
以下に詳述する。
以下に詳述する。
先に述べたヨーロッパ特許公開第０２４６３９５号によ
れば、指定が入力されるとエレベータ群の全エレベータ
に関して応答コスト計算が開始され、この計算は第一の
スキャナＲ１が指示する各階毎に実行される。計算され
た応答コストは階毎にコストメモリＲＡＭ４に記憶され
る。やはり上記ヨーロッパ特許公開から公知であるよう
に、コスＩ・計算周期が終了するとコスト比較周期が開
始される。この周期において、第二のスキャナＲ２が指
示する各暗に関し全エレベータのコストメモリＲＡＭ４
に記憶された応答コストが互いに比較され、最小の応答
コス１〜を有するケージに当該指定が劃り当てられる。
れば、指定が入力されるとエレベータ群の全エレベータ
に関して応答コスト計算が開始され、この計算は第一の
スキャナＲ１が指示する各階毎に実行される。計算され
た応答コストは階毎にコストメモリＲＡＭ４に記憶され
る。やはり上記ヨーロッパ特許公開から公知であるよう
に、コスＩ・計算周期が終了するとコスト比較周期が開
始される。この周期において、第二のスキャナＲ２が指
示する各暗に関し全エレベータのコストメモリＲＡＭ４
に記憶された応答コストが互いに比較され、最小の応答
コス１〜を有するケージに当該指定が劃り当てられる。
例えば、１９Ｅ５で目的階Ｅ７及びＥ９を指す指定が入
力されると、階指定メモリＲＡＨ１に階Ｅ５に関する階
指定が記憶され、またメモリＲＡＭ２．５には目的階Ｅ
７及びＥ９に関する指定が記憶される。今、指定入力ｊ
＆最初の比較の際に階指定Ｅ５がエレベータ八に割り当
てられ、その際上記ヨーロッパ特許公開第０２４６３９
５号から明らかなように、メモリＲＡＭ２．５に記憶さ
れた指定Ｅ７及びＥ９はケージ指定メモリＲＡＭ２の第
一のメモリＩ’ｌＡＭＺ ’へ転送されるものとする。
力されると、階指定メモリＲＡＨ１に階Ｅ５に関する階
指定が記憶され、またメモリＲＡＭ２．５には目的階Ｅ
７及びＥ９に関する指定が記憶される。今、指定入力ｊ
＆最初の比較の際に階指定Ｅ５がエレベータ八に割り当
てられ、その際上記ヨーロッパ特許公開第０２４６３９
５号から明らかなように、メモリＲＡＭ２．５に記憶さ
れた指定Ｅ７及びＥ９はケージ指定メモリＲＡＭ２の第
一のメモリＩ’ｌＡＭＺ ’へ転送されるものとする。
階Ｅ５についての比較の際、スキャナＲ２がアドレスａ
＝１を発生し、その結果ＡＮＤ素子２４の入力において
ｗｅ＝１及びａ＝１となり、かつ第四のＡＮＤ素子１７
の他方の入力においてＣｏ＝１となることによって、エ
レベータへの割り当てメモリＲΔＭ５の階Ｅ５に開運す
るメモリセル２２がセットされ、そのデータ出力はＱ＝
Ｏとなる。階Ｅ５に関する指定の記憶の際、階指定メモ
リＲΔ旧の当該メモリセル２３のデータ出力Ｑも０°゛
であるので、第一のＡＮＤ素子１４の出力と、従ってま
た第一のＯＲ素子１８の一方の入力とは°“１′“にセ
ットされる。更に、１９Ｅ５に関する指定が、エレベー
タへの駆動制御装置に未だ転送されないうちに新たな比
較によりエレベータＢに割り当てられるものとする。こ
の場合、エレベータへの割り当てメモリＲＡＨ５の当該
メモリセル２２の内容を消去するために割り当て指示Ｃ
ｏ＝Ｏが発生されるが、この指示は上記メモリセル２２
のデータ人力りがＯＲ素子１８の一方の入力を介して′
１゛に維持されるため有効であり得ない。このように、
最初の比較においてエレベータ八に割り当てられた階指
定Ｅ５は、エレベータ群のその他のエレベータにはもは
や割り当てられ得ない。割り当てられた指定がエレベー
タへのケージ２の運行方向に存在する階に関連し、かつ
セレクタＲ３が階Ｅ５のアドレスに切り替わるとａ′＝
１となり、それによって第三のＡＮＤ素子１６の出力に
信号“１′°が現れ、この信号はエレベータへの駆動制
御装置によって階Ｅ５までの運行命令と解釈される。
＝１を発生し、その結果ＡＮＤ素子２４の入力において
ｗｅ＝１及びａ＝１となり、かつ第四のＡＮＤ素子１７
の他方の入力においてＣｏ＝１となることによって、エ
レベータへの割り当てメモリＲΔＭ５の階Ｅ５に開運す
るメモリセル２２がセットされ、そのデータ出力はＱ＝
Ｏとなる。階Ｅ５に関する指定の記憶の際、階指定メモ
リＲΔ旧の当該メモリセル２３のデータ出力Ｑも０°゛
であるので、第一のＡＮＤ素子１４の出力と、従ってま
た第一のＯＲ素子１８の一方の入力とは°“１′“にセ
ットされる。更に、１９Ｅ５に関する指定が、エレベー
タへの駆動制御装置に未だ転送されないうちに新たな比
較によりエレベータＢに割り当てられるものとする。こ
の場合、エレベータへの割り当てメモリＲＡＨ５の当該
メモリセル２２の内容を消去するために割り当て指示Ｃ
ｏ＝Ｏが発生されるが、この指示は上記メモリセル２２
のデータ人力りがＯＲ素子１８の一方の入力を介して′
１゛に維持されるため有効であり得ない。このように、
最初の比較においてエレベータ八に割り当てられた階指
定Ｅ５は、エレベータ群のその他のエレベータにはもは
や割り当てられ得ない。割り当てられた指定がエレベー
タへのケージ２の運行方向に存在する階に関連し、かつ
セレクタＲ３が階Ｅ５のアドレスに切り替わるとａ′＝
１となり、それによって第三のＡＮＤ素子１６の出力に
信号“１′°が現れ、この信号はエレベータへの駆動制
御装置によって階Ｅ５までの運行命令と解釈される。
階Ｅ５が最初にエレベータ八に割り当てられると、エレ
ベータ群のその他のエレベータへの割り当て指示Ｃｏは
′Ｏ″となる。その際、それらその他のエレベータでは
ＡＮＤ素子２５の入力においてｗｅ＝１及びａ＝１、第
二のＡＮＤ素子１５の他方の入力においてＣｏ＝０であ
り、階指定メモリＲＡＭＩの当該メモリセル２３の内容
は消去される。先に述べたように新たな比較によって階
Ｅ５がエレベータＢに割り当てられる場合、ｗｅ＝１、
ａ＝１及びＣｏ＝１となるこのエレベータＢにおいて割
り当てメモリＲＡＭ５の当該メモリセル２２はセットさ
れず、なぜなら階指定メモリＲＡＭＩのメモリセル２３
の内容がエレベータ八への割り当ての際に消去されてお
り、従って第一のＯＲ素子１８の第一のＡＮＤ素子１４
の出力と接続された入力並びに第四のＡＮＤ素子１７の
一方の入力は状態゛°０”を有するからである。
ベータ群のその他のエレベータへの割り当て指示Ｃｏは
′Ｏ″となる。その際、それらその他のエレベータでは
ＡＮＤ素子２５の入力においてｗｅ＝１及びａ＝１、第
二のＡＮＤ素子１５の他方の入力においてＣｏ＝０であ
り、階指定メモリＲＡＭＩの当該メモリセル２３の内容
は消去される。先に述べたように新たな比較によって階
Ｅ５がエレベータＢに割り当てられる場合、ｗｅ＝１、
ａ＝１及びＣｏ＝１となるこのエレベータＢにおいて割
り当てメモリＲＡＭ５の当該メモリセル２２はセットさ
れず、なぜなら階指定メモリＲＡＭＩのメモリセル２３
の内容がエレベータ八への割り当ての際に消去されてお
り、従って第一のＯＲ素子１８の第一のＡＮＤ素子１４
の出力と接続された入力並びに第四のＡＮＤ素子１７の
一方の入力は状態゛°０”を有するからである。
第１図はエレベータ群の２基のエレベータのための本発
明による群制御装置の概略的説明図、第２図は第１図の
群制御装置の、１基のエレベータに関連するマイクロコ
ンピュータシステムの一部の概略的説明図、第３図は第
１図の群制御装置の、１基のエレベータに関連する自動
保持回路の概略的説明図である。 ２・・・・・・ケージ、７・・・・・・荷重測定装置、
８・・・・・・指定登録装置、１１・・・・・・比較装
置、１３・・・・・・自動保持回路。
明による群制御装置の概略的説明図、第２図は第１図の
群制御装置の、１基のエレベータに関連するマイクロコ
ンピュータシステムの一部の概略的説明図、第３図は第
１図の群制御装置の、１基のエレベータに関連する自動
保持回路の概略的説明図である。 ２・・・・・・ケージ、７・・・・・・荷重測定装置、
８・・・・・・指定登録装置、１１・・・・・・比較装
置、１３・・・・・・自動保持回路。
Claims (2)
- （１）目的階指定を即座に割り当てるエレベータ用の群
制御装置であって、各階に配置された、所望の目的階を
指す指定の入力に用いられ得る指定登録装置と、群を成
す複数基のエレベータに関連し、かつ前記指定登録装置
と接続された２種の指定メモリで、階で指定が入力され
ると該指定を入力階を明示するものとして記憶する階指
定メモリ並びに階で指定が入力されると該指定を目的階
を明示するものとして記憶するケージ指定メモリと、エ
レベータ群のケージ内に設置された荷重測定装置と、エ
レベータ群の各エレベータに関連し、その時々の停止可
能階を指示するセレクタと、エレベータ群の各エレベー
タに関連し、各階につき少なくとも１個の位置を有する
第一及び第二のスキャナとを有し、入力された指定をエ
レベータ群のケージに割り当てる装置が設置されており
、この装置は各エレベータ毎に１個の計算デバイス並び
に１個の比較装置を有し、計算デバイスは第一のスキャ
ナが指示する各階毎に少なくとも当該階とセレクタが指
示する階との間の距離、この距離内で予期される中途停
止並びにケージ内の荷重から乗客の待ち時間に対応する
応答コストを算出し、また割り当てメモリ並びに応答コ
ストを記憶するコストメモリが設置されており、第二の
スキャナの各位置毎に全ケージの応答コストが比較装置
によって互いに比較され、最小の応答コストを有するケ
ージに当該指定が、割り当てメモリに割り当て指示を書
き込むことによって割り当てられ、 割り当てメモリ及び階指定メモリのメモリセルと接続さ
れた自動保持回路が設置されており、指定の最初の割り
当ての際に割り当て指示は割り当てられた指定が処理さ
れるまで記憶されたままであることを特徴とするエレベ
ータ用群制御装置。 - （２）−自動保持回路が各々２個の入力を有する第一、
第二、第三及び第四のＡＮＤ素子と、２個の入力を有す
る第一のＯＲ素子と、３個の入力を有する第二のＯＲ素
子と、２個のＮＯＴ素子とから成り、−割り当てメモリ
及び階指定メモリのメモリセルのデータ出力は前記ＮＯ
Ｔ素子を介して第一のＡＮＤ素子の入力に接続されてお
り、第一のＡＮＤ素子の出力は第一のＯＲ素子の一方の
入力を介して割り当てメモリのメモリセルのデータ入力
に、また第二のＯＲ素子の１個の入力を介して階指定メ
モリのメモリセルのデータ入力に接続されており、第一
のＡＮＤ素子の出力は第二のＡＮＤ素子の一方の入力に
も接続されており、第二のＡＮＤ素子の出力は第二のＯ
Ｒ素子の別の入力を介して階指定メモリのメモリセルの
データ入力に接続されており、階指定メモリのメモリセ
ルのデータ出力は一方のＮＯＴ素子を介して第四のＡＮ
Ｄ素子の一方の入力に接続されており、第四のＡＮＤ素
子の出力は第一のＯＲ素子の他方の入力に接続されてお
り、第四のＡＮＤ素子並びに第二のＡＮＤ素子の他方の
入力には割り当て指示が付与され得、 自動保持回路は第二のスキャナの各位置毎に能動化され
、その際第四のＡＮＤ素子の前記他方の入力に割り当て
指示が到着すると、階指定メモリに記憶された指定のケ
ージへの割り当てが有効となり、 その場合その他のエレベータの階指定メモリ内の当該階
を指す指定は、関連する自動保持回路の第二のＡＮＤ素
子の前記他方の入力に割り当て指示が到着しないと消去
され、 第一のＡＮＤ素子の出力は第三のＡＮＤ素子の一方の入
力にも接続されており、第三のＡＮＤ素子の他方の入力
はセレクタと接続され、またその出力は当該エレベータ
の駆動制御装置に接続されており、その際割り当てられ
た指定と、セレクタによって発生された当該階のアドレ
スとが存在すると第三のＡＮＤ素子の出力に当該階まで
の運行命令が出現する ことを特徴とする請求項１に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH03698/87-4 | 1987-09-24 | ||
| CH369887 | 1987-09-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01110488A true JPH01110488A (ja) | 1989-04-27 |
| JP2548604B2 JP2548604B2 (ja) | 1996-10-30 |
Family
ID=4261605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63224364A Expired - Fee Related JP2548604B2 (ja) | 1987-09-24 | 1988-09-07 | 目的階指定を即座に割り当てるエレベータ用群制御装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4869348A (ja) |
| EP (1) | EP0308590B1 (ja) |
| JP (1) | JP2548604B2 (ja) |
| AT (1) | ATE84495T1 (ja) |
| CA (1) | CA1294719C (ja) |
| DE (1) | DE3877476D1 (ja) |
| ES (1) | ES2037765T3 (ja) |
| FI (1) | FI96672C (ja) |
| HK (1) | HK24794A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007261753A (ja) * | 2006-03-28 | 2007-10-11 | Mitsubishi Electric Corp | エレベータシステム |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1315900C (en) * | 1988-09-01 | 1993-04-06 | Paul Friedli | Group control for lifts with immediate allocation of target cells |
| US5767462A (en) * | 1995-11-30 | 1998-06-16 | Otis Elevator Company | Open loop fuzzy logic controller for elevator dispatching |
| US5786551A (en) * | 1995-11-30 | 1998-07-28 | Otis Elevator Company | Closed loop fuzzy logic controller for elevator dispatching |
| US5767460A (en) * | 1995-11-30 | 1998-06-16 | Otis Elevator Company | Elevator controller having an adaptive constraint generator |
| US5714725A (en) * | 1995-11-30 | 1998-02-03 | Otis Elevator Company | Closed loop adaptive fuzzy logic controller for elevator dispatching |
| US5750946A (en) * | 1995-11-30 | 1998-05-12 | Otis Elevator Company | Estimation of lobby traffic and traffic rate using fuzzy logic to control elevator dispatching for single source traffic |
| US5841084A (en) * | 1995-11-30 | 1998-11-24 | Otis Elevator Company | Open loop adaptive fuzzy logic controller for elevator dispatching |
| US5808247A (en) * | 1995-11-30 | 1998-09-15 | Otis Elevator Company | Schedule windows for an elevator dispatcher |
| US20050144194A1 (en) * | 2003-12-24 | 2005-06-30 | Lopez Fernando G. | Object storage |
| JP2009502691A (ja) * | 2005-08-04 | 2009-01-29 | インベンテイオ・アクテイエンゲゼルシヤフト | ユーザをエレベータシステムへと割り当てるための方法 |
| WO2009024853A1 (en) | 2007-08-21 | 2009-02-26 | De Groot Pieter J | Intelligent destination elevator control system |
| WO2018050253A1 (en) * | 2016-09-19 | 2018-03-22 | Kone Corporation | Method for setting an elevator into service mode |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH649517A5 (de) * | 1979-09-27 | 1985-05-31 | Inventio Ag | Antriebssteuereinrichtung fuer einen aufzug. |
| CH648001A5 (de) * | 1979-12-21 | 1985-02-28 | Inventio Ag | Gruppensteuerung fuer aufzuege. |
| CH651951A5 (de) * | 1980-10-20 | 1985-10-15 | Inventio Ag | Einrichtung zur steuerung des zugriffes von prozessoren auf eine datenleitung. |
| CH651950A5 (de) * | 1980-10-20 | 1985-10-15 | Inventio Ag | Multiprozessoranordnung. |
| CH653155A5 (de) * | 1981-03-26 | 1985-12-13 | Inventio Ag | Schaltungsanordnung zur eingabe von steuerbefehlen in ein mikrocomputersystem. |
| CH658852A5 (de) * | 1982-04-08 | 1986-12-15 | Inventio Ag | Gruppensteuerung fuer aufzuege mit einer einrichtung fuer die steuerung des abwaertsspitzenverkehrs. |
| JPS59227672A (ja) * | 1983-06-07 | 1984-12-20 | 三菱電機株式会社 | エレベ−タの運転装置 |
| US4638889A (en) * | 1985-06-10 | 1987-01-27 | Westinghouse Electric Corp. | Elevator system |
| ATE51386T1 (de) * | 1986-04-11 | 1990-04-15 | Inventio Ag | Gruppensteuerung fuer aufzuege. |
-
1988
- 1988-06-23 EP EP88110006A patent/EP0308590B1/de not_active Expired - Lifetime
- 1988-06-23 DE DE8888110006T patent/DE3877476D1/de not_active Expired - Lifetime
- 1988-06-23 ES ES198888110006T patent/ES2037765T3/es not_active Expired - Lifetime
- 1988-06-23 AT AT88110006T patent/ATE84495T1/de not_active IP Right Cessation
- 1988-07-12 CA CA000571825A patent/CA1294719C/en not_active Expired - Lifetime
- 1988-08-15 US US07/232,445 patent/US4869348A/en not_active Expired - Lifetime
- 1988-09-07 JP JP63224364A patent/JP2548604B2/ja not_active Expired - Fee Related
- 1988-09-23 FI FI884372A patent/FI96672C/fi not_active IP Right Cessation
-
1994
- 1994-03-17 HK HK247/94A patent/HK24794A/xx not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007261753A (ja) * | 2006-03-28 | 2007-10-11 | Mitsubishi Electric Corp | エレベータシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0308590B1 (de) | 1993-01-13 |
| ATE84495T1 (de) | 1993-01-15 |
| US4869348A (en) | 1989-09-26 |
| DE3877476D1 (de) | 1993-02-25 |
| FI96672B (fi) | 1996-04-30 |
| ES2037765T3 (es) | 1993-07-01 |
| HK24794A (en) | 1994-03-25 |
| EP0308590A1 (de) | 1989-03-29 |
| JP2548604B2 (ja) | 1996-10-30 |
| FI884372A0 (fi) | 1988-09-23 |
| CA1294719C (en) | 1992-01-21 |
| FI884372A (fi) | 1989-03-25 |
| FI96672C (fi) | 1996-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2706151B2 (ja) | 目的階指定を即座に割り当てるエレベータ用群制御装置 | |
| JPH01133879A (ja) | 荷重従属型のケージ制御装置を具備したエレベータ用群制御装置 | |
| JP4098366B2 (ja) | エレベータ群の制御 | |
| JPH01110488A (ja) | 目的階指定を即座に割り当てるエレベータ用群制御装置 | |
| JP3040524B2 (ja) | 階床の呼び入力位置に応じて目的の呼びを即時割当てるエレベータ用群制御装置 | |
| JP2632377B2 (ja) | エレベータ用群制御装置 | |
| DE3611173C2 (de) | Fahrstuhlanlage mit mehreren Doppelabteil-Kabinen | |
| JPH078706B2 (ja) | エレベ−タ用群制御システム | |
| JPH0380711B2 (ja) | ||
| JPH0124711B2 (ja) | ||
| JP2825299B2 (ja) | 目的階指定を即座に割り当てるエレベータ用群制御装置 | |
| US5086883A (en) | Group control for elevators with double cars with immediate allocation of target calls | |
| US6439349B1 (en) | Method and apparatus for assigning new hall calls to one of a plurality of elevator cars | |
| JPH05310372A (ja) | エレベータかご割当て方法 | |
| JPH0248470B2 (ja) | ||
| JP3650150B2 (ja) | 瞬時的なセクタ割り付け方法 | |
| US20020033306A1 (en) | Method of controlling elevator installation with multiple cars | |
| JPH0243187A (ja) | 群管理制御方式エレベータ並びにエレベータの群管理制御方法及びその装置 | |
| JPS5943380B2 (ja) | エレベ−タ装置の制御方法 | |
| JPH0735228B2 (ja) | エレベ−タ装置 | |
| JPH07117941A (ja) | エレベータの群管理制御装置 | |
| US4046228A (en) | Elevator system | |
| JPH0692555A (ja) | エレベータの群管理制御装置 | |
| JP6759417B1 (ja) | エレベータ割当装置 | |
| JPS63247279A (ja) | 群管理制御エレベ−タ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |