JPH01106604A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、一般に出力用増幅回路として使用することが
でき、特にオーディオ回路における出力増幅器として好
適な増幅回路に関する。

更に詳細に述べると、本発明は、 各々が第１主端子と第２主端子と制御端子とを有し、か
つそれらの主電流通路が２つの電源端子の間に直列に介
挿されると共に負荷を接続するための当該増幅回路の出
力端子にも接続された第１および第２の出力トランジス
タと、 入力信号を印加するための第１の入力端子と、第２の入
力端子と、前記第１の出力トランジスタの制御端子に接
続された第１の出力端と、前記第２の出力トランジスタ
の制御端子に接続された第２の出力端とを有し、前記第
１および第２の出力トランジスタを駆動するための駆動
手段と、前記第１および第２の出力トランジスタを介し
て零入力端子を流しせしめる零入力電流手段であって、
前記第１および第２の出力トランジスタを介して流れる
電流の尺度となる第１および第２の測定電流を各々発生
する第１および第２の電流測定手段と、前記第１および
第２の出力トランジスタを介して流れる前記零入力端子
を前記第１および第２の測定電流に基づいて制御する帰
還手段と、を具備してなる零入力電流手段と、 を有するような増幅回路に間する。

本説明並びに特許請求の範囲における第１主端子、第２
主端子および制御端子は、ユニポーラトランジスタの場
合はドレイン、ソースおよびゲートに各々対応し、バイ
ポーラトランジスタの場合はコレクタ、エミッタおよび
ベースに各々対応する。

［従来の技術］ 上記のような増幅回路は、例えば、ヨーロッパ特許出願
公開第ＥＰ−Ａ−０，２１７，４３１号から既知である
。

上記の増幅回路においては、第１および第２の出力トラ
ンジスタが電圧／電流変換器の非反転出力および反転出
力によってプッシュプル駆動され、この電圧／電流変換
器は入力電圧が印加される非反転入力端子と当該増幅回
路の出力端子に接続された反転入力端子とを有している
。

上記増幅回路は、２個の出力トランジスタを介しである
零入力端子（Ｑｕｉｅｓｃｅｎｔ　Ｃｕｒｒｅｎｔ）が
流れるので、ＡＢ級である。そして、この零入力端子の
値を調整する手段は、２個の出力トランジスタの各々に
対して、対応する出力トランジスタを介して流れる電流
を測定する測定手段を有してなっている。この測定電流
は第１のダイオードにより電圧に変換され、この電圧が
増幅器の反転入力端に印加される。一方、第２のダイオ
ードにより発生された基準電圧が該増幅器の非反転入力
端に印加される。前記出力トランジスタを駆動する入力
信号がない場合は、上記増幅器の出力が、対応する出力
トランジスタを、該増幅器の反転入力端における電圧が
上記基準電圧に等しくなるように制御する。そして、２
個の出力トランジスタの内の一方を駆動する時は、駆動
側の出力トランジスタを介して流れる電流は増加し、非
駆動側の出力トランジスタを介して流れる零入力端子は
減少する。

［発明が解決しようとする課題］ ところで、上記の既知の増幅回路では、非駆動側の出力
トランジスタが完全にオフされるようになっている。し
たがって、この出力トランジスタが次いで駆動されると
、該出力トランジスタはまずオンされねばならないから
、クロスオーバ歪が発生することになる。

したがって、本発明の目的は、零入力端子の制御が改善
された増幅回路を提供することにある。

［課題を解決するための手段及び作用］本発明による増
幅回路は、本明細書の冒頭で述べたような増幅回路にお
いて、前記帰還手段が、各々が第１主端子と第２主端子
と制御端子とを具備する第３および第４のトランジスタ
を有する第１の差動増幅器であって、これらトランジス
タの前記第２主端子は第１の電流源に結合された共通点
に接続され、前記第３のトランジスタの制御端子は前記
第１の測定電流に対応した電圧を帯びる第１の点に接続
され、かつ前記第４のトランジスタの制御端子は前記第
２の測定電流に対応した電圧を帯びる第２の点に接続さ
れた第１の差動増幅器と、 第２主端子と第１主端子とこの第１主端子に接続された
制御端子とを具備する第５のトランジスタと、この第５
のトランジスタに接続された第２の電流源と、を有する
基準回路と、 各々が制御端子と少なくとも１個の第１主端子と少なく
とも１個の第２主端子とを具備する第６および第７のト
ランジスタを有する第２０差動増幅器であって、前記第
６のトランジスタの制御端子が前記第５のトランジスタ
の第２主端子に接続され、前記第７のトランジスタの制
御端子が前記第１の差動増幅器の前記共通点に接続され
、かつ前記第６および第７のトランジスタの各第１主端
子が前記駆動手段の第１および第２の出力端に各々接続
された第２の差動増幅器と、 を具備することを特徴としている。

本発明による上記帰還手段の構成によれば、非駆動側の
出力トランジスタを介して流れる零入力端子がある略一
定の値に制御される。これによって、該出力トランジス
タは他方の出力トランジスタがどの程度駆動されるかに
関係なく導通状態に維持される。したがって、一方の出
力トランジスタは、他方の出力トランジスタが完全に導
通されたときにオフされることから防止され、結果とし
て、それに起因するクロスオーバ歪は大幅に低減される
。

前記（負）帰還手段の他の構成は、前記第１および第２
の出力トランジスタの導電性によって決定される。すな
わち、第１および第２の出力トラ　、ンジスタが同一導
電性のものであれば、この増幅回路の実施例は、 前記第６および第゛７のトランジスタが各々２個の第１
主端子を有し、かつ前記第６のトランジスタの２個の第
１主端子のうちの一方の第１主端子が前記駆動手段の前
記第１の出力端に接続され、該第６のトランジスタの他
方の第１主端子が前記駆動手段の前記第２の出力端に接
続されることを特徴とするであろう。

また、本発明による増幅回路の他の実施例は、前記第１
の電流測定手段が第１主端子と第２主端子と制御端子と
を具備する第８のトランジスタを有し、該トランジスタ
の制御端子と第２主端子が前記第１の出力トランジスタ
の制御端子と第２主端子に各々接続される一方、前記第
２の電流測定手段が第１主端子と第２主端子と制御端子
とを具備する第９のトランジスタを有し、該トランジス
タの制御端子と第２主端子が前記第２の出力トランジス
タの制御端子と第２主端子に各々接続されていることを
特徴としている。また、この実施例は、更に、前記第８
のトランジスタの第２主端子が第１の抵抗により前記第
１の出力トランジスタの第２主端子に接続される一方、
前記第９のトランジスタの第２主端子が第２の抵抗によ
って前記第２の出力トランジスタの第２主端子に接続さ
れていることを特徴とするようにしてもよい。上記第１
および第２の抵抗は、前記第８および第９のトランジス
タを介して流れる最大電流を制限し、これ名こより、こ
れらトランジスタを出力トランジスタが完全に導通した
場合に損傷されることから防止する。

また、本発明による増幅回路の他の実施例は、前記第８
のトランジスタの第１主端子が第１主端子と第２主端子
と制御端子とを具備する第１０のトランジスタにより第
１の電源端子に接続され、この第１０のトランジスタの
第１主端子と制御端子とが接続され、この第１０のトラ
ンジスタの第２主端子が前記第１の測定電流に対応した
電圧を持つ前記第１の点を構成する一方、前記第９のト
ランジスタの第１主端子が第１主端子と第２主端子と制
御端子とを具備する第１１のトランジスタにより前記第
１の電源端子に接続され、この第１１のトランジスタの
第１主端子と制御端子とが接続され、この第１１のトラ
ンジスタの第２主端子が前記第２の測定電流に対応した
電圧を持つ前記第２の点を構成し、かつ前記第５のトラ
ンジスタの第１主端子が第１主端子と第２主端子と制御
端子とを具備する第１２のトランジスタによって前記第
１の電源端子に接続され、この第１２トランジスタの第
１主端子と制御端子とが接続されていることを特徴とし
ている。この場合、第１および第２の電流測定手段によ
り第１０および第１１のトランジスタに発生された電流
は、それに比例した電圧に変換され、これら電圧は第３
および第４のトランジスタの制御端子に印加される。

また、本発明による増幅回路の他の実施例は、前記駆動
手段が、各々が第１主端子と第２主端子と制御端子とを
具備する第１３および第１４のトランジスタを有してな
る第３の差動増幅器を含み、前記第１３のトランジスタ
の制御端子と第１主端子が前記駆動手段の第１の入力端
子と第１の出力端に各々接続され、前記第１４のトラン
ジスタの制御端子と第１主端子が前記駆動手段の第２の
入力端子と第２の出力端に各々接続されていることを特
徴とする。この実施例は、更に、前記駆動手段の第１の
入力端子と第１の出力端との間に第゛１の容量が設けら
れ、前記駆動手段の第１の入力端子が電圧フォロアとし
て構成された第１５のトランジスタの入力端に接続され
、この電圧フォロアの出力端が第２の容量によって前記
駆動手段の第２の出力端に接続されていることを特徴と
するようにしてもよい。この場合、前記第１の容量は安
定した利得を得るための周波数補償を行い、また、前記
第２の容量は高い周波数において信号が前記第２の出力
端子の制御端子へ直接転送されることを保証する。これ
によれば、位相ずれが低減され、当該増幅回路の安定性
が改善される。

また、本発明による増幅回路の他の実施例は、前記駆動
手段の第１の出力端が増幅器の非反転入力端に接続され
、この増幅器の反転入力端は当該増幅回路の出力端子に
接続され、かつ上記増幅器の出力端は前記第１の出力ト
ランジスタの制御端子に接続されていることを特徴とし
ている。この場合、上記増幅器は当該増幅回路の出力端
子から第１の出力トランジスタの制御端子への負帰還路
を構成するから、この出力トランジスタに起因する非直
線性が低減される。この負帰還は、本発明による増幅回
路においては第１の出力トランジスタが導通状態に維持
されることが保証されているから、いかなる駆動状態に
おいても働く。

また、本発明による増幅回路の他の実施例は、前記増幅
器が、各々が制御端子と第１主端子と第２主端子とを具
備する第１６および第１７のトランジスタを有する第４
の差動増幅器を具備してなり、前記第１６のトランジス
タの制御端子は前記非反転入力端に接続され、前記第１
７のトランジスタの制御端子は前記反転入力端に接続さ
れ、かつ前記第１７のトランジス′りの第１主端子が前
記増幅器の出力端と電流源とに接続されていることを特
徴としている。

また、本発明による増幅回路の他の実施例は、前記駆動
手段の第１の出力端が電圧フォロア回路の入力端に接続
され、この電圧フォロア回路の出力端が第３の容量によ
って前記第１の出力トランジスタ・の制御端子に接続さ
れていることを特徴としている。この場合、前記第３の
容量は、高い周波数において、信号が前記駆動手段から
第１の出力トランジスタの制御端子へ直接転送されるこ
とを保証し、これにより高い周波数において増幅器内で
発生する位相ずれを低減する。これによれば、増幅回路
の安定性が改善される。

本発明による増幅回路は、バイポーラトランジスタを用
いて好適に構成することができる。この場合には、前記
帰還手段は前記第１および第２の出力トランジスタを介
して流れる電流を、これら電流の調和平均値が略一定値
に維持されるように、制御する。この増幅回路は、しか
しながら、電界効果トランジスタを用いても構成するこ
とができる。その場合には、前記帰還手段は前記第１お
よび第２の出力トランジスタを介して流れる電流を、こ
れらの電流の−に円を表す式に準じた関係が存在するご
とくに制御する。

また、本発明による増幅回路の他の実施例においては、
第１および第２の出力トランジスタを同一導電性ではな
く逆導電性とする。この場合、この実施例は、前記第６
および第７の１トランジスタが各々１個の第１主端子を
有し、前記第６のトランジスタの第１主端子が前記駆動
手段の第１の出力端に接続され、かつ前記第７のトラン
ジスタの第１主端子が前記駆動手段の第２の出力端に接
続されていることを特徴とするようにしてもよい。

この実施例は、低電源電圧の場合に非常に好適である。

このような増幅回路は、更に、前記第１の電流測定手段
が第１主端子と第２主端子と制御端子とを具備する第８
のトランジスタを有し、該トランジスタの制御端子が前
記第１の出力トランジスタの制御端子に接続され、前記
第８のトランジスタの第２主端子が第１の抵抗により前
記第１の出力トランジスタの第２主端子に接続され、前
記第８のトランジスタの第２主端子が前記第１の測定電
流に対応した電圧を帯びる前記第１の点を構成する一方
、前記第２の電流測定手段が第１主端子と第２主端子と
制御端子とを具備する第９のトランジスタを有し、該ト
ランジスタの制御端子が前記第２の出力トランジスタの
制御端子に接続され、前記第９のトランジスタの第２主
端子が第２の抵抗により前記第２の出力トランジスタの
第２主端子に接続され、前記第９のトランジスタの第１
主端子が第３の抵抗により第１の電源端子に接続され、
前記第９のトランジスタの第１主端子が前記第２の測定
電流に対応した電圧を帯びる前記第２の点を構成し、か
つ前記第５のトランジスタの第１主端子が第４の抵抗に
より前記第１の電源端子に接続されていることを特徴と
するようにし′でもよい。この場合、第１の測定電流は
前記第１の抵抗を介して流れ、この抵抗の両端間の電圧
が第３のトランジスタの制御端子に直接印加される。

また、第２の測定電流は第３の抵抗によりそれに比例し
た電圧に変換され、この電圧が第４のトランジスタの制
御端子に印加される。

また、本発明による増幅回路の他の実施例は、前記駆動
手段が、第１主端子と第２主端子と制御端子とを具備す
る第１０のトランジスタと、制御端子と２個の第１主端
子と２個の第２主端子とを具備する第０のトランジスタ
とを有してなる第３の差動増幅器を含み、前記第１０の
トランジスタの制御端子が前記駆動手段の第１の入力端
子に接続され、前記第、１１のトランジスタの制御端子
が前記駆動手段の第２の入力端子に接続され、かつ前記
第１１のトランジスタの２個の第２主端子が前記駆動手
段の第１および第２の出力端に各々接続されていること
を特徴とする。この実施例は、更に、前記駆動手段の第
１の入力端子と前記第１０のトランジスタの第１主端子
との間に第１の容量が設けられ、前記第２の出力トラン
ジスタの制御端子と当該増幅回路の出力端子との間に第
２の容量が設けられ、前記第１の出力トランジスタの制
御端子と当該増幅回路の出力端子との間に第３の容量が
設けられていることを特徴とするようにしてもよい。

これらの容量は、当該増幅回路の安定性を向上させる。

この増幅回路は、バイポーラトランジスタを用いて好適
に構成することができる。この場合、　（負）帰還手段
は、第１および第２の出力トランジスタを介して流れる
電流を、これらの電流の調和平均値が略一定値に維持さ
れるように、制御する。

この増幅回路は、勿論、バイポーラトランジスタの代わ
りに電界効果トランジスタを用いて構成することもでき
る。

［実施例］ 以下、本発明の実施例を図面を参照して詳細に説明する
。

第１図は、本発明による増幅回路の第１実施例を示して
いる。この増幅回路は、第１の出力トランジスタＴ１と
第２の出力トランジスタＴ２とを有し、これらトランジ
スタのコレクターエミッタ通路は第１の電源端子ｌと第
２め電源端子２との間に直列に設けられている。前記ト
ランジスタＴ１のエミッタと前記トランジスタＴ２のコ
レクタは、当該増幅回路の出力端子３に接続され、この
出力端子には負荷ＺＬが接続される。

当該増幅回路は、更に、前記第１および第２の出力トラ
ンジスタＴＩ、Ｔ２をプッシュプル駆動するための駆動
手段ＩＯを有している。この駆動手段１０は、２個のト
ランジスタＴｒ＋　およびＴＩ２を有する差動増幅器を
具備している。これらトランジスタＴｌｌ、　ＴＩ２の
エミッタは、共通点に接続され、この共通点は電流：の
電流ＨＩ　＋により前記電源端子２に接続されている。

前記トランジスタＴｌ＋のベースは第１の入力端子４に
接続され、この入力端子には入力端子Ｖｉｎが印加され
る。この１３号は、例えばμＡ７４１のような通常の構
成の人力ステージから発生される。また、前記トランジ
スタＴＩ２のベースは、基準電圧■、。ｒを帯びる第２
の入力端子５に接続されている。前記トランジスタＴｚ
のコレクタは前記駆動手段の第１の出力端６に接続され
、この第１の出力端は前記トランジスタＴ１のベースと
、可変電流Ｒ１５を構成するトランジスタＴＩ３のコレ
クタとに接続されている。同様に、前記トランジスタＴ
Ｉ２のコレクタは同駆動手段ＩＯの第２の出力端７に接
続され、この第２の出力端は前記トランジスタＴ２のベ
ースと、可変電流源１６を構成するトランジスタＴ＋４
のコレクタとに接続されている。

前記電流源１５および１６は、当該増幅回路をＡＢ級に
調整すべく前記出力トランジスタＴ１およびＴ２を介し
て零入力電流（Ｑｕｉｅｓｃｅｎｔ　Ｃｕｒｒｅｎｔ）
を流しせしめる為の零入力電流手段の一部を構成してい
る。

この零入力電流手段は、トランジスタＴ３を有して構成
された第１の電流測定手段２０を具備し、このトランジ
スタのベース−エミッタ接合は、前記トランジスタＴ１
のベース−エミッタ接合に並列な第１の抵抗Ｒ１に直列
に接続されている。上記トランジスタＴ３のコレクタ電
流は、前記トランジスタＴ。

のコレクタ電流の尺度となるもので、トランジスタＴ１
とＴ３とのエミッタ面積の比と、抵抗Ｒ１の抵抗値とに
より決まる。当該増幅回路の電力消費を極小化するため
に、上記トランジスタＴ３のエミッタ面積は、好ましく
は、トランジスタＴ１のエミッタ面積よりも充分に小と
なるように選定される。前記抵抗Ｒ１はトランジスタＴ
３の最大電流を安全な値に制限し、これによって該トラ
ンジスタをトランジスタＴ１が完全導通した時に損傷さ
れることから防止する。ところで、上記抵抗Ｒ１は理論
的には削除することができることに注意すべきである。

前述した零入力電流手段は、更に、トランジスタＴ４が
設けられた第２の電流測定手段３０を有し、抵抗Ｒ２に
直列なこのトランジスタＴ４のベース−エミッタ接合は
、前記トランジスタＴ２のベースーエミッタ接合と並列
に接続されている。上記トランジスタＴ４のコレクタ電
流は、前記トランジスタＴ２を介して流れる電流の尺度
となる。前記零入力電流手段は、更に、負帰還手段４０
を有し、この負帰還手段は、前記第１および第２の電流
測定手段２０および３０により供給される測定電流、す
なわち前記第１および第２の出力トランジスタＴ１およ
びＴ２を介して流れる電流、の調和平均値をある基準値
に略等しくなるよう維持する。この負帰還手段４０は、
２個のトランジスタＴ５およびＴ６を有する第１の差動
増幅器を具備し、これらトランジスタのエミッタは共通
点８に接続されている。この共通点８は、電流２１ｅの
電流源１２により前記第２の電源端子２に接続されてい
る。上記トランジスタＴ５のノ＼−ス１１は、ダイオー
ドとして構成されたトランジスタＴ７を介して第１の電
源端子ｌに接続される一方、トランジスタＴ３のコレク
タに接続されている。同様に、上記トランジスタＴ６の
ベース１２は、ダイオードとして構成されたトランジス
タＴ８を介して第１の電源端子ｌに接続される一方、ト
ランジスタＴ４のコレクタに接続されている。前記負帰
還手段４０は、更に、電流１１Ｉの電流源１３を有して
構成された基準回路を具備し、この電流源１３の出力端
９は、ともにダイオードとして構成されかつ直列に配列
された２個のトランジスタＴ９およびＴ１１！を介して
第１の電源端子１に接続されている。前記負帰還手段４
０は、更に、ベース−エミッタ接合が並列に配列された
２個のトランジスタＴＩ３およびＴｈｅと、ベース−エ
ミッタ接合が並列に配列された２個のトランジスタＴｚ
ｓおよびＴｈｅとを有してなる第２の差動増幅器を具備
している。これらトランジスタＴＩ３ないし７１８のエ
ミッタは共通点に接続され、この共通点は電流２１の電
流源１４により前記圧の電源端子ｌに接続されている。

また、トランジスタＴ１５およびＴｌ８の共通ベースは
、前記第１の差動増幅器（Ｔｓ　、　Ｔ６）の共通点８
に接続されている。また、前記トランジスタＴ’ｓおよ
びＴ’ｓのコレクタは前記第２の電源端子２に接続され
ている。また、トランジスタＴＩ３およびＴｌ４の共通
ベースは、前記電流源！３の出力端９に接続されている
。そして、トランジスタＴＩ３のコレクタは前記駆動手
段１０の第１の出力端６に接続され、トランジスタＴ＋
４のコレクタは同駆動手段ｌＯの第２の出力端７に接続
されている。なお、上記トランジスタＴＩ３は可変電流
源１５を構成し、上記トランジスタＴｅａは可変電流源
１６を構成している。

ここで、前記トランジスタＴ＋　３　、　Ｔｌ　４およ
びトランジスタＴ１５＄　Ｔｌ６は共にダブルコレクタ
を有する単一のトランジスタに各々置換し得ることに注
意すべきである。

上記構成の増幅回路の動作は以下のようになる。

まず、４８級への調整動作は出力トランジスタＴ＋およ
びＴ２のベースにコモンモード信号として作用し、−力
増幅すべき信号はこれらトランジスタのベースに差動モ
ード信号として作用する。ここで、前記負帰還手段４０
において、トランジスタＴ５ないしＴ８により構成され
るトランスリニア（ｔｒａｎｓｌ　１ｎｅａｒ）なルー
プを識別することができる。このループに関しては、次
の式が成り立つ。

Ｖ　　　＋Ｖ　　　＝Ｖ　　　＋Ｖ　　　　−−−（１
）ＢＥＴ？　　　ＢＥＴ５　　　ＢＥＴＩＩ　　　ＢＥ
Ｔにこで、Ｖ［ｌＥは対応するトランジスタのベース−
エミッタ間電圧である。そして、トランジスタのベース
−エミッタ間電圧とコレクタ電流との間の既知の指数関
係と、前記トランジスタＴ５ないしＴ８が等しいエミッ
タ面積を持つとの仮定とによれば、上記（１）式は、 Ｉ　ｓ＋　・ＩＩＩ（１＋ａ）　＝　１５２　”　Ｔ５
（１−ａ）　　−−−（２）となる。ここで、Ｉｓ＋　
は第１の電流測定手段２０により供給されトランジスタ
Ｔ７を介して流れる第１の測定電流であり、＋８２は第
２の電流測定手段３０により供給されトランジスタＴ８
を介して流れる第２の測定電流であり、またａｌｉｌは
これら第１および第２の測定電流ｌｓ＋、　１５２の差
により決まりトランジスタＴ５およびＴ６を介して流れ
る信号電流である。そして、上記、（２）式から次の間
係が得られる。

＋５２　　　　　　（１＋ａ） ｌｓ＋　　　　　　（１−ａ） または、 ｌｓ２＋　Ｉｓ＋ また、この負帰還手段４０において、トランジスタＴｌ
ｌ？　Ｔ６？　Ｔｌ６？　ＴＩ３＊’Ｔｌ１ｌｙ　Ｔ９
からなる第２のトランスリニアなループを識別すること
ができる。このループに間しては、次の式が成り立つ。

Ｖ　　　＋Ｖ　　　＋Ｖ ＢＥＴｓ　　　ＢＥＴａ　　　ＢＥＴ＋３＝Ｖ　　　＋
Ｖ　　　　＋Ｖ　　　　−−−（４）ＢＥＴ９　　　Ｂ
ＥＴＩ　ＩＩ　　　ＢＥＴＩ　ｅ再び、トランジスタの
既知の指数式と各トランジスタが等しいエミッタ面積を
持つとの仮定とによれば、上記式は次のようになる。

−−−（５）　　。

ここで、Ｚｌは前記共通点８と９と間の電圧差により決
まりトランジスタＴＩ３およびＴｌ６を介して流れる信
号電流である。しかして、 が成り立つ。前記（３）式を代入すると上記（６）式は
、 または、 となる。

前記トランジスタＴｉ３のコレクタ電流１５は、１（１
＋Ｚ）／２に等しい。また、トランジスタＴ１４はトラ
ンジスタＴＩ３と並列に配列されているから、該トラン
ジスタＴＩ４のコレクタ電流１６も＋（１＋Ｚ）／２に
等しい。

前記駆動手段１０の入力端子４に入力電圧Ｖｉｎがない
場合は、電流ＲＩ＋の電流１はトランジスタＴ１１とＴ
ｅ２とに等しく分配されるから、１／２なる直流電流が
これらトランジスタの各々に流れる。これらの直流電流
は、トランジスタＴＩ３およびＴｅ４を介して流れる直
流電流１／２により相殺される。

結果として、Ｚ１／２なる電流が前記出力端６を介して
トランジスタＴ１のベースに流れ、また同じ大きさの電
流Ｚｌ／２が前記出力端７を介してトランジスタＴ２の
ベースに流れる。したがって、結果として第１およびこ
れと等しい第２の測定電流１ｓ＋　および＋５２が得ら
れるような零入力端子がトランジスタＴ＋およびＴｅを
介して流れる。この場合、トランジスタＴ１およびＴｅ
は、これらの測定電流により決まる共通点８の電圧が共
通点９の基準電圧に等しくなるように駆動される。そし
て、トランジスタＴ１およびＴｅを介して流れる零入力
電流の値に間しては、以下のことが成り立つ。まず、ト
ランジスタＴ１およびＴｅの電流増幅率は非常に大きい
。このことは、それらのベース電流Ｚｌ／２は非常に小
さく略零と仮定し得ることを意味する。前記電流１ｓ１
と電流１ｓ２とが等しいとすると、前記（７）式または
（８）式から、入力電圧Ｖｉｎがない場合に流れる測定
電流に間して、 １ｓ１＝ｌｓ２：Ｉｓ　　　　　−−−（９）が成り立
つ。

比較的小さな電流に関しては、抵抗Ｒ１およびＲ２の各
両端間の電圧はトランジスタＴ３およびＴ４のベース−
エミッタ閏電圧に対しては小さい。また、トランジスタ
ＴＩ、Ｔ３およびトランジスタＴ２．Ｔａのエミッタ面
積の各比がＮの場合、トランジスタＴ１およびＴｅを介
して流れる零入力電流の値に関しては、ＩＴＩ　：　Ｉ
Ｔ２　＝ＮｌｌＩ−−−　　（１０）が成り立つ。

前記入力端子４における入力端子ｖ１□が入力端子５に
おける基準電圧Ｖ、。ｆよりも小さい場合は、トランジ
スタＴＩ２の電流は増加し、トランジスタＴ＋＋の電流
は減少する。結果として、トランジスタＴ、のベース電
流は増加しトランジスタＴ２のベース電流は減少するの
で、トランジスタＴ１は益々オンとなり、トランジスタ
Ｔ２は益々オフとなる。結果として、トランジスタＴ３
を介して流れる測定電流ｌ’ｓＩ　は増加し、トランジ
スタＴ４を介して流れる測定電流１’ｓ２は減少する。

したがって、トランジスタＴ７のベース−エミッタ接合
間の電圧は増加し、トランジスタＴ８のベース−エミッ
タ接合間の電圧は減少する。かくして、既に比較的小電
流状態にあるトランジスタＴ５はオフとなるので、トラ
ンジスタＴ６はエミッタフォロアとして振舞い出す。し
たがって、前記共通点８における電圧は増加するので、
トランジスタＴ＋ｓおよびＴｅｓはより少ない電流を流
すようになり、一方トランジスタＴＩ３およびＴｅａは
より多くの電流を流すようになる。結果として、トラン
ジスタＴ＋およびトランジスタＴ２の両ベース電流が増
加する。このようにして、測定電流１ｓ２、したがって
トランジスタＴ２を介して流れる零入力電流は、トラン
ジスタＴＩのオン状態の程度に無関係に、ある良好に規
定された残留値に制御される。一方、トランジスタＴ２
を駆動する場合も、トランジスタＴ１の零入力端子は、
同様にして、同じような残留値に制御される。

トランジスタＴ１およびＴｅのベース電流を無視した場
合、前記第（７）式からは電流ＩＴＩ　および電流ｌＴ
２が次の式で決まることが分かる。

ＩＴＩ　＋　１７２ 上記式からは、前記負帰還手段４０が前記トランジスタ
Ｔ！およびＴ２を介して流れる電流の調和平均値をある
基準値に等しい値に制御することが解る。

第２ａ図は、上記（１１）式によって決まる電流ＩＴＩ
　と１７２との間の関係をグラフとして示している。ま
た、第２ｂ図は、トランジスタＴ＋およびＴ２を介して
流れる電流ＩＴＩおよびｌｒ２の波形を当該増幅回路の
出力端子３における電圧ＶＳの関数として示している。

またこの図には、比較のために、既知の回路におけるこ
れらの電流の波形を破線で示しである。この図から明ら
かなように、非駆動側の出力トランジスタの残留電流が
一定値に制御されることが解る。そして、前記（１１）
式から、この残留電流は、 で与えられる。このようにこの実施例では、残留電流は
、入力信号がない場合の零入力端子の半分に等しい。こ
の残留電流のため、非駆動側のトランジスタはいつも一
部オン状態となっており、したがってオフとなるのが防
止される。結果として、クロスオーバ歪が低減される。

また、出力トランジスタのベース−エミッタ間電圧の変
動は小さいので、それに起因する歪も小さい。また、第
１の出力トランジスタＴ１は常時オンとなっているので
、このトランジスタの、したがって当該増幅回路全、体
の出力インピーダンスの変化は小さく、したがってそれ
による出力信号の歪も小さい。更に、非駆動側の出力ト
ランジスタを介して流れる残留電流−は正確に固定され
ており従って略一定なので、非駆動側出力トランジスタ
における電力消費も略一定である。ここで、出力トラン
ジスタを介して流れる電流の前記調和平均値、すなわち
前記残留電流は、エミッタ面積の比およびバイアス電流
のうちの少なくとも一方を異なる値に選択することによ
り異なる値に制御することができることに注意すべきで
ある。さらに、前記（１２）式におけるｌ／２　の係数
は、前述したトランスリニアなループにおけるトランジ
スタに異なるエミッタ面積を与えることにより変更する
ことができる。

第３図は、本発明による増幅回路の第２実施例を示し、
この図において第１図と同一部分には同一の符号を付し
である。この第２実施例では、出力トランジスタＴ＋が
トランジスタＴ２１１とダーリントン接続となっており
、このトランジスタＴ２１１のコレクタはトランジスタ
Ｔ１のコレクタに接続され、エミッタはトランジスタＴ
１のベースに接続されるとともに電流源１７により第２
の電源端子２に接続されている。上記トランジスタＴ２
θのベースは、後述するごとく、駆動手段ｌＯの第１の
出力端６に接続される。同様に、出力トランジスタＴ２
はトランジスタＴ２２とダーリントン接続となっており
、このトランジスタＴ２２のエミッタは電流源１９によ
り第２の電源端子２に接続されている。このトランジス
タＴ２２のベースは、トランジスタＴ２３と電流源＋１
１１とを有する電圧フォロワにより駆動されるようにな
っている。また、トランジスタＴ２３のベースは前記駆
動手段ｌＯの第２の出力端７に接続されている。

前記トランジスタＴ１とＴ２ＢおよびＴ２と７２２のダ
ーリントン接続は、非常に大きな電流利得を保証し、結
果としてトランジスタ７２８と７２２のベース電流が非
常に小さくなることを保証する。

第３図の・実施例では、前記駆動手段１０の第１の出力
端６が増幅器５０の非反転入力端に接続され、同増幅器
５０の反転入力端は当該増幅回路の出力端子３に接続さ
れている。また、増幅器５０の出力端は前記トランジス
タＴ２Ｎのベースに接続されている。この増幅器５０は
、前記ダーリントン接続（Ｔ１゜Ｔ２１りへの負帰還を
保証する。この負帰還は、出力トランジスタＴ１の非直
線性による出力電圧の歪を低減させる結果となるので、
前記出力端子３における電圧ｖ８は前記駆動手段ｌＯの
出力端６における電圧に正確に追従する。また、トラン
ジスタＴ１は本発明による零入力端子制御の結果常にオ
ン状態となるから、上記負帰還は、いかなる状況におい
ても正確に動作し続ける。

第４図は、本発明による増幅回路の第３実施例を示し、
この図において、第３図に示した各部と同一の部分には
同一の符号を付しである。この実施例においては、当該
増幅回路が通常の入力増幅器により駆動される場合に周
知のように利得を安定化させるような周波数補償容量Ｃ
＋が、当該増幅回路の入力端子４と駆動手段１０の第１
の出力端６との間に設けられている。上記入力端子４は
トランジスタＴ３８のベースにも接続され、このトラン
ジスタＴ３［！のコレクタは電源端子ｌに接続され、エ
ミッタは電流源１１１　により電源端子２に接続される
と共に容ｆｌｉＣ２により前記駆動手段ｌＯの第２の出
力端７に接続されている。上記容ＪＩＣ２は、周波数が
高い場合に、入力電圧Ｖｉｎが電圧フォロア用トランジ
スタＴ３［１を介して直接トランジスタＴ２３のベース
に印加されるのを保証する。この動作は、位相マージン
を広げ、したがって該増幅回路の安定性を高める。また
、上記容ｉ１　Ｃ＋およびＣ２は、前述した零入力電流
を制御する制御ループを安定化させる。これは、これら
容量がこのループに優勢な極を設けるよう作用するから
である。

この実施例においては、増幅器５０は２個のトランジス
タＴ４ｅおよびＴ４＋　を有する差動増幅器を具備して
構成され、これらトランジスタのエミッタは共通点に接
続され、この共通点は電流源１１２を介して電源端子２
に接続されている。上記トランジスタＴ４ｅのベースは
前記駆動手段１０の第１の出力端６に接続され、トラン
ジスタＴ４１のベースは当該増幅回路の出力端子３に接
続されている。トランジスタＴ４ｅのコレクタは電源端
子１に直接接続され、一方トランジスタＴ４１のコレク
タは電流源１１３により正電源端子ｌに接続されると共
に増幅器５０の出力端１５に接続されている。この出力
端１５はトランジスタＴ２［１のベースに接続されてい
る。

前記駆動手段１００第１の出力端６はトランジスタＴ４
２のベースにも接続され、このトランジスタＴ４２のコ
レクタは第１の電源端子１に接続され、エミッタは電流
源１８により第２の電源端子２に接続されると共に容＃
、Ｃ３により増幅器５０の出力端１５に接続されている
。この場合、増幅器５０が大きな位相ずれをおこすよう
な領域では、容量Ｃ３が前記第１の出力端６における信
号がトランジスタＴ２１１のベースに直接印加されるの
を保証する。トランジスタＴ４ｔｓのベースとエミッタ
との間にはダイオードＤ１が設けられ、前記容量Ｃ３に
はダイオ−ｒＤ２が並列に設けられている。これらのダ
イオードは、速いステップ状の信号（過渡状態）の場合
に、増幅器（Ｔ４１１．　Ｔ４＋）が過剰駆動されるの
を防止する。

第５図は、本発明による増幅回路の第４実施例を示し、
この図において第１図の各部と同一の部分には同一の符
号を付しである。この実施例は、バイポーラトランジス
タの代わりに電界効果トランジスタを有している。

この第５図における負帰還手段４０においても、２つの
トランスリニアなループを識別することができる。この
場合、トランジスタＴ５ないしＴ８を有する第１のルー
プに関しては、次の式が成り立つ。

ここで、Ｖａｓは対応するトランジスタのゲート−ソー
ス間電圧である。また、トランジスタＴｌｌ、Ｔ６ＨＴ
１６１　Ｔｌ３１　Ｔ１９．　Ｔ９を有してなる第２の
ループに関しては、次の式が成り立つ。

＝Ｖ　　　＋Ｖ　　　　＋Ｖ　　　　−−−（１４）Ｇ
ＳＴ９　　　ＧＳＴＩＩＩ　　　Ｇ５Ｔ１５この実施例
においては、上記負帰還ループにおける強力な負帰還の
ため、第２の差動増幅器（Ｔ１３ないしＴ１６）が常に
平衡状態にあると仮定することができるから、次式が成
り立つ。

また、前記第２のトランスリニアなループに間しては、 Ｖ　　　　＋Ｖ　　　　　＝Ｖ　　　　＋Ｖ　　　　　
　−−−（＋５）ＧＳＴ９　　　　Ｇ５Ｔｌ　１１ＧＳ
Ｔｅ　　　　ＧＳＴｓ各トランジスタが同一であるとし
て、ｒＤ５　トランジスタのドレイン−ソース電流ｔｏ
とゲート−ソース間電圧Ｖａｓとの間の２次関係　　。

ＩＱ　＝　１／２β（Ｖａｓ　−Ｖｖ）２−−−　（１
６）（ここで、βは幾何学的因子、またＶＴはトランジ
スタのしきい電圧である。）を用いると、上記（１３）
式および（１５）式は以下のように書き換えることがで
きる。

２Ｅ■＝ｆＴｎ　十Ｆ石てｒＤ ＝、／Ｔ四十Ｆして１−ａ）　　　　　−−−（１７）
なお、上記式において、＋５（１＋ａ）はトランジスタ
Ｔ５を介して流れる電流、また１θ（１−ａ）はトラン
ジスタＴ６を介して流れる電流である。

さらに、上記（１７）式は、以下のように書き換えるこ
とができる。

ＩＩＩ（１＋ａ）　：　（２Ｆ■−ｆＴｉ）２−−−　
（１８）ＩＩＩ（１−ａ）　：　（２Ｆ■−ｆＴ５）２
−−−　（１９）そして、これら式を加算して書き換え
ることにより、測定電流１ｓ＋　とＩｓ２どの間の関係
が次のように得られる。

（ｆＴｉ−２Ｆｎ）”　＋　（ｆＴｉ−２ｒ）２”　２
１ａ　　　−−−（２０） 上記式は、その十が有効な円の軌跡を描く。第６ａ図は
、前記測定電流ｔｓｔとｌｓ２どの間のこの関係を示し
ている。

電流＋８１が１８２と等しい場合には、上記（２０）式
から、入力信号がない場合のこれら測定電流に対する次
式が得られる。

ｌｓ＋　＝ｌｓ２：Ｉ＠−−−（２１）比較的小さな電
流に対しては、抵抗Ｒ１およびＲ２の各両端間の電圧は
、トランジスタＴ３およびＴ４の各ゲートーソース間電
圧に比較して小さい。したがって、トランジスタＴ１と
Ｔ３およびトランジスタＴ２とＴ４の各長さ幅比がＮに
等しいとすると、トランジスタＴ＋およびＴ２に流れる
零入力端子に関して次式が成り立つ。

ＩＴＩ　”　ｌＴ２　”旧θ　　　　　　−（２２）ま
た、前記（２０）式からは、例えば前記トランジスタＴ
＋を駆動するときにトランジスタＴ２の零入力端子が次
式により与えられる残留値に制御されることが解る。

ｌ　ｒ　”　Ｎ１５２ｒａｓｔ 二Ｎ（２−ｆｌ）２Ｉｓ　：　０．３５Ｎｌａ　　　−
−−（２３）一方、トランジスタＴ２を駆動するときも
、トランジスタＴ１を介して流れる零入力電流が同様に
して同様の残留電流に制御される。第６ｂ図には、出力
トランジスタＴ１およびＴ２を介して流れる零入力端子
の波形が、当該増幅回路の出力電圧の開数として示され
ている。このように、この実施例における残留電流は、
入力信号がない場合の零入力電流の約０．３５倍に等し
くなる。このことは、バイポーラトランジスタの実施例
の場合と同様に、非駆動側の出力トランジスタがオフと
なり、それにより歪の原因となるのを防止することを意
味する。

次に、第７図は、本発明による増幅回路の第５実施例を
示している。この実施例は、前述した各実施例と異なり
、同一の導電性ではなく逆導電性の出力トランジスタを
有している。すなわち、この増幅回路は、ＰＮＰ出力ト
ランジスタＴ１とＮＰＮ出力出力トランジスタ上２有し
、これらトランジスタのコレクターエミッタ通路は第１
の電源端子ｌと第２の電源端子２との間に直列に接続さ
れている。

また、トランジスタＴ１およびＴ２のコレクタは、当該
増幅回路の出力端子３に接続されている。

上記トランジスタＴ＋およびＴ２は、駆動手段１０によ
り同相で駆動される。この手段は、トランジスタＴｌ＋
　と、２つのトランジスタＴＩ２およびＴｔａとを具備
する差動増幅器を有し、これらトランジスタの共通エミ
ッタは電流２１の電流源１１により前記電源端子２に接
続されている。トランジスタＴ１１のベースは、入力信
号Ｖａｎが印加される入力端子４に接続され、この信号
Ｖｉｎは例えば通常の入力ステージから供給される。ま
た、トランジスタＴ１２およびＴＩ３の共通ベースは、
基準電圧Ｖ、。ｆを帯びる第２の入力端子５に接続され
ている。トランジスタＴＩ２のコレクタは、駆動手段１
０の第１の出力端６に接続され、この出力端はトランジ
スタＴ１のベースに接続されている。また、トランジス
タＴＩ３のコレクタは、同駆動手段の第２の出力端７に
接続され、この出力端はトランジスタＴ２のベースに接
続されている。

また、この増幅回路には、トランジスタＴ１およびＴ２
を介して流れる零入力電流を制御するための零入力電流
手段が設けられている。この手段は、ＰＮＰ　トランジ
スタＴ３を有する第１の電流測定手段２０を具備してい
る。このトランジスタＴ３のベース−エミッタ接合は抵
抗値Ｒの抵抗Ｒ１と直列になって、トランジスタＴ１の
ベース−エミッタ接合に並列に設けられている。トラン
ジスタＴ３と抵抗Ｒ１とを介して流れる電流は、トラン
ジスタＴ１を介して流れる電流の尺度となる。また、消
費電力を極小化するために、トランジスタＴ３のエミッ
タ面積は、トランジスタＴ１のものよりも非常に小とな
るように選定される。また、抵抗Ｒ１は、トランジスタ
Ｔ３を介して流れる電流の最大値を制限し、トランジス
タＴ１が完全に導通した時に撰偏されるのを防止する。

前記零入力電流手段は、更に、トランジスタＴ４を具備
する第２の電流測定手段３０を有している。このトラン
ジスタＴ４のベース−エミッタ接合は抵抗値Ｒの抵抗Ｒ
２と直列になって、トランジスタＴ２のベース−エミッ
タ接合に並列に接続されている。この場合、トランジス
タＴ４のコレクタ電流は、トランジスタＴ２を介して流
れる電流の尺度となる。そして、この電流は抵抗値Ｒの
抵抗Ｒ３によりそれに比例した電圧に変換される。

前記零入力電流手段は、更に、２つのトランジスタＴ５
およびＴ６を具備する第１の差動増幅器を有してなる負
帰還手段４０を含む。上記ｔランジスタＴ５およびＴ６
のエミッタは、共通点８に接続され、この共通点は電流
１Ｂの電流源１２によって、第２の電源端子２に接続さ
れている。トランジスタＴ５のベース１１はトランジス
タＴ３のエミッタに接続され、トランジスタＴ６のベー
ス１２はトランジスタＴ４のコレクタに接続されている
。この負帰還手段は、更に、基準回路を有している。こ
の基準回路は、ダイオードとして構成されたトランジス
タＴｌｌ！　と、抵抗値Ｒの抵抗Ｒ４との直列接続を有
し、この直列接続には電流Ｉｌ！の電流源１３が接続さ
れている。負帰還手段４０は、更に、２つのトランジス
タＴ１５およびＴｌ６を具備する第２の差動増幅器を有
してなっている。これらトランジスタのエミッタは共通
点に接続され、この共通点は電流１の電流源１４によっ
て正電源端子１に接続されている。トランジスタＴ’ｓ
のベースは前記差動増幅器（Ｔ６．　Ｔ６）の共通点８
に接続され、トランジスタＴ１６のベースはトランジス
タＴｌ１Ｉのエミッタに接続されている。

上記構成の増幅回路の動作は次のようになる。

まず、負帰還手段４０において、２つのループが識別で
きる。ここで、抵抗Ｒ１およびＲ４と、トランジスタＴ
５、Ｔ１５、Ｔｈｅ、Ｔｌ１ｌとからなるループと、抵
抗Ｒ３およびＲ４と、トランジスタＴ６、Ｔ１５．７１
６、Ｔｈｅとからなるループとについては、差動増幅器
（Ｔｌｓｔ　Ｔｌ１ｌｌ）が負帰還のため平衡状態にあ
るとすれば、以下の式が成り立つ。

ｌｓ＋・Ｒ＋　Ｖ　　　＝　Ｉ８ΦＲ＋　Ｖ　　　　−
−−（２４）ＢＥ７５　　　　　　　ＢＥＴ＋５ Ｉｓ２・Ｒ＋　Ｖ　　　＝　ｌｌ！・Ｒ＋　Ｖ　　　　
−−−（２５）ＢＥＴｓ　　　　　　　ＢＥＴ＋ｅ ここで、１ｓｌは抵抗Ｒ＋を介して流れる電流であり、
Ｉｓ’は抵抗Ｒ３を介して流れる電流である。

また、トランジスタＴ１およびＴ２を介して流れる電流
ＩＴＩおよびＬｒ２と、測定電流１’ｓＩ　およびｌｓ
＋との間の関係は、以下の式で与えられる。

、、、　、　Ｎ、、、　、　ｅＲＩＳＩ／ＶＴ　　　　
　　　−−−（２６）１１２”　Ｎｌ、！＋２　・ｅ”
°２／ＶＴ　　　　　　　−−−（２７）トランジスタ
のベース−エミッタ間電圧とコレクタ電流の間の既知の
関係によれば、前記式（２４）および（２５）に間して
以下の式が成り立つ。

ここで、１ｓρは飽和電流を示す。

上述した各式から、トランジスタＴ５およびＴ６を介し
て流れる電流を求めるための以下の関係が得られる。

＋１１Ｒ／ＶＴ　　　−ｌｓ＋°Ｒ／Ｖｖ−−−（３ｏ
）ＩＴｓ　　：　　［１１１争ｅ　　　　　コ”ｅ＋８
Ｒ／ＶＴ　　　−１ｓ２・Ｒ／ＶＴＩｒｅ　　＝［Ｉａ
　・ｅ　　　　　コ・ｅ　　　　　　　　　−−−、（
３１）更に、 Ｌｒ５　　＋　　Ｌｒ５＝ＩＩＩ−−−（３２）が成り
立つ。

上記（３２）式を（３０）および（３１）式と組み合わ
せると、測定電流＋５１　とＩａ２との間の関係を示す
次式％式％ 前記（２６）および（２７）式をこの式に代入すると、
出力電流ＩＴＩおよび１７２の関係が得られる。しかし
ながら、この式は簡素な解析関係を示さない。

出力電流の当該増幅回路の出力電圧Ｖθの関数としての
波形は第８図に示されている。

入力信号がない場合のトランジスタＴ１およびＴ２の零
入力端子は同じように大きいので、Ｉｓ＋　＝Ｉｓ２が
成り立つ。したがって、前記（３３）式から、Ｉｓ＋　
：　ＩＳ２　：　Ｉｓ　＋　Ｖｒ／Ｒ・Ｉｎ２　　−−
−　（３３Ａ）が、得られる。

前記（２６）および（２７）を用いると、トランジスタ
Ｔ１およびＴ２の零入力端子の値を求めるものとして、
次式が得られる。

ｌｓＲ／Ｖｙ Ｉｒ＋　：　ｌＴ２　＝２Ｎｌｓｅ　　　　（１＋　（
Ｖｖ／Ｉ＠Ｒ）Ｉｎ２）他方の出力トランジスタが駆動
されているときの出力トランジスタの残留電流を計算す
るために、駆動側の出力トランジスタの測定電流（例え
ば１ｓ２）を（３３）式においては、非常に大きな値で
あると仮定する。この場合、測定電流に間しては、ｌｓ
＋　：Ｉｌ！−−−（３５） が、成り立つ。

また、前記（２６）式によれば、出力トランジスタＴ１
を介して流れる残留電流に間して、次式が成り立つ。

１、　＝旧ｅｅ’″Ｒ／Ｖ“　　　　　−（３６）上記
（３６）式を（３４）式と比較すると、ｌｓＲ＞Ｖｙが
成り立てば、残留電流は、入力信号がない場合の零入力
端子の略２倍であることが解る。したがって、この実施
例における増幅回路の制御動作は第１図に示した増幅回
路のものと略等しいことになる。

なお、第７図の増幅回路においては、容量Ｃ１がトラン
ジスタＴｌｌのベースとコレクタとの間に、容ｔｋｃ２
がトランジスタＴ２のベースとコレクタとの間に、また
容量Ｃ３がトランジスタＴ１のベースとコレクタとの間
に、各々設けられている。これらの容量は、第４図の実
施例における容量Ｃ１、Ｃ２、Ｃ３の機能と同じ機能を
満たしている。また、この実施例においても非駆動側の
出力トランジスタの残留電流は一定の値に制御されるか
ら、高調波歪の発生が防止される。

また、第７図に示した実施例をバイポーラトランジスタ
の代わりに電界効果トランジスタを有して構成してもよ
いことは、明かである。

なお、本発明は上述した各実施例のみに限定されるもの
ではないことに注意すべきである。例えば、前述した第
１および第２の電流測定手段は、第１および第２の出力
トランジスタを介して流れる電流の尺度となる電流を発
生するものである限り、他のいかなる構成のものであっ
てもよい。また、駆動手段も、第１および第２の出力ト
ランジスタをプッシュプルモードで駆動するものであれ
ば、いかなる構成のものでもよい。また、本発明による
増幅回路の実施例は、完全にバイポーラトランジスタの
みによって構成されたものであっても、または完全にユ
ニポーラトランジスタのみによって構成されたものであ
ってもよい。また、本増幅回路をユニポーラトランジス
タとバイポーラトランジスタの両方で構成しても勿論よ
い。

【図面の簡単な説明】

第１図は、本発明による増幅回路の第１実施例の回路図
、 第２ａ図は、本発明による増幅回路の出力トランジスタ
を介して流れる電流の関係を示すグラフ、第２ｂ図は、
本発明による増幅回路の出力トランジスタを介して流れ
る電流を同増幅回路の出力電圧の関数として示す波形図
、 第３図は、本発明による増幅回路の第２実施例の回路図
、 第４図は、本発明による増幅回路の第３実施例の回路図
、 第５図は、本発明による増幅回路の第４実施例の回路図
、 第６ａ図は、第５図に示した増幅回路における測定電流
間の関係を示すグラフ、 第６ｂ図は、第５図に示した増幅回路における零入力端
子の波形を該回路の出力電圧の間数として示す波形図、 第７図は、本発明による増幅回路の第５実施例の回路図
、 第８図は、第７図に示した増幅回路における出力トラン
ジスタの電流の波形を該回路の出力電圧の関数として示
す波形図である。 １・・・第１の電源端子、２・・・第２の電源端子、３
・・・出力端子、４・・・駆動手段の第１の入力端子、
５・：・駆動手段の第２の入力端子、６・・・駆動手段
の第１の出力端、７・・・駆動手段の第２の出力端、８
・・・第１の差動増幅器の共通点、９・・・第２の電流
源の出力端、１０・・・駆動手段、２０・・・第１の電
流測定手段、３０・・・第２の電流測定手段、４０・・
・負帰還手段、１２・・・第１の電流源、１３・・・第
２の電流源、Ｒ１・・・第１の抵抗、Ｒ２・・・第２の
抵抗、Ｒ３・・・第３の抵抗、Ｒ４・・・第４の抵抗、
Ｃ１・・・第１の容量、Ｃ２・・・第２の容量、Ｃ３・
・・第３の容量、Ｄ２・・・第１のダイオード、Ｄｌ・
・・第２のダイオード、Ｔ１・・・第１の出力トランジ
スタ、Ｔ２・・・第２の出力トランジスタ、Ｔ３ないし
Ｔｓ、Ｔ目ないしＴＩ６．　Ｔ２＋！、　Ｔ２２．　Ｔ
２３ｐ　Ｔ３１１．　Ｔ４．ｅないしＴａ２−トランジ
スタ。 出願人　　エヌ・ベー・フィリップス・フルーイランペ
ンファブリケン 代理人　　弁理士　沢　１）雅　男 ｊ−，−１− 図面の１１−二 １０　　　Ｍ動手ｆ艶 ２Ｑ３０電懲見定手投 ４０　　釦）＃ｆ表手曖 第１図 第２ｂ図 １０　　　ｋ動子、前 ２０．３０　噛ｚ２間しオリＬ手段 ４０　　　負帰還１支 第３図 １０　　も動子陳 ２ｑ３０セＬソＬ３婁りえ手を支 ４０　　復・１転１キ没 第６ｂ図 手続補正書（自発） １．事件の表示 昭和６３年特許願第２３８６１５号 ２、発明の名称 増幅回路 ３、補正をする者 事件との関係　特許出願人 名　　　　称　エヌ・ベー・フィリップス・フルーイラ
ンペンファブリケン ４、代理人 ′住所　　〒１０８東京都港区高輪３丁目２６番３３号
秀和品川ビル フィリップス株式会社内　　　１７−、　、−、　＋氏
名　　（９２０４）弁理士　沢　１）雅　男連絡先　電
話（０３）４５８−９２６６　　　ど　、”５、補正の
対象 「図面」及び「委任状」 ６、補正の内容 （１）図面（第１図ないし第８図）を別紙のものに差し
替える。 （２）委任状を別紙の通り補充する。 ７、添付書類の目録

Claims (1)

1. 【特許請求の範囲】 １、各々が第１主端子と第２主端子と制御端子とを有し
   、かつそれらの主電流通路が２つの電源端子の間に直列
   に介挿されると共に負荷を接続するための当該増幅回路
   の出力端子にも接続された第１および第２の出力トラン
   ジスタと、 入力信号を印加するための第１の入力端子 と、第２の入力端子と、前記第１の出力トランジスタの
   制御端子に接続された第１の出力端と、前記第２の出力
   トランジスタの制御端子に接続された第２の出力端とを
   有し、前記第１および第２の出力トランジスタを駆動す
   るための駆動手段と、 前記第１および第２の出力トランジスタを 介して零入力電流を流しせしめる零入力電流手段であっ
   て、前記第１および第２の出力トランジスタを介して流
   れる電流の尺度となる第１および第２の測定電流を各々
   発生する第１および第２の電流測定手段と、前記第１お
   よび第２の出力トランジスタを介して流れる前記零入力
   電流を前記第１および第２の測定電流に基づいて制御す
   る帰還手段とを具備してなる零入力電流手段と、 を具備する増幅回路において、 前記帰還手段が、 各々が第１主端子と第２主端子と制御端子 とを具備する第３および第４のトランジスタを有する第
   １の差動増幅器であって、これらトランジスタの前記第
   ２主端子は第１の電流源に結合された共通点に接続され
   、前記第３のトランジスタの制御端子は前記第１の測定
   電流に対応した電圧を帯びる第１の点に接続され、かつ
   前記第４のトランジスタの制御端子は前記第２の測定電
   流に対応した電圧を帯びる第２の点に接続された第１の
   差動増幅器と、 第２主端子と第１主端子とこの第１主端子 に接続された制御端子とを具備する第５のトランジスタ
   と、この第５のトランジスタに接続された第２の電流源
   と、を有する基準回路と、 各々が制御端子と少なくとも１個の第１主 端子と少なくとも１個の第２主端子とを具備する第６お
   よび第７のトランジスタを有する第２の差動増幅器であ
   って、前記第６のトランジスタの制御端子が前記第５の
   トランジスタの第２主端子に接続され、前記第７のトラ
   ンジスタの制御端子が前記第１の差動増幅器の前記共通
   点に接続され、かつ前記第６および第７のトランジスタ
   の各第１主端子が前記駆動手段の第１および第２の出力
   端に各々接続された第２の差動増幅器と、 を具備することを特徴とする増幅回路。 ２、前記第１の出力トランジスタと第２の出力トランジ
   スタとが同一導電性であり、前記第６および第７のトラ
   ンジスタが各々２個の第１主端子を有し、かつ前記第６
   のトランジスタの２個の第１主端子のうちの一方の第１
   主端子が前記駆動手段の前記第１の出力端に接続され、
   該第６のトランジスタの他方の第１主端子が前記駆動手
   段の前記第２の出力端に接続されていることを特徴とす
   る請求項１に記載の増幅回路。 ３、前記第１の電流測定手段が第１主端子と第２主端子
   と制御端子とを具備する第８のトランジスタを有し、該
   トランジスタの制御端子と第２主端子が前記第１の出力
   トランジスタの制御端子と第２主端子に各々接続される
   一方、前記第２の電流測定手段が第１主端子と第２主端
   子と制御端子とを具備する第９のトランジスタを有し、
   該トランジスタの制御端子と第２主端子が前記第２の出
   力トランジスタの制御端子と第２主端子に各々接続され
   ていることを特徴とする請求項１または２に記載の増幅
   回路。 ４、前記第８のトランジスタの第２主端子が第１の抵抗
   により前記第１の出力トランジスタの第２主端子に接続
   される一方、前記第９のトランジスタの第２主端子が第
   ２の抵抗によって前記第２の出力トランジスタの第２主
   端子に接続されていることを特徴とする請求項３に記載
   の増幅回路。 ５、前記第８のトランジスタの第１主端子が第１主端子
   と第２主端子と制御端子とを具備する第１０のトランジ
   スタにより第１の電源端子に接続され、この第１０のト
   ランジスタの第１主端子と制御端子とが接続され、この
   第１０のトランジスタの第２主端子が前記第１の測定電
   流に対応した電圧を帯びる前記第１の点を構成する一方
   、前記第９のトランジスタの第１主端子が第１主端子と
   第２主端子と制御端子とを具備する第１１のトランジス
   タにより前記第１の電源端子に接続され、この第１１の
   トランジスタの第１主端子と制御端子とが接続され、こ
   の第１１のトランジスタの第２主端子が前記第２の測定
   電流に対応した電圧を帯びる前記第２の点を構成し、か
   つ前記第５のトランジスタの第１主端子が第１主端子と
   第２主端子と制御端子とを具備する第１２のトランジス
   タによって前記第１の電源端子に接続され、この第１２
   トランジスタの第１主端子と制御端子とが接続されてい
   ることを特徴とする請求項３または４に記載の増幅回路
   。 ６、前記駆動手段が、各々が第１主端子と第２主端子と
   制御端子とを具備する第１３および第１４のトランジス
   タを有してなる第３の差動増幅器を含み、前記第１３の
   トランジスタの制御端子と第１主端子が前記駆動手段の
   第１の入力端子と第１の出力端に各々接続され、前記第
   １４のトランジスタの制御端子と第１主端子が前記駆動
   手段の第２の入力端子と第２の出力端に各々接続されて
   いることを特徴とする請求項１ないし５のいずれかの項
   に記載の増幅回路。 ７、前記駆動手段の第１の入力端子と第１の出力端との
   間に第１の容量が設けられていることを特徴とする請求
   項６に記載の増幅回路。 ８、前記駆動手段の第１の入力端子が電圧フォロアとし
   て構成された第１５のトランジスタの入力端に接続され
   、この電圧フォロアの出力端が第２の容量によって前記
   駆動手段の第２の出力端に接続されていることを特徴と
   する請求項６または７に記載の増幅回路。 ９、前記駆動手段の第１の出力端が増幅器の非反転入力
   端に接続され、この増幅器の反転入力端は当該増幅回路
   の出力端子に接続され、かつ上記増幅器の出力端は前記
   第１の出力トランジスタの制御端子に接続されているこ
   とを特徴とする請求項２ないし８のいずれかの項に記載
   の増幅回路。 １０、前記増幅器が、各々が制御端子と第１主端子と第
   ２主端子とを具備する第１６および第１７のトランジス
   タを有する第４の差動増幅器を具備してなり、前記第１
   ６のトランジスタの制御端子は前記非反転入力端に接続
   され、前記第１７のトランジスタの制御端子は前記反転
   入力端に接続され、かつ前記第１７のトランジスタの第
   １主端子が前記増幅器の出力端と電流源とに接続されて
   いることを特徴とする請求項９に記載の増幅回路。 １１、前記駆動手段の第１の出力端が電圧フォロア回路
   の入力端に接続され、この電圧フォロア回路の出力端が
   第３の容量によって前記第１の出力トランジスタの制御
   端子に接続されていることを特徴とする請求項９または
   １０に記載の増幅回路。 １２、前記第３の容量には第１のダイオードが並列に設
   けられ、前記第１６のトランジスタの第２主端子と制御
   端子との間には第２のダイオードが設けられていること
   を特徴とする請求項１１に記載の増幅回路。 １３、前記各トランジスタがバイポーラトランジスタで
   あることを特徴とする請求項２ないし１２のいずれかの
   項に記載の増幅回路。 １４、前記各トランジスタが電界効果トランジスタであ
   ることを特徴とする請求項２ないし１２のいずれかの項
   に記載の増幅回路。 １５、前記第１の出力トランジスタと第２の出力トラン
   ジスタとが逆導電性であり、前記第６および第７のトラ
   ンジスタが各々１個の第１主端子を有し、前記第６のト
   ランジスタの第１主端子が前記駆動手段の第１の出力端
   に接続され、かつ前記第７のトランジスタの第１主端子
   が前記駆動手段の第２の出力端に接続されていることを
   特徴とする請求項１に記載の増幅回路。 １６、前記第１の電流測定手段が第１主端子と第２主端
   子と制御端子とを具備する第８のトランジスタを有し、
   該トランジスタの制御端子が前記第１の出力トランジス
   タの制御端子に接続され、前記第８のトランジスタの第
   ２主端子が第１の抵抗により前記第１の出力トランジス
   タの第２主端子に接続され、前記第８のトランジスタの
   第２主端子が前記第１の測定電流に対応した電圧を帯び
   る前記第１の点を構成する一方、前記第２の電流測定手
   段が第１主端子と第２主端子と制御端子とを具備する第
   ９のトランジスタを有し、該トランジスタの制御端子が
   前記第２の出力トランジスタの制御端子に接続され、前
   記第９のトランジスタの第２主端子が第２の抵抗により
   前記第２の出力トランジスタの第２主端子に接続され、
   前記第９のトランジスタの第１主端子が第３の抵抗によ
   り第１の電源端子に接続され、前記第９のトランジスタ
   の第１主端子が前記第２の測定電流に対応した電圧を帯
   びる前記第２の点を構成し、かつ前記第５のトランジス
   タの第１主端子が第４の抵抗により前記第１の電源端子
   に接続されていることを特徴とする請求項１５に記載の
   増幅回路。 １７、前記駆動手段が、第１主端子と第２主端子と制御
   端子とを具備する第１０のトランジスタと、制御端子と
   ２個の第１主端子と２個の第２主端子とを具備する第１
   １のトランジスタとを有してなる第３の差動増幅器を含
   み、前記第１０のトランジスタの制御端子が前記駆動手
   段の第１の入力端子に接続され、前記第１１のトランジ
   スタの制御端子が前記駆動手段の第２の入力端子に接続
   され、かつ前記第１１のトランジスタの２個の第２主端
   子が前記駆動手段の第１および第２の出力端に各々接続
   されていることを特徴とする請求項１または１５または
   １６に記載の増幅回路。 １８、前記駆動手段の第１の入力端子と前記第１０のト
   ランジスタの第１主端子との間に第１の容量が設けられ
   ていることを特徴とする請求項１７に記載の増幅回路。 １９、前記第２の出力トランジスタの制御端子と当該増
   幅回路の出力端子との間に第２の容量が設けられ、前記
   第１の出力トランジスタの制御端子と当該増幅回路の出
   力端子との間に第３の容量が設けられていることを特徴
   とする請求項１６または１７または１８に記載の増幅回
   路。 ２０、前記各トランジスタがバイポーラトランジスタで
   あることを特徴とする請求項１５ないし１９のいずれか
   の項に記載の増幅回路。