JPH01103874A - Ｍｏｓ型半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

産業上の利用分野 本発明は、２重拡散構造のソースあるいはドレイン領域
を有するＭＯＳ型半導体装置の構造の表面平坦化ならび
にその最適製造方法に関するものである。 従来の技術 以下、本発明のＭＯＳ型半導体装置の構造を説明するに
あたり、そのい（つかの具体的製造プロセスにそって述
べながら本発明のデバイスがもつ作用効果について言及
する。 通常のシリコン・ゲートの如き自己整合プロセスに於て
は、半導体基板上にゲート絶縁膜を介して例えば多結晶
シリコンのゲートパターンを形成し、そのゲートパター
ンそのもの拡散マスクとして不純物を導入してソース・
ドレイン拡散層を形成する。その際、ゲート絶縁膜の上
面は多結晶シリコンに覆われているがその側面は高濃度
の不純物にさらされる。このためゲート絶縁膜の耐圧低
下がもたらさせられることが知られている。これを避け
るには拡散層の濃度を下げればよいが、そのすると抵抗
の増大の如き他の問題をひきおこす。 ソース・ドレイン方向のゲートパターンの幅、すなわち
ゲート長をり。とじ、ソース・ドレイン拡散層の横方向
ひろがりをＩＪとすると、ソース・ドレイン間の実効チ
ャネル長Ｌｅｆｆは次式で表わされる。 Ｌｅｆｆ＝Ｌｏ−２・　Ｉ　、　　　　　　　　　　　
　（１）ＭＯ３型電界効果トランジスタの特性は実効チ
ャネル長しｅｆｆにより規定されるのは云うまでもなく
、特性を揃えるためには高精度に実効チャネル長を形成
する必要がある。そのためには、出来るだけ少数の因子
で実効チャネル長が決められる様な構造や製造方法が好
ましい。式（１）は、Ｌｅｆｆが二ヶの因子り。、■、
に依存している事を意味しているが、■、を少なくする
ことによりその寄与を少なくしてほきんどり。のみに依
存する様な一因子型にする方が良い。しかしソース・ド
レイン拡散層を浅（すると電極配線のつき抜けが起こり
、拡散層一基板間が短絡する。そこで、ゲート近傍に於
ては浅く、電極配線とのコンタクト形成領域では深くソ
ース・ドレイン換算層を形成することが必要となる。そ
こでＵ　Ｓ　Ｐ４，００５．４５０１９７７年１月２５
日に開示されるように、ゲート電極上に更にこのゲート
パターンと一部かさなる部分をもつ拡散ストツピングパ
ターンが用いられている。 発明が解決しようとする課題 しかし、上記のような構造を有するＭＯＳ型半導体装置
では、ゲート電極上に更に一層加わった構造となり、凹
凸形状が増加する。このため、このゲート電極を横切る
金属配線のクロスオーバーを形成する場合、ゲート端部
で断線が起こるという問題点がある。 また、逆に凹凸段差部における各クロスオーバー配線の
パターンエツチング残りによる電気的シートという問題
も発生する。 以上のような問題点に鑑み、本願発明は従来の２重拡散
構造のソースあるいはドレイン領域をもつＭＯＳ型半導
体装置のゲート部での凹凸段差形状緩和させる新規な構
造ならびにその最適な製造方法を提供することを目的と
するものである。 課題を解決するための手段 本発明は、半導体基板上に均一な膜厚のゲート給＆！膜
を介して設けられたゲート電極と、このゲート電極側面
近傍のほぼ９０°をなすＬ字形状側壁コーナと、この側
壁コーナに形成されたほぼ円弧状の側壁絶縁膜と、この
側壁絶縁膜の直下の前記半導体基板に形成された浅い接
合の低濃度層と、この低濃度層に隣接接続された深い接
合の高濃度層と、この高濃度層にコンタクトをもってな
る配線とを有し、前記ゲート電極と前記配線を絶縁する
ために前記ゲート電極ならびに前記側壁絶縁膜上に層間
絶縁膜を形成してなることを特徴とするＭＯＳ型半導体
装置である。 作　　　用 ゲート電極側壁近傍の側壁コーナに形成されたほぼ円弧
状の側壁絶縁膜により、このゲート電極側壁近傍の凹凸
を増加させることな（極めて良好な表面形状半導体基板
を有し、且つ半導体基板に低濃度層と高濃度層を分離形
成されたソースあるいはドレイン構造をもつＭＯＳ型半
導体装置実現するものである。 実施例 本願発明の新規なＭＯＳ型電界効果トランジスタを説明
するにあたり、まず側壁絶縁膜（微細絶縁膜パターン）
に関して述べ、更にこの構造を有する２重拡散ドレイン
あるいはソース構造のＭＯＳ型電界効果トランジスタの
２つの具体的作成方法をもってその特徴を説明する。 第３図は本発明によるＭＯＳ型電界効果トランジスタの
主要構成要素をなす側壁絶縁膜（微細絶縁膜パターン）
作成を工程順に示した図であり、例としてＮチャネルに
ついて説明する。 （Ａ）　　ｐ型の（１００）面を有するシリコン基板の
所望の位置に、周知の選択酸化法により素子間分離用の
フィールド酸化膜２を形成する。その後基板１を再び酸
化して約１００ＯＡの厚さのゲート酸化膜３を成長せし
める。 （Ｂ）　　この上から約５０００　Ａの厚さの多結晶シ
リコン膜４を周知の気相成長法により堆積せしめ、ゲー
トパターンを形成するためのフォトレジスタパターン５
を写真蝕刻法により形成する。 （Ｃ）　　フォトレジストパターン５をマスクとして多
結晶シリコン４をエッチする。この時、フレオン系のガ
スによるドライエツチングあるいは硝酸−弗酸系の化学
液のいづれでも良いが、多結晶シリコン膜４のエツチン
グ面と基板１０表面とのなす角が出来るだけ９０’に近
くなる様な条件を選ぶ。その結果、多結晶シリコン膜４
からゲート４′が形成されそのゲート４’ｂは基板１表
面に対してほぼ直角をなす如く急峻な面となる。 この後火の工程に移る前に、ゲート４′をマスクとして
ゲート酸化膜３を選択的に除去しても良いが、ここでは
そのまま残しておく。 （Ｄ）　　この上から絶縁膜、例えばシリコン酸化Ｉｎ
ｌ６を気相成長法により所望の膜厚になる如く堆積せし
める。この際、ゲート４°の上面４’ａやゲート酸化膜
３の如き水平面上に於ける膜厚とゲート側面４’ｂ上に
於ける膜厚が出来るだけ異ならない条件を選ぶ方がよい
。そのためには常圧の気相成長法よりも０．１ｔｏｒｒ
程度のガス圧で行う減圧気相成長法の方がより適してい
る。 （Ｅ）　　次に、基板１表面に対してほぼ垂直にエツチ
ングガスを入射せしめて酸化膜６をドラ−８−。 イエッテングにより選択的に除去する。ここではゲート
４゛近傍のみを拡大して示しである。 ドライエツチングとしては、アルゴンイオンの如き不活
性ガスの衝突エネルギーを利用するイオン・ビーム・エ
ツチングやスパリッタリングの如き方法と、主としてフ
レオン系のガスの化学反応を利用する反応性スパリッタ
リングやプラズマエツチングの如き方法とがある。前者
の方法はエツチングの選択性少なく適用対象に限定があ
りまたプラズマエツチングではガスの運動方向に指向性
がな（エツチングは等方的に進行する。これに対して平
行な二つの電極間に試料が置かれる反応性スパリッタリ
ングでは、条件により基板１の表面にほぼ垂直にエツチ
ングガスを入射せしめる事が出来かつエツチングの選択
性もあるので本発明にとって都合が良い。 ガスとしてフレオンＣＦ４を用い、０．０１〜０．０３
ｔｏｒｒ程度のガス圧力で、電極上にテフロンを敷いた
状態で高周波電力４００Ｗのとき、酸化膜のエツチング
速度は９００Ａ／分程度である。この条件の様に低いガ
ス圧力に於てはエツチングガスはほとんど基板表面に垂
直に入射する。従ってゲート４′の上面４’ａおよびゲ
ート酸化膜３上に於ける酸化膜６の面６ａおよび６Ｃに
はエツチングガスが垂直に入射するが、ゲート４′の側
面４’ｂとほぼ平行な傾斜面６ｂはガスの入射方向と平
行に近く、単位面積当りのガスの入射量が極めて少な（
エツチング速度が遅い。 従って傾斜面６ｂの垂直方向への後退速度が遅いので、
図に於て左右へはほとんど進まず、表面６ａ、６ｂ、５
ｃの最初の形状がほぼ保たれたまま下方へ平行移動する
。エツチング時間の推移ｔ１→ｔ２→ｔ３と共に点線で
示した如くエツチングが進行し、ゲート４′の上面４’
ａに於て酸化膜６がほぼ除去された時刻をｔ３とすると
、６′で示す形状に酸化膜６が残される。時刻ｔ３叉は
それをやや超過した時刻にドライエツチングを停止して
、ゲート４′の側面４’ｂおよびその近傍のゲート絶縁
膜３のみを覆う如き酸化膜の微細絶縁膜パターン６°を
形成する。 かくして形成されたパターン６゛の幅Ｗはゲート側面４
’ｂ上における酸化膜６の厚さにほぼ等しい。 （Ｆ）　　この後、ゲート４゛および絶縁膜パターン６
′をマスクとしてイオン注入法叉は熱拡散法により燐叉
は砒素を導入してソース・ドレイン拡散層７および８を
形成する。この時いずれの方法によるにしても、拡散層
７および８の横方向ひろがりＩ３が酸化膜パターン６′
の幅Ｗよりも大きくするよう接合深さを調節してお（。 すなわち、ｒ、＞ｗ （Ｇ）　　再び酸化膜９を気相成長法により堆積せしめ
て、写真蝕刻法により所望の位置にコンタクト開孔部２
０，２’ｌを設け、ソース・ドレイン、ゲート電極１０
．１１．１２を形成して完了する。 酸化膜６はゲート側面４ｂ’上に於ては、ゲート上面４
°ａの如き水平上におけるよりも１〜２割程度薄いが、
その比率は酸化膜の成長条件が一定であればほぼ定まっ
ているので、水平面上で膜圧を監視することにより微細
パターン６゛の幅Ｗを所望の値に制御することが出来る
。 第１図Ｆで明らかな如く、ソース・ドレイン拡散層７お
よび８を形成する際に、ゲート４°の側面４°ｂが酸化
膜パターン６゛により覆われているため、ゲート４゛直
下に於てはゲート酸化膜３は直接高濃度不純物にさらさ
れない。 また、微細パターン６°の幅Ｗを導入すると、式（１）
に対して、第１図の構造に於ては次の関係が得られる。 Ｌｏ＋２−　Ｗ＝Ｌｅｆ、＋２・ＩＪ　　　　　　（２
）即ち、 Ｌｅｆｆ＝Ｌｏ−２（Ｉ　Ｊ−Ｗ）　　　　　　　　（
２）’ここで、既に述べた如（、Ｉ、＞Ｗが満たされね
ばならない。そうでなければ、ゲート４′と拡散層７，
８がオフセットになり正常な特性が得られない。さて、
式ｃ２）′を式（１）と比較すると、ＩＪの代わりに（
Ｉ、−Ｗ）を代入した形になっている事が判る。従って
、■４がＷよりわずかに大きい程度であれば、Ｌｏに比
して＜　１．−Ｗ）が十分小さくなり、Ｌ　はほとんど
り。にのみ依存する様ｆｆ な−因子型になる。この事は、高密度化叉は高速化する
ためにゲート長し。を短かくした時に特に重要である。 というのは、その場合、ドレイン・ソース間耐圧のみな
らず、ＭＯＳ型電界効果トランジスタの重要な特性であ
る閾値Ｖ　も実効チャネル長Ｌｅｆｔに依存するから特
に高精度にＬｅｒｒを得る必要があるからである。 以上のような前提のもとに、本発明の実施例のＭＯＳ型
電界効果トランジスタの第１の作成工程について説明す
る。第３図（Ｃ）の状態で、ゲート４°およびフィール
ド酸化膜２をマスクとして基板１に、砒素Ａｓやアンチ
モンｓｂの如く拡散係数の出来るだけ小さい不純物を導
入する。これには熱拡散法、ドープトオキサイド法叉は
イオン注入法のいずれでも良いが周知の如く、高精度が
必要な場合にはイオン注入法が望ましい。不純物濃度は
１０１９〜１０２０ｃｍ−３程度で、後に形成するソー
ス・ドレイン拡散層よりもやや低濃度にしてお（。かく
してソース・ドレインの一部になる浅い拡散層１３．１
３°が形成される。この状態を第１図（Ａ）に示す。 次に第３図の（Ｄ）、（Ｅ）、（Ｆ）の工程に従い、（
Ｆ）に於てソース・ドレイン拡散層７，８を燐不純物を
導入して形成する。この時、拡散層７，８と先に形成し
た浅い拡散層１３は同一導電型の不純物を含んでいるの
で電気的に接続される。拡散層７，８の横方内拡がりＩ
Ｊは、酸化膜の微細パターン６゛の幅Ｗよりも小さくな
る如く拡散条件を選ぶ。浅い拡散層１３．１３’もこの
工程に於ける熱処理を受けるので拡散深さが増すが、そ
の不純物の拡散係数が小さいので、ゲート４゛の下への
拡がり■、°はきわめて小さい。この状態を第１図（Ｂ
）に示す。この場合”　ｅ　ｆ　ｆは次式で表わされる
。 Ｌｅｒｒ＝Ｌｃ−２’、＋’　　　　　　　　　　　　
　（３）ここで１．゛は極めて小さく出来るので、Ｌｅ
　ｆ　ｆはほとんどり。で決まる。ソース・ドレイン拡
散層７，８の接合深さＸ７は第１図の場合と較べて浅（
なるが、■、を出来るだけＷに近づける事により、電極
形成時の合金反応を防止出来る程度に深くすることは可
能である。 上記の説明に於ては、酸化膜６を堆積せしめる以前に浅
い拡散層１３が形成される方法によったが、他の方法も
可能である。例えば酸化膜６として、少なくとも一部に
於て砒素を含むドープトオキサイドを用いても良い。そ
の場合、浅い拡散層１３．１３’は、ソース・ドレイン
拡散層７，８の形成時に同時に形成される。 又上記の説明に於てはソース・ドレイン拡散層７．８を
燐で、浅い拡散層１３を砒素やアンチモンの如（燐より
も拡散係数の小さい不純物で形成したが、拡散係数には
濃度依存性があり、低濃度になる程拡散係数が小さくす
ることを利用して、いずれの拡散層も同一不純物で形成
しても良い。 その場合は、例えば浅い拡散層１３の不純物濃度を１０
〜１０ｃｍ　　になる如く制御し、他方ソース・ドレイ
ン拡散層７，８の方は１０”〜１０”ａｍ−３程度の高
濃度にする。例えば燐を用いた場合この様に濃度を変え
ることにより拡散係数を４〜６倍変化させられ、従って
接合深さを２倍以上変えることが出来る。 第２図に本発明のＭＯＳ型電界効果トランジスタの他の
作成工程の例を示す。 （Ａ）　　第３図（Ｂ）で多結晶シリコン４を堆積せし
めた上からさらに酸化膜の如き第１の絶縁膜１４を堆積
せしめ、その後フォトレジストパターン５を形成する。 （Ｂ）　　レジストパターン５をマスクとして第１の絶
縁膜をエッチし、そのまま続けて叉は−旦しシストパタ
ーン５を除去して多結晶シリコン４のエツチングを行な
いゲート４″およびその上面を覆う第１の絶縁膜１４を
形成する。この時ゲート酸化膜３のエツチングも行ない
基板１の表面を露出せしめる。 （Ｃ）　　この後、後で形成するソース・ドレイン拡散
層と同一導電型の不純物を含む第２の絶縁膜を全面に堆
積せしめ、第３図（Ｄ）、（Ｅ）の工程同様に、ゲート
４゛側面を覆う第２の絶縁膜６゛を形成する。なお第２
の絶縁膜６゛のすべてに不純物が添加されている必要は
なく基板１表面近傍、すなわち膜の堆積の初期、例えば
はじめの０．１μのみに添加されていれば十分である。 （Ｄ）　　次にコンタクト形成に必要な程度に高濃度の
ソース・ドレイン拡散層７，８を形成する。この時の熱
処理により、第２の絶縁膜６′下の領域にその膜中の不
純物が拡散されて浅い拡散層１３．１３’が形成される
。 この時ソース・ドレイン拡散層７，８の深さは、ゲート
４′直下の領域には達しない様に、第２の絶縁膜６°の
幅Ｗよりやや小さくしておく。そうする事により第１図
（Ｂ）に示した構造と同様の構造が得られる。 （Ｅ）　　ゲート４°へのコンタクト開孔部はソース・
ドレイン拡散層７，８からやや離れた領域に形成される
ものとして、第２図ではソース・ドレイン電極１０．１
１のみが示しである。ゲート４°は上面および側面に於
て絶縁膜１４゛。 ６′に完全に覆われているため、この図の如（ソース・
ドレイン電極１０．１１がゲート４゛上へ延在していて
もゲートとソース叉はドレイン間が短絡することはない
。この実施例に於ては、コンタクト開孔部２０，２１の
一辺が絶縁膜６゛により構成されている。このため第３
図（Ｇ）の如く写真蝕刻法によってコンタクト開孔部２
０，２１を形成する際のマスク合せ誤差を見込んでおく
必要がないので素子寸法がソース・ドレイン方向に於て
より短縮される。ゲート４′へのコンタクト形成につい
ては同様であるので素子形成に必要な基板１の面積が減
少することになり、この実施例は半導体装置の高密度化
に特に有効である。 なおゲート側面の絶縁膜６としては酸化膜のみならず窒
化膜その他の絶縁膜が適宜使用可能である。 発明の効果 本発明のほぼ円弧状の側壁絶縁膜を有する新規な構造の
２重拡散ＭＯＳ型電界効果トランジスタにより、ゲート
電極端部での凹凸を増加させることなく、ゲート絶縁膜
の耐圧を向上せしめることができる。 また、ゲート側壁絶縁膜が形成されている事によりゲー
ト端部が滑らかになり、クロスオー７＜−配線の形成が
容易になる。 ゲート側壁近傍で絶縁膜が厚く形成されているのでクロ
スオーバー配線とゲートあるいはソース・ドレイン間の
絶縁不良の発生が少ない。 ゲート酸化膜はその両端に於て絶縁膜に封止されている
ため、外部からの汚染が防止されまたゲート絶縁不良が
少ない。従ってソース・ドレイン拡散領域やポリシリコ
ンゲートへ高濃度の不純物導入が可能であり、拡散層や
ゲートの配線抵抗が低く出来る。これは高速動作や大電
流の要求される半導体装置にとってきわめて重要である
。 さらに本願発明の製造方法によれば、ソース、ドレイン
拡散層は電極配線と良好なコンタクトを形成するため高
濃度であるが、本発明に於いてはゲートパターン側面に
絶縁膜のマスクが形成された構成になっているので、ゲ
ート直下のゲート絶縁膜はその高濃度不純物に直接さら
されることがない。 従ってゲート絶縁膜の耐圧が、膜本来の値に維持され、
ＭＯＳ型半導体装置に於ける故障原因の大きな割合をゲ
ート絶縁膜の耐圧不良が占めているので、本発明はＭＯ
Ｓ型半導体装置の良品率、信頼性の向上に寄与する。 また、本発明によればゲート側面の絶縁膜パターンによ
り、ソース、ドレイン拡散層の接合深さＸｊを電極配線
とのコンタクト形成にとって望ましい程度に深（形成し
つつ、ゲート直下内への横方同法がりを十分小さく出来
る。それにより実効チャンネル長Ｌ　ｅｆｆはほとんど
ゲート長ＬＣにのみ依存する構成とでき、ゲートパター
ンを高精度に形成することにより、所望の実効チャンネ
ル長が高精度に得られる。 この実効チャンネル長はＭＯＳ型半導体装置の諸持性に
大きく寄与する。従って、素子間の特性を揃えることが
容易になり、設計値通りの特性が得やす（なるので製造
工程の良品率が向上する。 この効果は、高密度化するために寸法を微細化しゲート
長が短くなった場合に特に重要である。 さらに本発明は、ゲート側面に絶縁膜パターン直下近傍
に浅い拡散層を形成することにより、ゲート直下への拡
散層の拡がりをより精密に制御して、さらに高精度の実
効チャンネル長形成が可能である。しかも、これらの効
果をもたらしたゲート側面およびその近傍のみを覆う絶
縁膜の微細パターンの形成は自己整合的で特別のマスク
を追加することなくなされる。それも全面に絶縁膜を堆
積せしめたのち、基板表面に垂直に入射するエツチング
ガスでドライエツチングを行うだけで良く、極めて簡便
かつ制御性の良い方法である。 また、ゲート側面の絶縁膜パターンの巾Ｗはその絶縁膜
の厚さにほぼ等しく形成されるので膜厚の制御によりそ
の巾が高精度に得られ、ソース、ドレイン拡散層の横方
向へ拡がりＩｊに余分な余裕を見込む必要がな（、（Ｉ
ｊ−Ｗ）を最小限に抑えることが出来る。 さらに、本発明はゲート上にあらかじめ絶縁膜を形成し
ておきゲートをすべて絶縁膜で覆う事らより、ソース、
ドレイン拡散層へのコンタクト開孔部が自己整合的に形
成されるので、素子の高密度化にも有効である。この本
発明の構成では多結晶シリコンの熱酸化を行う必要がな
いので、熱酸化膜の成長に伴う膜の膨脹による歪みの発
生あるいはゲート耐圧の低下などの従来の欠点はない。 さらに、ゲート側面を覆う絶縁膜として酸化膜のみなら
ず窒化膜も用いることが出来るのでアルカリ、。イオン
その他の外部汚染のゲート絶縁膜への侵入が防止され度
持性の安定化に有効である。 さらに本発明においては、ゲート側面の上記絶縁膜パタ
ーン直下近傍に形成される拡散層をソース、ドレインよ
り低濃度とし、ソース、ドレインからゲート直下領域方
向への不純物分布の傾斜をより緩やかにし、ドレイン近
傍の電界強度を緩和することにより、短チャンネルにお
いて特に問題となるドレイン耐圧の低下を防止する効果
を生じる。 以上の様にに本発明は短チャンネルＭＯＳ型半導体装置
の種々の問題を解決した産業上の価値の高いものである
。

【図面の簡単な説明】

第１図は本発明の一実施例にかかるＭＯＳ型半導体装置
の部分製造工程断面図、第２図は本発明の一実施例にか
かるＭＯＳ型半導体装置の他の製造方法を示す部分工程
断面図、第３図は本発明のゲート側壁絶縁膜の製造工程
断面図である。 １・・・・・・基板、２・・・・・・フィールド酸化膜
、３・・・・・・ゲート酸化膜、４′・・・・・・ゲー
ト、６°・・・・・・側壁絶縁膜、７．８・・・・・・
ソース・ドレイン拡散層、１３・・・・・・浅い拡散層
。 代理人の氏名　弁理士　中尾敏男　ほか１名ｑ　　　　
　　　　　　　　　　　　ｕｌＱフ　　　　　　　　−
− （Ｊ　　　　　　　　　　　Ｃｒ 第３図 手続補正書 ２　発明の名称 ＭＯＳ型半導体装置およびその製造方法３　補正をする
者 事件との関係　　特　許　出　願　人 住　所　　大阪府門真市大字門真１００６番地名　称　
　（５８２）　　松下電器産業株式会社代表者　　　　
　　谷　　井　　昭　　雄４代理人　〒５７１ 住　所　　大阪府門真市大字門真１００６番地５　補正
の対象 明　　　　細　　　　書 １、発明の名称 ＭＯＳ型半導体装置およびその製造方法２、特許請求の
範囲 （１）半導体基板上に均一な膜厚のゲート絶・縁・膜を
介して設けられたゲート電極と、このゲート電極側面近
傍のほぼ９０°をなすＬ字形状側壁コーナ茎形成された
ほぼ円弧杖の側壁絶縁・膜と、この側壁絶縁膜の直下の
前記半導体基板に形成された浅い接合の低濃度層と、こ
の低濃１度層に隣接接続された深い接合の高濃度層と、
この高濃度層にコンタクトをもってなる配線とを有し、
前記ゲート電極と前記配線を絶縁するために前記ゲート
電極ならびに前記側壁絶縁膜上に層間１絶縁、膜を形成
してなることを特徴とするＭＯＳ型半導体装置。 （２）半導体基板上にゲート絶縁・膜を介してゲーのＸ
屯　　をヅ　し　上記基板全面に減圧気相成長法にて絶
縁膜を堆積せしめ火蓋、反応性エツチングガスを減圧状
態で用い、電界により上記基板にほぼ垂直に上記エツチ
ングガスを入射せしめて上記ゲートの側面を覆う如くル
絶縁膜を自己整合的に形成し、上記ゲートおよび上記！
絶縁膜をマスクとして上記基板表面に不純物を導入して
ソース、ドレインを形成してなるＭＯＳ型半導体装置の
製造方法。 ３、発明の詳細な説明 産業上の利用分野 本発明は、２重拡散構造のソースあるいはドレイン領域
を有するＭＯＳ型半導体装置の構造の表面平坦化ならび
にその最適製造方法に関するものである。 従来の技術 以下、本発明のＭＯＳ型半導体装置の構造を説明するに
あたり、そのいくつかの具体的製造プロセスにそって述
べながら本発明のＭＯＳ型半導体装置の新規な構造もつ
作用効果について言及する。 通常のシリコン・ゲートの如き自己整合プロセスに於て
は、半導体基板上にゲート絶縁膜を介して例えば多結晶
シリコンのゲートパターンを形成し、そのゲートパター
ンそのものを拡散マスクとして不純物を導入してソース
拳ドレイン拡散層を形成する。その際、ゲート絶縁膜の
上面は多結晶シリコンに覆われているがその側面は高濃
度の不純物にさらされる。このためゲート絶縁膜の耐圧
低下がもたらさせられることが知られている。これを避
けるには拡散層の濃度を下げればよいが、そおすると抵
抗の増大の如き他の問題をひきおこす。 ソース・トンイン方向のゲートパターンの幅、すなわち
ゲート長をＬｏとし、ソース・ドレイン拡散層の横方向
ひろがりをＩＪとすると、ソース・ドレイン間の実効チ
ャネル長Ｌｅｔｔは次式で表わされる。 Ｌ−ｔｔ”Ｌａ　　　２　”　　ＩＪ　　　　　　　　
　　　　　（１）ＭＯＳ型電界効果トランジスタの特性
は実効チャネル長Ｌａｒｒにより規定されるのは云うま
でもなく、特性を揃えるためには高精度に実効チャネル
長を形成する必要がある。そのためには、出来るだけ少
数の因子で実効チャネル長が決められる様な構造や製造
方法が好ましい。式（１）は、Ｌｏ「「が二ケの因子Ｌ
Ｇ１１Ｊに依存している事を意味しているが、ＩＪを少
なくすることによりその寄与を少なくしてほとんどＬｅ
ｔｔのみに依存する様な一因子型にする方が良い。しか
しソース・ドレイン拡散層を浅くすると電極配線のつき
抜けが起こり、拡散層−基板間が短絡する。そこで、ゲ
ート近傍に於ては浅く、電極配線とのコンタクト形成領
域では深くソース・ドレイン換算層を形成することが必
要となる。そこでＵ　Ｓ　Ｐ　４，００５，４５０１９
７７年１月２５日に開示されるように、ゲート電極上に
更にこのゲートパターンと一部かさなる部分をもつ拡散
ストツピングパターンが用いられている。 発明が解決しようとする課題 しかし、上記のような構造を有するＭＯＳ型半導体装置
では１．ゲート電極上に更に一層加わった構造となり、
凹凸形状が増加する。このため、このゲート電極を横切
る金属配線のクロスオーバーを形成する場合、ゲート端
部で断線が起こるという問題点がある。 また、逆に凹凸段差部における各クロスオーバー配線の
パターンエツチング残りによる電気的シートあるいは各
配線パターンでの絶縁不良という問題も発生する。 以上のような問題点に鑑み、本願発明は従来の２重拡散
構造のソースあるいはドレイン領域をもつＭＯＳ型半導
体装置のゲート部での凹凸段差形状を緩和させる新規な
構造ならびにその最適な製造方法を提供することを目的
とするものである。 課題を解決するための手段 本発明は、半導体基板上に均一な膜厚のゲート絶縁膜を
介して設けられたゲート電極と、このゲート電極側面近
傍のほぼ９０°をなすＬ字形状側壁コーナに形成された
ほぼ円弧状の側壁絶縁膜と、この側壁絶縁膜の直下の前
記半導体基板に形成された浅い接合の低濃度層と、この
低濃度層に隣接接続された深い接合の高濃度層と、この
高濃度層にコンタクトをもってなる配線とを有し、前記
ゲート電極と前記配線を絶縁するために前記ゲート電極
ならびに前記側壁絶縁膜上に層間絶縁膜を形成してなる
ことを特徴とするＭＯＳ型半導体装置である。 作　　　用 ゲート電極側壁近傍の側壁コーナに形成されたほぼ円弧
状の側壁絶縁膜により、このゲート電極側壁近傍の凹凸
を増加させることなく極めて良好な表面形状半導体基板
を有し、且つ半導体基板に低濃度層と高濃度層を分離形
成されたソースあるいはドレイン構造をもつＭＯＳ型半
導体装置実現するものである。 実施例 本願発明の新規なＭＯＳ型電界効果トランジスタを説明
するにあたり、まず側壁絶縁・膜（微細絶縁膜パターン
）に関して述べ、更にこの構造を有する２重拡散ドレイ
ンあるいはソース構造のＭＯＳ型電界効果トランジスタ
の２つの具体的製造方法を説明しながらそのデイバイス
構造の特徴を述べる。 第３図は、本発明によるＭＯＳ型電界効果トランジスタ
の主要構成要素をなす側壁絶縁膜（微細絶縁膜パターン
）作成を工程順に示した図であり、例としてＮチャネル
について説明する。 （Ａ）　　ｐ型の（１００）面を有するシリコン基板の
所望の位置に、周知の選択酸化法により素子間分離用の
フィールド酸化膜２を形成する。その後基板１を再び酸
化して約１０００Ａの厚さのゲート酸化膜３を成長せし
める。 （Ｂ）　　この上から約５００ＯＡの厚さの多結晶シリ
コン膜４を周知の気相成長法により堆積せしめ、ゲート
パターンを形成するためのフォトレジスタパターン５を
写真蝕刻法により形成する。 （Ｃ）　　フォトレジストパターン５をマスクとして多
結晶シリコン４をエッチする。この時、フレオン系のガ
スによるドライエツチングあるいは硝酸−弗酸系の化学
液のいづれでも良いが、多結晶シリコン膜４のエツチン
グ面と基板１の表面とのなす角が出来るだけ９０°に近
（なる様な条件を選ぶ。 その結果、多結晶シリコン膜４からゲート４″が形成さ
れそのゲート側面４’ｂは基板１表面に対してほぼ直角
をなす如く急峻な面となる。 この後火の工程に移る前に、ゲート４′をマスクきして
ゲート酸化膜３を選択的に除去しても良いが、ここでは
そのまま残しておく。 （Ｄ）　　この上から絶縁膜、例えばシリコン酸化膜６
を気相成長法により所望の膜厚になる如く堆積せしめる
。この際、ゲート上面４’ａやゲート酸化膜３の如き水
平面上に於ける膜厚とゲート側面４”ｂ上に於ける膜厚
が出来るだけ異ならない条件を選ぶ方がよい。そのため
には常圧の気相成長法よりも０．Ｉｔｏｒｒ程度のガス
圧で行う減圧気相成長法の方がより適している。 （Ｅ）　　次に、基板１表面に対してほぼ垂直にエツチ
ングガスを入射せしめて酸化膜６をドライエツチングに
より選択的に除去する。ここではゲート４′の近傍のみ
を拡大して示しである。ドライエツチングとしては、ア
ルゴンイオンの如き不活性ガスの衝突エネルギーを利用
するイオン・ビーム・エツチングやスパリッタリングの
如き方法と、主としてフレオン系のガスの化学反応を利
用する反応性スパリッタリングやプラズマエツチングの
如き方法とがある。前者の方法はエツチングの選択性少
なく適用対象に限定がありまたプラズマエツチングでは
ガスの運動方向に指向性がなくエツチングは等方向に進
行する。これに対して平行な二つの電極間に試料が置か
れる反応性スパリッタリングでは、電界によって指向性
をもたせることができ、基板１の表面にほぼ垂直にエツ
チングガスを入射せしめ壬ツテングの選択性を高めるこ
とが可能となり、本発明にとっては極めて都合が良い。 −例として、ガスをフレオンＣＦ　を用い、０．０１〜
０．０３４ｔｏｒｒ程度のガス圧力で、電極上にテフロ
ンを敷いた状態で高周波電力４００Ｗのとき、酸化膜の
エツチング速度は９００Ａ　／分程度であり、この条件
の様に低いガス圧力に於てはエツチングガスはほとんど
基板表面に垂直に入射する。従ってゲート上面４’ａお
よびゲート酸化膜３上に於ける酸化膜６の面６ａおよび
６ｃにはエツチングガスが垂直に入射するが、ゲート側
面４’ｂとほぼ平行な傾斜面６ｂはガスの入射方向と平
行に近く、単位面積当りのガスの入射量が極めて少なく
エツチング速度が遅い。従って傾斜面６ｂの垂直方向へ
の後退速度が遅いので、図に於て左右へはほとんど進ま
ず、表面８　ａ＋　　８　ｂ＋　　６　ｃの最初の形状
がほぼ保たれたまま下方へ平行移動する。エツチング時
間の推移ｔ、→ｔ２→ｔ３　と共に点線で示した如くエ
ツチングが進行し、ゲート上面４’ａに於て酸化膜６が
ほぼ除去された時刻をｔ３とすると、この時刻に同図に
示される形状の側壁絶縁膜６”が残される。そこで、時
刻ｔ８叉はそれをやや超過した時刻にドライエツチング
を停止して、ゲート側面４’ｂおよびその近傍のゲート
絶縁膜３のみを覆う如きほぼ円弧状の側壁絶縁膜６′を
形成する。かくして形成された側壁絶縁ＪＩＩ８’の幅
Ｗはゲート側面４゛ｂ上における酸化膜６の厚さにほぼ
等しい。 （Ｆ）　　この後、ゲート４”および絶縁膜パターン６
゛をマスクとしてイオン注入法叉は熱拡散法により燐叉
は砒素を導入してソース・ドレイン拡散層７および８を
形成する。 （Ｇ）　　再び酸化膜９を気相成長法により堆積せしめ
て、写真蝕刻法により所望の位置にコンタクト開孔部２
０．２１を設け、ソース・ドレイン、ゲート電極１０，
１１．１２を形成して完了する。 酸化膜６はゲート側面４ｂ”上に於ては、ゲート上面４
’ａの如き水平上におけるよりも１〜２割程度薄いが、
その比率は酸化膜の成長条件が一定であればほぼ定まっ
ているので、水平面上で膜厚を監視することにより微細
なパターンを有する側壁絶縁膜６′の幅Ｗを所望の値に
極めて正確に制御することが出来る。 以上のような前提のもとに、本発明の新規な構造を有す
るＭＯＳ型電界効果トランジスタの素子構造並びにその
製造方法の第１の実施例について説明する。 第３図（Ｃ）の状態で、ゲート４′およびフィールド酸
化膜２をマスクとして基板１に、砒素Ａｓやアンチモン
ｓｂの如く拡散係数の出来るだけ小さい不純物を導入す
る。これには熱拡散法、　ドープトオキサイド法叉はイ
オン注入法のいずれでも良いが周知の如く、高精度が必
要な場合にはイオン注入法が望ましい。不純物濃度は１
０１９〜１０２１１０２１Ｉｃ程度で、後に形成するソ
ース・ドレイン拡散層よりもやや低濃度にしておく。か
くしてソース働ドレインの一部になる浅い拡散層１３．
１３’が形成される。この状態を第１図（Ａ）に示す。 次に第３図の（Ｄ）、　　（Ｅ）、　　（Ｆ）の工程に
従い、同図（Ｆ）に於てソース・ドレイン拡散層７，８
を燐不純物を導水して形成する。この時、拡散層７゜８
と先に形成した浅い拡散層１３は同一導電型の不純物を
含んでいるので電気的に接続される。拡散層７，８の横
方開拡がりＩＪは、酸化膜の側壁絶縁膜６′の幅Ｗより
も小さくなる如く拡散条件を選ぶ。浅い拡散層１３，１
３”もこの工程に於ける熱処理を受けるので拡散深さが
増すが、その不純物の拡散係数が小さいので、ゲート４
”の下への拡がりＩＪ’はきわめて小さい。この状態を
第１図（Ｂ）に示す。この場合Ｌ　ｓ　ｒ　ｒは次式で
表わされる。 Ｌ−ｒｒ”Ｌａ−２”　１．＋’　　　　　　　（２）
ここでＩＪ’は極めて小さく出来るので、Ｌｅｆｔはは
とんどＬｏで決まる。ソース・ドレイン拡散層７゜８の
接合深さＸτは第１図の場合と較べて浅くなるが、１．
＋を出来るだけＷに近づける事により、電極形成時の合
金反応を防止出来る程度に深くすることは可能である。 上記の説明に於ては、酸化膜６を堆積せしめる以前に浅
い拡散層１３が形成される方法によったが、他の方法も
可能である。例えば酸化膜６として、少なくとも一部に
於て砒素を含むドープトオキサイドを用いても良い。そ
の場合、浅い拡散層１３．１３’は、ソース・ドレイン
拡散層７，８の形成時に同時に形成される。 父上記の説明に於てはソース・ドレイン拡散層７．８を
燐で、浅い拡散層１３を砒素やアンチモンの如く燐より
も拡散係数の小さい不純物で形成したが、拡散係数には
濃度依存性があり、低濃度になる程拡散係数が小さくす
ることを利用して、いずれの拡散層も同一不純物で形成
しても良い。 その場合は、例えば浅い拡散層１３の不純物濃度を１０
１８〜１０”ｃｎｒ３になる如く制御し、他方ソース・
ドレイン拡散層７，８の方は１０２８〜１０Ｑ　Ｉ　ｃ
Ｉｌｌ−２程度の高濃度にする。例えば燐を用いた場合
この様に濃度を変えることにより拡散係数を４〜６倍変
化させられ、従って接合深さを２倍以上変えることが出
来る。 第２図に本発明のＭＯＳ型電界効果トランジスタの第２
の製造方法を示す。 （Ａ）　　第３図（Ｂ）で多結晶シリコン４を堆積せし
めた上からさらに酸化膜の如き第１の絶縁膜１４を堆積
せしめ、その後フォトレジストパターン５を形成する。 （Ｂ）　　フォトレジストパターン５をマスクとして第
１の絶縁膜１４をエツチングし、そのまま続けて叉は−
旦フオドレジストパターン５を除去して多結晶シリコン
４のエツチングを行ないゲート４”およびその上面を覆
う第１の絶縁８１４を形成する。この時ゲート酸化膜３
のエツチングも行ない基板１の表面を露出せしめる。 （Ｃ）　　この後、後で形成するソース・ドレイン拡散
層と同一導電型の不純物を含む第２の絶縁膜を全面に堆
積せしめ、第３図（Ｄ）、　　（Ｅ）の工程同様に、ゲ
ート４”側面のコーナに不純物を含む側壁絶縁膜６゛を
形成する。なおこの側壁絶縁膜６”のすべてに不純物が
添加されている必要はなく基板１表面近傍、すなわち第
２の絶縁膜の堆積の初期、例えばはじめの０．１μｍの
みに添加されていれば十分である。 （Ｄ）　　次にコンタクト開孔部必要な程度に高濃度の
ソース・ドレイン拡散層７，８を形成する。この時の熱
処理により、側壁絶縁膜６′下の領域にその膜中の不純
物が拡散されて浅い拡散層１３，１３′が形成される。 この時ソース・ドレイン拡散層７，８の深さは、ゲート
４′直下の領域には達しない様に、第２の絶縁膜６′の
幅Ｗよりやや小さくしておく。そうする事により第１図
（Ｂ）に示した構造と同様の構造が得られる。 （Ｅ）　　ゲート４′へのコンタクト開孔部はソース・
ドレイン拡散層７，８からやや離れた領域に形成される
ものとして、第２図ではソース・ドレイン電極１０．１
１のみが示しである。ゲート４′は上面および側面に於
て第１の絶縁、膜１４’および側壁絶縁膜６′に完全に
覆われているため、この図の如くソース・ドレイン電極
１０．１１がゲート４ゝ上へ延在していてもゲートとソ
ース叉はドレイン間が短絡することはない。この実施例
に於ては、コンタクト開孔部２０．２１の一辺が絶縁膜
６′により構成されている。このため第３図（Ｇ）の如
く写真蝕刻法によってコンタクト開孔部２０．２１を形
成する際のマスク合せ誤差を見込んでおく必要がないの
で素子寸法がソース・ドレイン方向に於てより短縮され
る。ゲート４′へのコンタクト形成については同様であ
るので素子形成に必要な基板１の面積が減少することに
なり、この実施例は半導体装置の高密度化に特に有効で
ある。 なおゲート側面の側壁絶縁膜６としては酸化膜のみなら
ず窒化膜その他の絶縁膜が適宜使用可能である。 発明の効果 以上本発明のほぼ円弧状の側壁絶縁膜を有する新規な構
造の２重拡散ＭＯＳ型電界効果トランジスタにより、ゲ
ート電極端部での凹凸を増加させることなく、ゲート絶
縁膜の耐圧を向上せしめることができる。 また、ゲート側壁絶縁膜が形成されている事によりゲー
ト端部が滑らかになり、クロスオーバー配線の形成が容
易になる。 ゲート側壁近傍で絶縁膜が厚く形成されているのでクロ
スオーバー配線とゲートあるいはソース・ドレイン間の
絶縁不良の発生が少ない。 また、本発明はゲートの側壁コーナに形成された極めて
微細なパターンの側壁絶縁膜によりゲート側面を覆う事
により、ソース、ドレイン拡散層へのコンタクト開孔部
を自己整合的に形成することも可能となるので、素子の
高密度化にも有効である。 さらに、ゲート酸化膜はその両端に於て絶縁膜に封止さ
れているため、外部からの汚染が防止されまたゲート絶
縁不良が少ない。従ってソース・ドレイン拡散領域やポ
リシリコンゲートへ高濃度の不純物導入が可能であり、
拡散層やゲートの配線抵抗が低く出来る。これは高速動
作や大電流の要求される半導体装置にとってきわめて重
要である。 また、本願発明の製造方法によれば、ソース、ドレイン
の２重拡散ＭＯＳ型電界効果トランジスタを形成するた
めに、ゲート側面およびその近傍のみを覆う絶縁膜の微
細なパターンの側壁絶縁膜を自己整合的で特別のマスク
を追加することなく形成することが可能となる。 しかも、全面に絶縁膜を堆積せしめたのち、基板表面に
垂直に入射するエツチングガスでドライエツチングを行
うだけで良く、極めて簡便かつ制御性良く形成すること
ができる。 また、ゲート側面の絶縁膜パターンの巾Ｗはその絶縁膜
の厚さにほぼ等しく形成されるので膜厚の制御によりそ
の巾が高精度に得られ、ソース、ドレイン拡散層の横方
向へ拡がり１．＋に余分な余裕を見込む必要がなく、　
（ＩＪ　　Ｗ）を最小限に抑えることが出来る。 これらは、例えば従来の方法によるは多結晶シリコンの
熱酸化よ用いた側壁絶縁膜の形成の際、熱酸化膜の成長
に伴う膜の彫版によるゲート両端部でのゲート膜厚の部
分的増加による歪みの発生、これに伴うゲート耐圧の低
下などの従来の欠点は完全に取り除かれる。 従ってゲート絶縁膜の耐圧が、膜本来の値に維持され、
ＭｏＳ型半導体装置に於ける故障原因の大きな割合をゲ
ート絶縁膜の耐圧不良が占めているので、本発明はＭｏ
Ｓ型半導体装置の良品率、信頼性の向上に寄与する。 さらに、ゲート側面を覆う絶縁２膜として酸化膜のみな
らず窒化膜も用いることが出来るのでアルカリイオンそ
の他の外部汚染のゲート絶縁膜への侵入が防止され諸特
性の安定化にも有効である。 また、本発明によれば自己整合的に形成される側壁絶縁
膜の微細なパターンにより、ソース、ドレイン拡散層の
接合深さＸｊを電極配線とのコンタクト形成にとって望
ましい程度に深く形成しつつ、ゲート直下内への横方開
広がりを十分小さく出来る。それにより実効チャンネル
長し、１．はほとんどゲート長Ｌａにのみ依存する構成
とでき、ゲートパターンを高精度に形成することにより
、所望の実効チャンネル長が高精度に得られる。 この実効チャンネル長はＭｏＳ型半導体装置の諸持性に
大きく寄与する。従って、素子間の特性を揃えることが
容易になり、設計値通りの特性が得やすくなるので製造
工程の良品率が向上する。 これは、高密度化するために寸法を微細化しゲート長が
短くなった場合に特に重要である。 以上の様にに本発明は短チャンネルＭｏＳ型半導体装置
の種々の問題を解決した産業上の価値の高いものである
。

【図面の簡単な説明】

第１図は本発明の一実施例にかかるＭｏＳ型半導体装置
の部分製造工程断面図、第２図は本発明の一実施例にか
かるＭｏＳ型半導体装置の他の製造方法を示す部分工程
断面図、第３図は本発明のゲート側壁絶縁膜の製造工程
断面図である。 ■・・・・・・基板、２・・・・・・フィールド酸化膜
、３・・・・・・ゲート酸化膜、４′・・・・・・ゲー
ト、６′・・・・・・側壁絶縁膜、７，８・・・・・・
ソース・ドレイン拡散層、　１３・・・・・・浅い拡散
層。

Claims (3)

【特許請求の範囲】
1. （１）半導体基板上に均一な膜厚のゲート絶縁膜を介し
   て設けられたゲート電極と、このゲート電極側面近傍の
   ほぼ９０°をなすＬ字形状側壁コーナと、この側壁コー
   ナに形成されたほぼ円弧状の側壁絶縁膜と、この側壁絶
   縁膜の直下の前記半導体基板に形成された浅い接合の低
   濃度層と、この低濃度層に隣接接続された深い接合の高
   濃度層と、この高濃度層にコンタクトをもってなる配線
   とを有し、前記ゲート電極と前記配線を絶縁するために
   前記ゲート電極ならびに前記側壁絶縁膜上に層間絶縁膜
   を形成してなることを特徴とするＭＯＳ型半導体装置。
2. （２）半導体基板上にゲート絶縁膜を介してゲートを設
   けた後、上記基板全面に減圧気相成長法にて絶縁膜を堆
   積せしめ、反応性エッチングガスを減圧状態で用い、電
   界により上記基板にほぼ垂直に上記エッチングガスを入
   射せしめて上記ゲートの側面を覆う如く絶縁膜パターン
   を自己整合的に形成し、上記ゲートおよび上記絶縁膜パ
   ターンをマスクとして上記基板表面に不純物を導入して
   ソース、ドレインを形成してなるＭＯＳ型半導体装置の
   製造方法。
3. （３）絶縁膜を堆積せしめる前にゲートをマスクとして
   ソース、ドレインと同一導電型の不純物を上記基板表面
   に導入して浅い叉は上記ソース、ドレインより低濃度の
   不純物層が形成され、さらに上記ゲート直下の領域に上
   記ソース、ドレインが達しないように形成される特許請
   求の範囲第２項に記載のＭＯＳ型半導体装置の製造方法
   。