JP7577784B2 - 変形可能な導体を有する構造体 - Google Patents

変形可能な導体を有する構造体 Download PDF

Info

Publication number
JP7577784B2
JP7577784B2 JP2023069953A JP2023069953A JP7577784B2 JP 7577784 B2 JP7577784 B2 JP 7577784B2 JP 2023069953 A JP2023069953 A JP 2023069953A JP 2023069953 A JP2023069953 A JP 2023069953A JP 7577784 B2 JP7577784 B2 JP 7577784B2
Authority
JP
Japan
Prior art keywords
layer
pattern
contacts
circuit assembly
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023069953A
Other languages
English (en)
Other versions
JP2023100723A (ja
Inventor
マーク ローナイ，
トレバー スピゲル アントニオ リビエラ，
マイケル アドベンチャー ホプキンス，
エドワード ゴッドシャルク，
チャールズ キンツェル，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liquid Wire Inc
Original Assignee
Liquid Wire Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liquid Wire Inc filed Critical Liquid Wire Inc
Publication of JP2023100723A publication Critical patent/JP2023100723A/ja
Priority to JP2024186955A priority Critical patent/JP2025013940A/ja
Application granted granted Critical
Publication of JP7577784B2 publication Critical patent/JP7577784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

（関連出願の相互参照）
本出願は、２０１８年８月２２日に出願された米国仮特許出願第６２／７２１，５３８号からの優先権を主張し、これは参照により組み込まれる。
（著作権）
本特許文書の開示の一部は、著作権の保護対象となる内容を含む。著作権者は、任意の者による本特許開示のファクシミリによる複製に対しては、特許商標庁の特許ファイルまたは記録にあることから、異議を有さないが、他の場合にはいかなる著作権も全て留保する。
（技術分野）
本特許開示の発明原理は、一般に、変形可能な導電性材料（deformable conductive materials）に関し、より具体的には、変形可能な導電性材料を伴う電気的接続部および／または層（electrical connections and/or layers）を有する構造体、ならびにそのような構造体を形成する方法に関する。
回路アセンブリは、基板と、該基板によって支持され、変形可能な導電性材料から形成される接点（contact points）のパターンとを備え得る。また、アセンブリは、基板によって支持され、接点のパターンに対応するパターンで配置された端子を有する電気部品を備え得る。電気部品の１つ以上の端子は、対応する接点の１つ以上と接触して、電気部品と接点との間に１つ以上の電気的接続部を形成する。アセンブリは、基板によって支持され、変形可能な導電性材料から形成される導電性トレースのパターンをさらに備えてもよい。ここで、導電性トレースのパターンは、接点のパターンと相互接続される。アセンブリは、電気部品および接点を覆う封止材をさらに備え得る。接点は、基板上に形成されてもよい。接点は、基板の表面上に形成されてもよい。接点は、基板の凹部に設けられてもよい。アセンブリは、基板によって支持される絶縁材料層をさらに備えてもよく、接点が絶縁材料層の凹部に設けられてもよい。接点は、絶縁材料層におけるビアによって形成されてもよい。電気部品は、表面実装コンポーネントを備え得る。電気部品は、パッケージ化された集積回路を備え得る。電気部品は、ベア集積回路ダイ（bare integrated circuit die）を備え得る。基板は、可撓性材料を含み得る。基板は、伸縮性材料を含み得る。基板の少なくとも一部は、接着性を有していてもよい。電気部品は、接着性によって基板に取り付けられてもよい。
回路アセンブリは、基板と、基板によって支持される第１の絶縁材料層であって、その中に形成されるチャネル（channels）のパターンを有する第１の絶縁材料層と、チャネル内に配置された変形可能な導電性材料とを備え得る。アセンブリは、第１の絶縁材料層におけるチャネルに配置された変形可能な導電性材料を封入するように配置される第２の絶縁材料層をさらに備え得る。第２の絶縁材料層は、チャネルと相互接続された接点のパターンを備え得る。第２の絶縁材料層は、第１の絶縁材料層のチャネルのパターンと整列したビアのパターンを備え得る。アセンブリは、第２の絶縁材料層によって支持される第３の絶縁材料層であって、その中に形成されるチャネルのパターンを有する第３の絶縁材料層をさらに備え得る。第２の絶縁材料層は、第１の絶縁材料層のチャネルのパターンおよび第３の絶縁材料層のチャネルのパターンと整列したビアのパターンを備え得る。第３の絶縁材料層は、第３の絶縁材料層のチャネルと相互接続された接点のパターンを備え得る。第２の絶縁材料層は、第１の絶縁材料層のチャネルのパターンと整列したビアの第２のパターンを備えていてもよく、第３の絶縁材料層は、第２の絶縁材料層におけるビアの第２のパターンと整列したビアのパターンを備えていてもよく、第３の絶縁材料層の接点のパターンは、第３の絶縁材料層のビアのパターンのうちの１つ以上を備えていてもよい。アセンブリは、第３の絶縁材料層のチャネル内に配置された変形可能な導電性材料を封入するように配置された第４の絶縁材料層をさらに備え得る。第４の絶縁材料層は、第３の絶縁材料層のチャネルのパターンと整列したビアのパターンを備え得る。第２の絶縁材料層、第３の絶縁材料層および第４の絶縁材料層は、互いに、かつ第１の絶縁材料層のチャネルと整列したビアのパターンを備える。アセンブリは、第４の絶縁材料層によって支持される電気部品をさらに備えてもよく、電気部品は端子のパターンを有し、第４の絶縁材料層を介する２つ以上のビアは、電気部品の端子のパターンに対応する接点のパターンを形成する。
回路アセンブリは、基板と、基板に取り付けられ、変形可能な導電性材料を含む第１の通路パターンを有する第１の絶縁材料層とを備え得る。回路アセンブリは、第１の絶縁材料層に取り付けられ、変形可能な導電性材料を含む第２の通路パターンを有する第２の絶縁材料層をさらに備え得る。ここで、第２の通路パターンは、第１の通路パターンと少なくとも部分的に連通する。第１の通路パターンは１つ以上のトレースを備えていてもよく、第２の通路パターンは１つ以上のビアを備えていてもよい。回路アセンブリは、第２の絶縁材料層に取り付けられ、変形可能な導電性材料を含む第３の通路パターンを有する第３の絶縁材料層をさらに備え得る。ここで、第３の通路パターンは、少なくとも部分的に第２の通路パターンと連通する。第１の通路パターンは１つ以上のトレースを備えていてもよく、第２の通路パターンは１つ以上のビアを備えていてもよく、第３の通路パターンは１つ以上のトレースを備えていてもよい。回路アセンブリは、第３の絶縁材料層に取り付けられ、変形可能な導電性材料を含む第４の通路パターンを有する第４の絶縁材料層をさらに備え得る。ここで、第４の通路パターンは、少なくとも部分的に第３の通路パターンと連通する。第１の通路パターンは１つ以上のトレースを備えていてもよく、第２の通路パターンは１つ以上のビアを備えていてもよく、第３の通路パターンは１つ以上のトレースを備えていてもよく、第４の通路パターンは１つ以上のビアを備えていてもよい。
方法は、１つ以上の通路（passages）を有する第１の絶縁材料層を基板上に積層するステップと、第１の絶縁材料層における通路のうちの少なくとも１つに変形可能な導電性材料を堆積するステップと、第１の絶縁材料層上に第２の絶縁材料層を積層するステップとを含み得る。ここで、第２の絶縁材料層は、第１の絶縁材料層における少なくとも１つの通路に変形可能な導電性材料を少なくとも部分的に封入する。第１の絶縁材料層における通路のうちの少なくとも１つは、第１の絶縁材料層の厚さ全体を貫通してもよい。第１の絶縁材料層における通路のうちの少なくとも１つに変形可能な導電性材料を堆積するステップは、少なくとも１つの通路に変形可能な導電性材料を過剰充填するステップと、第１の絶縁材料層の表面から過剰な変形可能な導電性材料を除去するステップとを含み得る。第１の絶縁材料層の表面から過剰な変形可能な導電性材料を除去するステップは、第１の絶縁材料層の表面から剥離層を除去するステップを含み得る。第２の絶縁材料層が１つ以上の通路を有する方法であって、当該方法は、第２の絶縁材料層における通路のうちの少なくとも１つに変形可能な導電性材料を堆積するステップと、第２の絶縁材料層上に第３の絶縁材料層を積層するステップとをさらに含み得る。ここで、第３の絶縁材料層は、第２の絶縁材料層における少なくとも１つの通路に変形可能な導電性材料を少なくとも部分的に封入する。第１の絶縁材料層における通路のうちの少なくとも１つは、第２の絶縁材料層における通路のうちの少なくとも１つと連通し得る。第２の絶縁材料層の通路のうちの少なくとも１つは、第２の絶縁材料層の厚さ全体を貫通してもよい。第３の絶縁材料層が１つ以上の通路を有する方法であって、当該方法は、第３の絶縁材料層における通路のうちの少なくとも１つに変形可能な導電性材料を堆積するステップと、第３の絶縁材料層上に第４の絶縁材料層を積層するステップとをさらに含み得る。ここで、第４の絶縁材料層は、第３の絶縁材料層における少なくとも１つの通路に変形可能な導電性材料を少なくとも部分的に封入する。
方法は、基板上に少なくとも１つの接点を形成するステップであって、該接点が変形可能な導電性材料を有するステップと、電気部品を該基板上に支持するステップであって、該電気部品が少なくとも１つの端子を有するステップとを含み得る。ここで、該電気部品の少なくとも１つの端子は、該接点のうちの少なくとも１つと接触して、該電気部品と該接点との間に少なくとも１つの電気的接続部を形成する。少なくとも１つの端子はパターン状に配置された複数の端子を備えていてもよく、少なくとも１つの接点は変形可能な導電性材料を有し、かつ電気部品の端子のパターンに対応するパターンで配置された複数の接点を備えていてもよく、電気部品の複数の端子は複数の接点と接触して、電気部品と接点との複数の電気的接続部を形成してもよい。
図１は、本特許開示のいくつかの発明原理による回路アセンブリの実施形態を示す分解図である。 図２は、本特許開示のいくつかの発明原理による回路アセンブリの例示的実施形態の部分分解斜視図である。 図３Ａは図２のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。 図３Ｂは図２のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。 図３Ｃは図２のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。 図３Ｄは図２のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。 図３Ｅは図２のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。 図４は、本特許開示のいくつかの発明原理による回路アセンブリの別の例示的実施形態の部分分解斜視図である。 図５Ａは、図４のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。 図５Ｂは、図４のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。 図５Ｃは、図４のＡ－Ａ線に沿った断面図であって、本特許開示のいくつかの発明原理による、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。 図６は、本特許開示のいくつかの発明原理による回路アセンブリの別の例示的実施形態の部分分解斜視図である。 図７Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図７Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図８Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図８Bは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図９Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図９Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図１０Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図１０Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図１１Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図１１Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図１２Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図１２Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図１３Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図１３Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図１４Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図１４Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図１５Ａは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図１５Ｂは、本特許開示のいくつかの発明原理による、回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。 図１６は、本特許開示のいくつかの発明原理による回路アセンブリの別の実施形態を示す断面図である。 図１７は、本特許開示のいくつかの発明原理による回路アセンブリの別の実施形態を示す断面図である。 図１８は、それぞれ、本特許開示のいくつかの発明原理によるビア構造の平面図および断面図である。 図１９は、それぞれ、本特許開示のいくつかの発明原理によるビア構造の平面図および断面図である。
以下に記載される実施形態および例示的実装の詳細は、例示の目的のためにある。図面は必ずしも縮尺通りに示されていない。本発明の原理は、これらの実施形態および詳細に限定されない。
本特許開示の発明原理のいくつかは、回路アセンブリにおけるコンポーネントと変形可能な導電性材料との間の電気的接続部に関する。
図１は、本特許開示のいくつかの発明原理による回路アセンブリの実施形態を示す分解図である。図１の実施形態は、基板１００を備え、基板１００は、該基板によって支持され、変形可能な導電性材料から形成される接点１０２のパターンを有する。また、電気部品１０４は、基板１００によって支持され、接点１０２のパターンに対応するパターンで配置された１つ以上の端子１０６を有する。端子１０６は、電気部品１０４の底部に配置されているので、破線（ファントム図）で示されている。電気部品１０４の端子１０６のうちの１つ以上は、対応する接点１０２のうちの１つ以上と接触して、電気部品と接点との間に１つ以上の電気的接続部を形成し得る。１つ以上の端子１０６は、例えば、矢印１０８によって示されるように、電気部品１０４が、基板１００に取り付けられる時、基板１００に近づけられる時、あるいは基板１００によって支持される時に、１つ以上の接点１０２と接触し得る。したがって、本発明の原理のいくつかは、はんだ付けまたは電気的接続部を生成するための他の任意の従来プロセス無しで、電気的接続部の生成を可能にする。
接点１０２は、例えば、基板の表面上に直接形成されることにより、基板内の凹部に設けられることにより、基板上の別の材料層上に形成されることにより、または他の方法により、基板１００によって支持され得る。電気部品１０４は、例えば、基板の表面に直接取り付けられることにより、基板によって支持される別のコンポーネントに取り付けられることにより、接点１０２のパターンによって支持されることにより、または他の方法により、基板１００によって支持され得る。
図１のアセンブリは、基板によって支持され、変形可能な導電性材料から形成される導電性トレースのパターンをさらに備え得る。導電性トレースのパターンは、接点のパターンと相互接続されてもよい。
図１の実施形態は、多種多様な材料およびコンポーネントを用いて実施することができる。例えば、基板は、ポリジメチルシロキサン（ＰＤＭＳ）等の任意のシリコン系材料、熱可塑性ポリウレタン（ＴＰＵ）、エチレンプロピレンジエンテルポリマー（ＥＰＤＭ）、ネオプレン、ポリエチレンテレフタレート（ＰＥＴ）、ならびにエポキシおよびエポキシ系材料等を含む、プラスチック材料または天然もしくは合成ゴム、布、木材、皮革、紙、ガラス繊維および他の複合材料、ならびに他の絶縁材料および／またはそれらの組合せから製造され得る。
変形可能な導電性材料は、液体、ペースト、ゲル、粉末を含む任意の形態で、または、軟質性、可撓性、伸縮性、屈曲性、弾性、流動性、粘弾性、またはニュートン特性および非ニュートン特性を含むその他の変形可能な特性を有する他の形態で、提供されてもよい。変形可能な導電性材料は、ガリウムインジウム合金（商標「Ｍｅｔａｌ Ｇｅｌ」ともいう）等の導電性ゲルを含む変形可能な導体（deformable conductors）を含むが、これらに限定されない任意の電気活性材料（electroactive materials）で実現することができる。そのいくつかの例は２０１７年２月２７日に出願された国際特許出願ＰＣＴ／ＵＳ２０１７／０１９７６２に開示され、これは参照により組み込まれる。該出願は、２０１７年９月８日に国際公開番号ＷＯ２０１７／１５１５２３Ａ１として公開され、これも参照により組み込まれる。他の適切な電気活性材料としては、金、ニッケル、銀、白金、銅等を含む任意の導電性金属、シリコン、ガリウム、ゲルマニウム、アンチモン、ヒ素、ホウ素、炭素、セレン、硫黄、テルル等に基づく半導体、ヒ化ガリウム、アンチモン化インジウム、および多くの金属の酸化物を含む半導体化合物、有機半導体、ならびにグラファイト等の導電性非金属物質が挙げられる。導電性ゲルの他の例には、グラファイトまたは炭素の他の同素体に基づくゲル、イオン性化合物、または他のゲルが含まれる。
電気部品は、集積回路、トランジスタ、ダイオード、ＬＥＤ、コンデンサ、抵抗器、インダクタ、スイッチ、端子、コネクタ、ディスプレイ、センサ、プリント回路基板、または他のデバイスを含むがこれらに限定されない、任意の電気、電子、電気機械、または他の電気部品であってもよい。電気部品は、ベアコンポーネントの形態であってもよく、または、様々なタイプのパッケージ内に部分的にもしくは完全に封入されてもよい。集積回路および他の半導体の場合には、以下でより詳細に説明するように、幅広いパッケージタイプを使用することができる。チップスケールデバイス（chip-scale device）等の基板上に実装されているがパッケージ内に完全には封入されていないダイまたはベアダイの形態の集積回路を使用することもできる。
接点のパターンは、１つ以上の電気部品上の端子の数および配置、ならびに電気的接続部の数および配置に応じて、接点の任意の数および配置を含む（単一の接点を含む）ことができる。
図２は、本特許開示のいくつかの発明原理による回路アセンブリの例示的実施形態の部分分解斜視図である。図２の実施形態は、リード１１８Ａ～１１８Ｆの形態の端子を有する表面実装パッケージにおける集積回路（ＩＣ）１１６を備える。変形可能な導電性材料から作られ、集積回路１１６上のリード１１８Ａ～１１８Ｆ（総称して１１８ともいう）のフットプリントに適合するように配置された接点１１２Ａ～１１２Ｆ（総称して１１２ともいう）のパターンを基板１１０は有する。この例では、ＩＣとプリント回路基板との間に電気的接続部を作るために従来から使用されるはんだパッドの形状で接点が形成される。変形可能な導電性材料から作られ得る導電性トレース１１４Ａ～１１４Ｆ（総称して１１４ともいう）は、接点１１２Ａ～１１２Ｆに接続され、この図において基板１１０の端部で終点となる。トレース１１４Ａ～１１４Ｆは例えば、集積回路１１６を他のコンポーネント、回路、端子等に接続するために使用されてもよい。リード１１８Ａ～１１８Ｆは、矢印１２０で示すように、集積回路１１６が基板上に配置される時、対応する接点１１２Ａ～１１２Ｆと接触する。
図２の実施形態では、接点１１２およびトレース１１４が例えば、フレキソ印刷、ブロック印刷、ジェット印刷、３Ｄ印刷、ステンシル（stenciling）、マスクスプレー（masked spraying）、押出、圧延もしくはブラッシングのスクリーン印刷、パターン堆積、または任意の他の適切な技術によって、基板１１０の上面に形成され、上方に突出する。
図３Ａ～図３Ｅは、図２のＡ－Ａ線に沿った断面図であって、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。
図３Ａは、ＩＣ１１６が、基板１１０上へ配置される前の状態を示す。
図３Ｂは、基板１１０上に配置され、リード１１８と接点１１２との間にオーミック接触（ohmic contacts）を形成するＩＣ１１６を示す。ＩＣ１１６は、接着剤層１２２によって基板１１０に固定される。この例では、リード１１８は、接点１１２の変形可能な導電性材料の一部をずらしており、これは、リード１１８の形状に適合し、追加の表面積および向上した電気的接続部を提供し得る。
図３Ｃは、図３Ｂの実施形態と同様であるが、集積回路１１６、リード１１８、接点１１２およびトレース１１４を覆う封止材１２４を有する実施形態を示す。また、封止材１２４は、集積回路１１６、リード１１８および基板１１０の間の空間を充填してもよい。封止材１２４に適した材料の例には、ＰＤＭＳ等のシリコン系材料、ウレタン、エポキシ、ポリエステル、ポリアミド、ワニス、ならびに、保護コーティングを提供し、および／またはアセンブリを一緒に保持するのを助けることができる任意の他の材料が含まれる。
図３Ｄは、集積回路１１６が基板１１０に直接接触する実施形態を示し、これは、例えば、封止材が集積回路１１６を基板１１０に保持するのに十分な強度を提供する場合や、本質的に接着性または粘着性の材料から製造された基板１１０を用いる場合に、使用され得る。この実施形態では、リード１１８が接点１１２内にさらに押し込まれてもよい。
図３Ｅは、追加の材料層１２６が、基板１１０の上面に取り付けられ、接点１１２のパターンの下に配置される実施形態を示す。層１２６は、様々な機能を発揮することができる。例えば、基板が可撓性または伸縮性材料から製造される実装において、より剛性の高いまたはより伸縮性の低い材料から層１２６が製造され、集積回路１１６の端子１１８と接点１１２との間の接続不良を引き起こす可能性がある、集積回路または他の電気部品の直下の基板の領域の屈曲または伸張を防止してもよい。別の例として、層１２６は、集積回路１１６または他の電気部品のための放熱または熱放散機能（heat sinking or heat dissipating function）を発揮することができる。あるいは、追加の層１２６が基板１１０の下、基板内、または任意の他の適切な位置に配置されてもよい。層１２６は、材料の連続シートとして形成されてもよく、または、例えば、接点１１２、トレース１１４、集積回路１１６、または他のコンポーネントの一部または全部に対する開口部を有するようにパターン化されてもよい。層１２６に使用することができる材料の例には、ＴＰＵ、ガラス繊維、ＰＥＴ、および他の比較的剛性のあるもしくは非伸縮性の材料等の形態が含まれる。
図４は、本特許開示のいくつかの発明原理による回路アセンブリの別の例示的実施形態の部分分解斜視図である。図４の実施形態は、図２の実施形態と同様であるが、接点１２６Ａ～１２６Ｆは、変形可能な導電性材料で部分的または完全に充填された基板１２８内の凹部によって形成される。また、図４の実施形態は、基板内の凹部に設けられたトレース１３０を備える。
基板の凹部は、ドリル加工（drilling）、ルーティング（routing）、エッチング、切断、または機械的光学（例えば、レーザ）、化学的、電気的、超音波もしくは他の装置を用いて材料を除去する任意の他の方法あるいはそれらの組合せによって、材料のシートの部分を除去することによって形成され得る。代替的に、基板は、成形、鋳造、３Ｄ印刷、または他の形成プロセスによって、その中に凹部を有するように形成されてもよい。変形可能な導電性材料は、印刷、ステンシル、スプレー、圧延、ブラッシング、および材料を凹部に堆積するための任意の他の技術を含む、上述のプロセスのいずれかによって、凹部に堆積されてもよい。さらに、凹部は変形可能な導電性材料で過剰に充填されてもよく、次いで、以下でより詳細に記載されるように、基板の周囲表面と同一平面上になる、または基板の周囲表面よりわずかに上または下になるように、掻き取り（scraping）、圧延、ブラッシング等を含む任意の適切な技術が、過剰な材料を除去するために使用されてもよい。
図５Ａ～図５Ｃは、図４のＡ－Ａ線に沿った断面図であって、いくつかの可能な例示的実装の詳細および代替実施形態を示す断面図である。
図５Ａは、ＩＣ１３２が、基板１２８上へ配置される前の状態を示す。
図５Ｂは、基板１２８上に配置され、リード１３４と接点１２６との間にオーミック接触を形成するＩＣ１３２を示す。この例では、ＩＣ１３２は、例えば自己接着性表面を有し得る基板１１０に直接取り付けられる。あるいは、ＩＣ１３２は、接着剤または任意の他の適切な技術を使用して基板に取り付けられてもよい。この例では、リード１３４は、接点１２６内の下方へ突出し、変形可能な導電性材料の一部をずらしており、これは、リード１３４の形状に適合し、追加の表面積および向上した電気的接続部を提供し得る。
図２、図３Ａ～図３Ｅ、図４および図５Ａ～図５Ｂに示される集積回路は、ＳＯＴ２３－６（６つのリードの小型アウトライントランジスタ）パッケージ等の表面実装パッケージにパッケージされるが、本特許開示の発明原理に従って、任意の他の種類のＩＣパッケージおよび電子部品を使用することができる。例えば、リードレスチップキャリアは、変形可能な導電性材料のパターンを乱すことなく、開示された接点のいずれかに良好な接触領域を提供する平坦なリード面を備えた端子を有し得る。良好に動作し得るいくつかの他のタイプのパッケージには、ボールグリッドアレイ（ＢＧＡ）やウエハレベルチップスケールパッケージング（ＷＬ－ＣＳＰ）のようなはんだ構造が突出しているパッケージや、リード付きチップキャリアのようなリードがわずかに突出しているパッケージが含まれる。それらのはんだ構造またはリードは、接点にわずかに沈み込むことで、パターンを乱すほどの変形可能な導電性材料の位置ずれ無しで、信頼性の高いオーミック接続（ohmic connections）を作り出すことができる。
図５Ｃは、はんだバンプ１３８を有するチップスケールパッケージ１３６が基板１２８に接着された実施形態を示す。
図６は、接点１４４およびトレース１４６のパターンを形成した後であるが、集積回路１４８を取り付ける前における、追加の材料層１４２を基板１４０の表面に取り付けた実施形態を示す。層１４２は、例えば、図３Ｅの実施形態における層１２６と同様であってもよい。この実施形態では、層１４２が接点１４４のための開口部を備える。
パッケージ化された集積回路および他のデバイスに加えて、ベア集積回路ダイおよび他のコンポーネントは、本特許開示の発明原理に従って使用され得る。例えば、ボンディングパッドまたは接点パッドを有するＩＣダイは、ダイ上のボンディングパッドまたは接点パッドのパターンに対応する接点の同一平面パターンまたは突出パターンを有する基板に取り付けられてもよい。これは通常、変形可能な導電性材料を含む接点がボンディングパッドまたは接点パッドとのオーミック接続を形成するように、ダイを上下逆に（すなわち、ボンディングパッドまたは接点パッドが基板の上面を向くように）搭載することを必要とする。
図４、図５Ａ～図５Ｃおよび図６の実施形態では変形可能な導電性材料が一般に基板の表面と同一平面となるように示されているが、変形可能な導電性材料は代替的に、基板の表面から沈降するように（すなわち、下に凹むように）形成されてもよく、または基板の表面から隆起するように（すなわち、上に突出するように）形成されてもよい。例えば、凹部の一部または全部を材料で部分的にのみ充填することによって、または掻き取り、ブラッシング、ガウジング（gouging）、エッチング、蒸発等によって一部の材料を除去することによって、表面から沈降するように材料が形成されてもよい。また、パターン堆積（pattern depositing）、ステンシル、様々な形態の印刷等によって、表面から隆起するように材料が形成されてもよい。いくつかの実施形態では、凹部のパターンに一致するパターンを有する剥離層を使用することによって、表面から隆起するように材料が形成されてもよい。剥離層が基板上に配置され、凹部のパターンが過剰充填されてから、剥離層の上面と同一平面上で掻き取られてもよい。その後、剥離層を除去して、以下に説明する実施形態と同様の方法で突出材料を残すことができる。
図２、図３Ａ～図３Ｅ、図４、図５Ａ～図５Ｃおよび図６の実施形態では、接点およびトレースは一般に、基板の表面上に示されているか、または基板内の途中まで延在している。他の実施形態では、接点および／またはトレースの一部または全部は、基板の厚さ全体を介して延在してもよい。例えば、接点は、基板を介するビアとして実装されてもよく、そして、以下に記載される実施形態のうちの１つにおいて層として機能してもよい。
本特許開示のいくつかの追加の発明原理は、変形可能な導電性材料を含む通路を有する層を備える回路アセンブリに関する。電気的接続部に関する発明原理および通路を有する層に関する発明原理は、独立した有用性を有する独立した原理である。しかしながら、本特許開示のいくつかの追加の発明原理は、これらの別々の原理のいくつかを組み合わせて、相乗的な結果を提供することができる方法で、より多くの発明原理をもたらすことができる。
図７Ａおよび図７Ｂ～図１５Ａおよび図１５Ｂは、本特許開示のいくつかの発明原理による回路アセンブリの実施形態および回路アセンブリを製造する方法の実施形態を示す。図７Ｂ、図８Ｂ、図９Ｂ、図１０Ｂ、図１１Ｂ、図１２Ｂ、図１３Ｂ、図１４Ｂおよび図１５Ｂは、それぞれ図７Ａ、図８Ａ、図９Ａ、図１０Ａ、図１１Ａ、図１２Ａ、図１３Ａ、図１４Ａおよび図１５Ａの斜視図におけるＡ－Ａ線に沿った断面図である。
図７Ａは、基板１５０、第１の絶縁材料層（第１の層）１５２および剥離層１５４の斜視図である。図７Ｂは、図７ＡのＡ－Ａ線に沿った断面図である。基板１５０および第１の層１５２、ならびに、図８Ａおよび図８Ｂ～図１５Ａおよび図１５Ｂに示される絶縁層は、図１の実施形態に関して上述した絶縁材料から製造することができる。例えば、基板１５０および第１の層１５２は、伸縮性のあるＴＰＵまたはエポキシ系材料から製造されてもよい。基板１５０は一般に、中断されていない材料シート（uninterrupted sheet of material）であってもよい。一方、第１の絶縁材料層１５２および剥離層１５４は、通路１５６および１５８のパターンを有し、この例では、それらの全体の厚さを介してチャネルが切断され、マスクまたはステンシルを作る。第１の層よりも薄くてもよい剥離層１５４は、第１の層１５２上に積層され、図１の実施形態に関して上述した絶縁材料のいずれかから製造されてもよい。例えば、剥離層１５４は、ＰＥＴの薄層から製造することができる。剥離層１５４が最終的に除去される実施形態では、剥離層１５４は、金属化プラスチックまたは他の導電性材料ならびに、合金または純粋な形態の金属を含む導電性材料から製造されてもよい。
通路１５６および１５８は、レーザ切断、ドリル加工、ルーティング、ダイ切断、ウォータージェット切断等の任意の適切なサブトラクティブ技術（subtractive technique）を用いて、第１の絶縁材料層１５２および剥離層１５４に形成されてもよい。他の実施形態では、第１の層１５２および／または剥離層が３Ｄ印刷、パターン堆積等のアディティブ製造技術（additive manufacturing technique）によって形成されてもよい。
図８Ａは、第１の層が基板上に積層された後の基板１５０および第１の絶縁材料層１５２の斜視図である。図８Ｂは、図８ＡのＡ－Ａ線に沿った断面図である。基板１５０および第１の絶縁材料層１５２は、一緒に結合、融合または硬化され、あるいは、任意の適切なプロセスおよび／または材料を用いる他の方法で互いに取り付けられてもよい。例えば、基板１５０および第１の層１５２は、ＴＰＵまたは他の熱可塑性樹脂から製造される場合、熱および圧力で一緒に結合されてもよい。別の例として、基板１５０および第１の層１５２は、いくつかのエポキシ系材料等の本質的に接着性を有する材料から製造される場合、これらの層を一緒にプレスすることによって一緒に結合されてもよい。さらに別の例では、基板１５０および第１の層１５２は、ＵＶ硬化性材料から製造され、積層後にＵＶ光源にさらされてもよい。２つの層の積層および結合は、チャネル１５６および１５８の底部を閉鎖し得、その結果、それらが材料で充填される時、漏れがほとんどまたは全くない。
図９Ａは、チャネル１５６および１５８が変形可能な導電性材料１６０で過剰充填された後の、基板１５０、第１の絶縁材料層１５２および剥離層１５４の斜視図である。
図９Ａおよび図９Ｂを参照すると、チャネル１５６および１５８は、図１の実施形態に関して上述した変形可能な導電性材料のいずれかで実施され得る変形可能な導電性材料１６０で過剰充填されている。変形可能な導電性材料としては、例えば、導電性ゲルを用いることができる。材料は、押出、圧延、塗布（swabbing）、噴霧、印刷、ブラッシング、堆積等の任意の適切な技術を使用して過剰充填されてもよい。実施形態の一例では、変形可能な導電性材料をチャネル１５６および１５８中へ完全に入れるために、綿棒を使用して材料が過剰充填されてもよい。
図１０Ａおよび図１０Ｂを参照すると、過剰な変形可能導電性材料１６０は、矢印１６４で示すように、ツール１６２で掻き取ることによって、剥離層１５４の表面から除去されてもよい。これにより、過剰な材料がツール１６２の前にマウンド１６６を形成し、これがチャネル１５６および１５８の充填不足領域を充填するのを助ける。過剰な材料は、廃棄されるか、または他のアセンブリと共に使用するためにリサイクルされてもよい。ツール１６２に使用され得るアイテムの例としては、直定規（straight-edge ruler）、スクイージー、へら、掻き取り刃（scraper blade）等が挙げられる。他の実施形態では、圧延、ブラッシング、エッチング等の代替技術を使用して、過剰な変形可能材料を除去することができる。実施形態の一例では、変形可能な導電性材料を予め装填したローラを使用して、単一のステップにおいて、材料を塗布することと、ローラの下から過剰な材料を押し込むことによって過剰な材料を除去することの両方を行うことができる。
図１１Ａおよび図１１Ｂを参照すると、変形可能な導電性材料は、全てまたは大部分の過剰材料が除去された状態で、剥離層１５４の上面１６７と略同一平面上に示されている。過剰材料を除去するために使用される技術によっては、依然として、剥離層１５４の上面に残る変形可能な導電性材料の薄いパッチが存在し得る。したがって、剥離層は、例えば、図１２Ａおよび図１２Ｂに示されるように、第１の絶縁材料層１５２上にクリーンな上面１６８を残すように剥離して、除去されてもよい。
チャネル１５６および１５８内の変形可能な導電性材料１６０は、図１２Ａおよび図１２Ｂにおいて、第１の絶縁材料層１５２の上面１６８と略同一平面上に示されている。これは、残っている変形可能な導電性材料が効果的に同一平面となるのに十分に薄い（例えば、数ミクロンもしくは数十ミクロン、または数千分の１インチの厚さである）剥離層を使用することによって達成され得る。いくつかの実施形態では、剥離層１５４の厚さは、図７Ａおよび図７Ｂ～図１１Ａおよび図１１Ｂにおいて誇張されてもよい。いくつかの実施形態では、少量の突出だけを回避する必要がある場合、剥離層１５４を除去する前に、掻き取り、ブラッシング等によって、少量の変形可能な導電性材料１６０をチャネル１５６および１５８から除去し、それによって、変形可能な導電性材料１６０を第１の絶縁材料層１５２の上面１６８と同一平面にしておくことができる。
いくつかの実施形態では、変形可能な導電性材料１６０を表面からわずかに隆起させることが有益であり得る。いくつかの実施形態では、剥離層１５４の厚さは、変形可能な導電性材料１６０を第１の絶縁材料層１５２の上面１６８の上に所定量だけ突出させることができる値に意図的に設定されてもよい。
図１２Ａおよび図１２Ｂに示される構造体は、製造された時に、または追加の層のためのベースとしての有用性がある。例えば、製造された時、接点パッドのパターンとして使用され、図１～図６に関して上述したように、第１の層１５２上に取り付けられ、またはそれによって支持され得る電気部品の端子と係合することができる。そのような用途では、変形可能な導電性材料１６０は、例えば、電気部品の端子とより良好に係合するために、第１の絶縁材料層１５２の上面１６８の上方に突出することが有益である。導電性チャネル１５６および１５８のパターンは、接点および／またはトレースとして機能するために、異なる数、サイズ、形状等の導電性通路を含むように修正されてもよい。
製造された時、図１２Ａおよび図１２Ｂに示される実施形態、または修正された通路パターンを備える実施形態は、回路素子自体として使用されてもよい。例えば、変形可能な導電性材料１６０で充填されたチャネル１５６および１５８は、ストリップライン等の伝送ラインとして、または回路コンデンサにおいて機能することができる。そのような実装において、層１５２の上部を覆うように封止材層を形成して、変形可能な導電性材料１６０を封入し、保護してもよい。
上述のように、図１２Ａおよび図１２Ｂに示されるような構造体、または修正された通路パターンを有する構造体は、追加の層のためのベースとして使用され得る。例えば、図１３Ａおよび図１３Ｂを参照すると、第２の絶縁材料層（第２の層）１７０は、第１の層１５２の上部に積層される。第２の層１７０は通路パターンを有することができ、その少なくとも１つは、第１の層１５２内の１つ以上の通路と連通する。図１３Ａおよび図１３Ｂの例では、パターンは、第１の層１５２内のチャネル１５６および１５８によってそれぞれ形成されたトレースと整列するスルービア１７２および１７４を備える。第２の層１７０の他の部分は、第１の層１５２におけるチャネル１５６および１５８の部分内に変形可能な導電性材料を封入する役割を果たすことができる。第２の層１７０ならびにビア１７２および１７４は、剥離層の使用を含む第１の層１５２について開示された材料および技術のいずれかを使用して形成され、取り付けられてもよい。簡潔性の観点から、第２の層１７０が形成され、取り付けられる中間ステップは図示されておらず、第２の層は、その最終形態で図１３Ａおよび図１３Ｂに示されている。
図１３Ｂで示されるように、第２の層１７０におけるビア１７２は、第１の層１５２におけるチャネル１５６の一部と整列し、連通する。したがって、ビア１７２が変形可能な導電性材料で充填されると、チャネル１５６と連続的な導電性構造を形成する。
第２の層１７０におけるビア１７２および１７４は、多くの機能を果たすことができる。例えば、それらは、１つ以上の電気部品のための接点として機能することができ、それらは、回路素子自体として、例えば、伝送ラインまたはセンサとして機能することができる。また、それらは、第１の層１５２におけるチャネル１５６および１５８によって形成されるトレースを、第２の層の上の別の層内のトレース等と電気的に接続することができる。図１３Ａおよび図１３Ｂに示されるビア１７２および１７４のパターンは単なる一例であり、そのパターンは、導電性通路の任意の数、形状、配置等を含むように修正されてもよい。
図１４Ａおよび図１４Ｂを参照すると、第３の絶縁材料層（第３の層）１７６が、第２の絶縁材料層１７０上に積層される。第３の層１７６は、通路パターンを有することができ、その少なくとも１つは、第２の層１７０における１つ以上の通路と連通する。図１４Ａおよび図１４Ｂの例では、パターンは、第２の層１７０におけるビア１７２および１７４とそれぞれ整列するチャネル１７８および１８０を備える。第３の層１７６およびチャネル１７８および１８０は、剥離層の使用を含む第１の層１５２および第２の層１７０について開示された材料および技術のいずれかを使用して形成され、取り付けられてもよい。簡潔性の観点から、第３の層１７６が形成され、取り付けられる中間ステップは図示されておらず、第３の層は、その最終形態で図１４Ａおよび図１４Ｂに示されている。
第１の層１５２および第２の層１７０における通路パターンと同様に、第３の層１７６におけるチャネル１７８および１８０のパターンは、多くの機能を果たし得る。例えば、それらは、１つ以上の電気部品のための接点として機能することができ、それらは、回路素子自体として、例えば、伝送ラインまたはセンサとして機能することができる。また、それらは、第２の層１７０におけるビア１７２および１７４等に電気的に接続されるトレースとして機能することができる。図１４Ａおよび図１４Ｂに示されるチャネル１７８および１８０のパターンは単なる一例であり、そのパターンは、導電性通路の任意の数、形状、配置等を含むように修正されてもよい。
図１５Ａおよび図１５Ｂを参照すると、第４の絶縁材料層（第４の層）１８２が、第３の絶縁材料層１７６上に積層される。第４の層１８２は通路パターンを有することができ、その少なくとも１つは、第３の層１７６における１つ以上の通路と連通する。図１５Ａおよび図１５Ｂの例では、パターンは、第３の層１７６におけるチャネル１７８および１８０とそれぞれ整列するパッド１８４および１８６を備える。第４の層１８２の他の部分は、第３の層１７６におけるチャネル１７８および１８０の部分内に変形可能な導電性材料を封入する役割を果たすことができる。第４の層１８２ならびにパッド１８４および１８６は、剥離層の使用を含む第１の層１５２、第２の層１７０および第３の層１７６について開示された材料および技術のいずれかを使用して形成され、取り付けられてもよい。簡潔性の観点から、第４の層１８２が形成され、取り付けられる中間ステップは図示されておらず、第４の層は、その最終形態で図１５Ａおよび図１５Ｂに示されている。
その他の層における通路パターンと同様に、第４の層１８２におけるパッド１８４および１８６のパターンは、多くの機能を果たすことができる。例えば、それらは、１つ以上の電気部品のための接点として機能することができ、それらは、回路素子自体として、例えば、伝送ラインまたはセンサとして機能することができる。また、それらは、第３の層１８２におけるチャネル１７８および１８０を、第４の層１８２より上の追加の層における通路に電気的に接続するビアとして機能することができる。さらに、それらは、硬い外部端子と変形可能な導電性材料との間の「ハードおよびソフト」接続部（“hard-to-soft” connections）を作るための接点として機能することもできる。図１５Ａおよび図１５Ｂに示されるパッド１８４および１８６のパターンは単なる一例であり、そのパターンは、導電性通路の任意の数、形状、配置等を含むように修正されてもよい。
図１５Ｂに示されるように、第１の層１５２におけるチャネル１５６、第２の層１７０におけるビア１７２、第３の層１７６におけるチャネル１７８および第４の層１８２におけるパッド１８４を介する１つの連続的な導電経路がある。図７Ａおよび図７Ｂ～図１５Ａおよび図１５Ｂに示される実施形態における層および通路は、例示のみを目的としたものであり、任意のタイプの回路構成を作り出すように修正することができる。例えば、ビアおよびパッドの層、ならびにトレースを有する層の順序を変更することができる。いくつかの層は、トレースならびにビアおよびパッドの両方を含むことができる。
いくつかの例示的実施形態では、絶縁層のうちの１つ以上が、Ｌｕｂｒｉｚｏｌ Ｅｓｔａｎｅ ５８０００シリーズ、例えば５８２３８等のＴＰＵ、または伸縮性エポキシ系材料で形成され得る。伸縮性エポキシ系材料はまた、電気部品を層に結合するため、および層を互いに結合するための自己接着性表面（self-adhesive surface）を提供し得る。接着性を有する材料の他の例には、ポリウレタン（ＰＵ）接着剤（例えば、ＢｅｍｉｓまたはＦｒａｍｉｓ）等の熱活性化接着剤（thermally activated adhesives）、シリコン、アクリルまたは他の異なる化学的性質を有する熱硬化性接着剤、および任意の化学的性質の感圧接着剤等が含まれる。
そのような材料は、患者の身体に対してまたは近接して着用される医療用電子機器、衣服等に使用するのに十分な可撓性および／または伸縮性を有する回路アセンブリの実施形態をもたらし得る。いくつかの実施形態では、１つ以上の剥離層が絶縁材料層の表面上の所定箇所に残されてもよい。他の実施形態では、剥離層は完全に省略されてもよい。図７Ａおよび図７Ｂ～図１５Ａおよび図１５Ｂの実施形態に示される通路は、一般に、絶縁材料層を完全に貫通して延在するように示される。ただし、他の実施形態では、通路の一部または全部は、１つ以上の絶縁材料層を介し、その途中までのみに延在してもよい。
いくつかの実施形態では、電気部品は、積層体へ（例えば層の間に）一体化されてもよい。例えば、積層体の１つ以上の内部層は、集積回路パッケージ等のデバイスの高さに適合するように切欠部（cutout section）を有してもよい。他の実施形態では、抵抗器および／またはコンデンサならびにより小さなＩＣパッケージおよびベアＩＣダイ等のコンポーネントは、層が比較的軟らかくおよび／または柔軟である場合は特に、層の間に配置するために十分小さくてもよい。
図１６は、本特許開示のいくつかの発明原理による回路アセンブリの別の実施形態を示す断面図である。例示の目的で、図１６の実施形態は、図１５Ｂの層と同様の層を有するように示されているが、本発明原理はこれらの詳細に限定されない。図１６の実施形態は、層、副層、または層の一部（総称して「副層」という）１７７を備え、その中または上に、導電性要素のパターンが形成されている。この例では、副層１７７が積層体の右側部分上の第２の層１７０と第３の層１７６との間に挿入される。第３の層１７６および第４の層１８２は、副層１７７に対応するための段差部を伴って形成される。他の実施形態では、副層は、層の一部、層全体を置き換えてもよく、または別の層全体として追加されてもよい。副層１７７は、その他の層のいずれかより薄くても、厚くても、同じ厚さであってもよい。
層１７７上の導電性要素の一部または全部は、上記で開示された変形可能な導電性材料のいずれかから形成され得る。また、導電性要素のパターンは、変形可能な導電性要素と非変形可能な導電性要素との混合物を含んでもよい。副層１７７は、上記に開示した絶縁材料のいずれかから製造され、上記のように他の層に取り付けられる。素子のパターンは、トレース、ビア、パッド、伝送ラインおよびセンサを含む回路素子等を含んでもよい。要素のパターンは、上述の技術のいずれかによって副層１７７上に形成されてもよい。いくつかの実施形態では、リール・ツー・リール（Ｒ２Ｒ）プロセス等の印刷プロセスによって要素の一部または全部を形成することが有益である。これは、より微細な導電性要素の生成を可能にし、より小さな電気部品または相互接続部に対応し得、または一般的に異なる特性を有するコンポーネントまたは相互接続部に対応し得る。
図１６の実施形態では、副層１７７は、電気部品２００上の端子１９６および１９８とそれぞれ整列するパッド１９２および１９４に接続された２つのトレース１８８および１９０を備えるパターンを有する。第３の層１７６を介するビア２０２および２０４は、パッド１９２および１９４をそれぞれ端子１９６および１９８に接続する。この例における電気部品２００は、端子１９６および１９８がボンディングパッドまたは接点パッドとして形成されたベア集積回路ダイとして示されているが、任意の他のタイプの電気部品を使用することができる。この例では、ＩＣダイ２００は、第３の層１７６に接着剤で取り付けられるが、任意の他の方法で取り付けられてもよい。
副層１７７上に形成される導電性要素のパターンは、任意の他のトレース、ビア、パッド、コンポーネント等と相互接続されてもよい。図１６の例では、副層１７７上のトレース１９０は、副層１７７の厚さに対応する層１７６の段差部に形成されたハイブリッドトレース／ビア２０８を介して、層１７６におけるトレース１７８に電気的に接続される。他の実施形態では副層１７７上の層１７６の部分は省略されてもよく、第４の層１８２は、層１７６の残りの部分および副層１７７によって形成される平面上に形成されてもよい。
図１７は、本特許開示のいくつかの発明原理による回路アセンブリの別の実施形態を示す断面図である。図１７の実施形態は図１６の実施形態と同様であるが、ＩＣダイ２００の下にある第３の層１７６の全部分が省略され、ビア２０２および２０４も同様に省略されている。ＩＣダイは、接着剤層２０６によって副層１７７の上面に取り付けられ、ボンディングまたは接点パッド１９６および１９８は、変形可能な導電性材料から形成されたパッド１９２および１９４にそれぞれ直接接触する。
図１８は、本特許開示のいくつかの発明原理によるビア構造の平面図である。図１９は、図１８のＡ－Ａ線に沿った断面図である。図１８および図１９の実施形態は、上述の材料および製造技術のいずれかを利用することができ、基板２１０と、基板２１０上に積層された第１の絶縁材料層２１２および第２の絶縁材料層２１６とを備える。第１の層２１２はトレース２１４を備える。第２の層は、トレース２１４上に形成され、トレース２１４と連通するビア２１８を備える。図１８に示されるように、ビア２１８は、（Ｙ軸と比較して）Ｘ軸に延在する長さを有する。Ｘ軸に沿って、図１８のアセンブリは、歪み（strain）、剪断力、および／または伸張変形を受ける。Ｘ軸に沿ってビアの長さを延ばすことは、アセンブリがＸ軸に沿って伸ばされる時に互いにすれ違う傾向にあるビア２１８とトレース２１４との間のより強固な接続を提供することができる。
導電性要素を予想される延伸方向に延伸する技術は、図１８および図１９のビアの文脈に示されているが、他の任意の通路、相互接続部または構造体にも適用することができる。いくつかの実施形態では、ビア、トレース、および他の特徴の相対的なサイズおよび形状の他の態様は、延伸に対応するように調整されてもよい。例えば、いくつかの実施形態では、ビアがトレース幅の約半分の直径を有してもよい。
本特許開示の発明原理に従って構築された実施形態は、より安価なパッケージングされていない電子部品の使用を可能にし、また、はんだ付けステップを排除することができるので、アセンブリのコストを低減し得る高機能回路アセンブリをもたらし得る。また、本特許開示の発明原理に従って構築された実施形態は、はんだの排除によってはんだ付けに関連する加熱を減少させることができ、また、熱放散に対する障壁となり得るデバイスパッケージングを排除することによって改善された冷却を提供することができるため、向上した信頼性を提供することができる。
本特許開示の発明原理は、本発明の概念から逸脱することなく、配置および詳細を変更することができるので、そのような変更および修正は以下の特許請求の範囲内にあると考えられる。第１および第２のような用語の使用は、異なるコンポーネントを区別するためのものであり、必ずしも２以上のコンポーネントの存在を意味するものではない。

Claims (20)

  1. 基板層と、
    前記基板層上に配置され、チャネルのパターンを形成する第１の絶縁体層と、
    前記チャネルの前記パターン内に配置された導電性ゲルと、
    前記第１の絶縁体層上に配置され、前記チャネルの前記パターン内の前記導電性ゲルを封入する第２の絶縁体層であって、前記チャネルの前記パターンに電気的に接続され、前記導電性ゲルを含む複数の接点を形成する前記第２の絶縁体層と、
    前記第２の絶縁体層に結合され、前記複数の接点に動作可能に結合された端子を有する電気部品と、を含むことを特徴とする回路アセンブリ。
  2. 前記複数の接点は、前記基板層を介して前記基板層の表面まで延在する請求項１に記載の回路アセンブリ。
  3. 前記電気部品は、前記第２の絶縁体層の表面に物理的に結合されている請求項１に記載の回路アセンブリ。
  4. 前記第２の絶縁体層は、前記電気部品を前記第２の絶縁体層の前記表面に物理的に結合する接着剤を含む請求項３に記載の回路アセンブリ。
  5. 前記複数の接点は、前記第２の絶縁体層に凹設されている請求項１に記載の回路アセンブリ。
  6. 前記基板層と、前記第１の絶縁体層および前記第２の絶縁体層とは、伸縮性材料で構成されている請求項１に記載の回路アセンブリ。
  7. 前記基板層と、前記第１の絶縁体層および前記第２の絶縁体層とにおいて、前記伸縮性材料は同一である請求項６に記載の回路アセンブリ。
  8. 前記基板層は、熱可塑性ポリウレタンで構成されている請求項７に記載の回路アセンブリ。
  9. 前記複数の接点は、前記第２の絶縁体層内のビアから形成されている請求項１に記載の回路アセンブリ。
  10. 前記複数の接点は、前記端子に電気的に接続する導電性金属をさらに含む請求項１に記載の回路アセンブリ。
  11. 前記導電性ゲルは、前記チャネルの前記パターン内に導電性トレースのパターンを形成する請求項１０に記載の回路アセンブリ。
  12. 前記導電性トレースの前記パターンは、前記複数の接点と相互に接続されている請求項１１に記載の回路アセンブリ。
  13. 前記基板層、または、前記第１の絶縁体層および前記第２の絶縁体層の１つに結合された剛性材料をさらに含み、
    前記剛性材料は、結合される前記基板層、または、前記第１の絶縁体層および前記第２の絶縁体層の前記１つよりも高い剛性を有し、
    前記電気部品は、前記剛性材料に取り付けられる請求項１に記載の回路アセンブリ。
  14. 前記剛性材料は、結合される前記基板層、または、前記第１の絶縁体層および前記第２の絶縁体層の前記１つよりも伸縮性の低い材料で構成される請求項１３に記載の回路アセンブリ。
  15. チャネルのパターンを形成する第１の絶縁体層を基板層上に配置するステップと、
    前記チャネルの前記パターン内に導電性ゲルを配置するステップと、
    前記チャネルの前記パターン内の前記導電性ゲルを封入する第２の絶縁体層であって、前記チャネルの前記パターンに電気的に接続され、前記導電性ゲルを含む複数の接点を形成する前記第２の絶縁体層を前記第１の絶縁体層上に配置するステップと、
    前記複数の接点に動作可能に結合された端子を有する電気部品を、前記第２の絶縁体層によって支持するステップと、を含む回路アセンブリを製造する方法。
  16. 前記複数の接点を、前記基板層を介して前記基板層の表面まで延在させるステップをさらに含む請求項１５に記載の方法。
  17. 前記電気部品を、前記第２の絶縁体層の表面に物理的に結合するステップをさらに含む請求項１５に記載の方法。
  18. 前記第２の絶縁体層は、前記電気部品を前記第２の絶縁体層の前記表面に物理的に結合する接着剤を含む請求項１７に記載の方法。
  19. 前記複数の接点を、前記第２の絶縁体層に凹設するステップをさらに含む請求項１５に記載の方法。
  20. 前記基板層と、前記第１の絶縁体層および前記第２の絶縁体層とは、伸縮性材料で構成されている請求項１５に記載の方法。
JP2023069953A 2018-08-22 2023-04-21 変形可能な導体を有する構造体 Active JP7577784B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024186955A JP2025013940A (ja) 2018-08-22 2024-10-23 変形可能な導体を有する構造体

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862721538P 2018-08-22 2018-08-22
US62/721,538 2018-08-22
JP2021533390A JP7269347B2 (ja) 2018-08-22 2019-08-22 変形可能な導体を有する構造体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021533390A Division JP7269347B2 (ja) 2018-08-22 2019-08-22 変形可能な導体を有する構造体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024186955A Division JP2025013940A (ja) 2018-08-22 2024-10-23 変形可能な導体を有する構造体

Publications (2)

Publication Number Publication Date
JP2023100723A JP2023100723A (ja) 2023-07-19
JP7577784B2 true JP7577784B2 (ja) 2024-11-05

Family

ID=69586343

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2021533390A Active JP7269347B2 (ja) 2018-08-22 2019-08-22 変形可能な導体を有する構造体
JP2023069953A Active JP7577784B2 (ja) 2018-08-22 2023-04-21 変形可能な導体を有する構造体
JP2024186955A Pending JP2025013940A (ja) 2018-08-22 2024-10-23 変形可能な導体を有する構造体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021533390A Active JP7269347B2 (ja) 2018-08-22 2019-08-22 変形可能な導体を有する構造体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024186955A Pending JP2025013940A (ja) 2018-08-22 2024-10-23 変形可能な導体を有する構造体

Country Status (5)

Country Link
US (4) US11088063B2 (ja)
EP (1) EP3841850A4 (ja)
JP (3) JP7269347B2 (ja)
CN (1) CN112956283A (ja)
WO (1) WO2020041605A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7269347B2 (ja) 2018-08-22 2023-05-08 リキッド ワイヤ インコーポレイテッド 変形可能な導体を有する構造体
US11880498B2 (en) 2019-03-27 2024-01-23 Liquid Wire Inc. Deformable human interface device
US12238870B2 (en) 2020-01-15 2025-02-25 Liquid Wire Inc. Deposition with solid feedstock
EP4115190A4 (en) * 2020-03-04 2024-04-03 Liquid Wire Inc. DEFORMABLE INDUCTORS
FR3108780B1 (fr) * 2020-03-30 2022-03-18 Commissariat Energie Atomique Procédé de réalisation d’une zone d’individualisation d’un circuit intégré
CN116171376A (zh) 2020-06-12 2023-05-26 液态电线公司 多轴差动应变传感器
US11937372B2 (en) 2020-06-24 2024-03-19 Yale University Biphasic material and stretchable circuit board
US12096563B2 (en) * 2020-08-31 2024-09-17 Liquid Wire Inc. Flexible and stretchable structures
EP4298646A4 (en) 2021-02-26 2025-03-26 Liquid Wire LLC DEVICES, SYSTEMS AND METHODS FOR MANUFACTURING AND USING HIGHLY SUSTAINABLE CIRCUITS
US20240147582A1 (en) * 2021-05-18 2024-05-02 Liquid Wire Inc. Flexible high-power electronics bus
EP4120806A1 (en) 2021-07-15 2023-01-18 Imec VZW An interconnect, an electronic assembly and a method for manufacturing an electronic assembly
US20250016931A1 (en) 2021-07-30 2025-01-09 Liquid Wire Inc. Flexible and stretchable structures
US20240389225A1 (en) * 2021-08-16 2024-11-21 Liquid Wire Inc. Stretchable and flexible metal film structures
EP4397143A1 (en) * 2021-08-31 2024-07-10 Liquid Wire Inc. Flexible and stretchable structures
US20240428981A1 (en) 2021-10-22 2024-12-26 Liquid Wire Inc. Flexible three-dimensional electronic component
US20240418495A1 (en) 2021-10-27 2024-12-19 Liquid Wire Inc. Two-dimensional motion capture strain sensors
WO2023147358A1 (en) 2022-01-25 2023-08-03 Liquid Wire Inc. Electronic component appliques
US12431418B2 (en) * 2022-05-20 2025-09-30 Micron Technology, Inc. Three dimensional semiconductor trace length matching and associated systems and methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139097A (ja) 2005-04-25 2011-07-14 Brother Industries Ltd パターン形成方法
JP2014505529A (ja) 2010-12-22 2014-03-06 カーディオインサイト テクノロジーズ インコーポレイテッド 多層センサー装置
JP2015109298A (ja) 2013-12-03 2015-06-11 国立大学法人 筑波大学 漆塗膜の加工方法及び該加工方法で加工された塗膜を備えた製品
US20150187692A1 (en) 2012-07-26 2015-07-02 Unimicron Technology Corporation Packaging substrate having a through-holed interposer

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729003A (en) * 1984-08-31 1988-03-01 Texas Instruments Incorporated Configuration of a metal insulator semiconductor with a processor based gate
JPH0666549B2 (ja) * 1988-08-31 1994-08-24 信越ポリマー株式会社 スルーホール付きフレキシブル基板の製造方法
US5198189A (en) 1989-08-03 1993-03-30 International Business Machines Corporation Liquid metal matrix thermal paste
US5056706A (en) 1989-11-20 1991-10-15 Microelectronics And Computer Technology Corporation Liquid metal paste for thermal and electrical connections
US5478978A (en) 1993-02-25 1995-12-26 The Center For Innovative Technology Electrical switches and sensors which use a non-toxic liquid metal composition
US5792236A (en) 1993-02-25 1998-08-11 Virginia Tech Intellectual Properties, Inc. Non-toxic liquid metal composition for use as a mercury substitute
US5391846A (en) 1993-02-25 1995-02-21 The Center For Innovative Technology Alloy substitute for mercury in switch applications
JPH0715122A (ja) * 1993-06-23 1995-01-17 Matsushita Electric Ind Co Ltd 接合用フィルム構体および電子部品実装方法
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
US6781284B1 (en) 1997-02-07 2004-08-24 Sri International Electroactive polymer transducers and actuators
US6812624B1 (en) 1999-07-20 2004-11-02 Sri International Electroactive polymers
US6064116A (en) * 1997-06-06 2000-05-16 Micron Technology, Inc. Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
US5961144A (en) 1997-11-12 1999-10-05 Trw Inc. Folded combination horn pad and driver position sensor assembly and method for providing the assembly
JP2000183092A (ja) 1998-12-16 2000-06-30 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装構造および実装方法
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
WO2000059033A1 (fr) * 1999-03-25 2000-10-05 Seiko Epson Corporation Tableau de repartition, tableau de connexion, dispositif semi-conducteur, son procede de fabrication, carte de circuit imprime, et instrument electronique
JP4337129B2 (ja) 1999-03-30 2009-09-30 株式会社村田製作所 セラミック基板の製造方法
DE20007729U1 (de) * 2000-04-28 2000-08-03 Siemens AG, 80333 München Leiterplatte
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
KR100998039B1 (ko) * 2003-10-01 2010-12-03 삼성테크윈 주식회사 기판 제조 방법 및 이를 이용하여 제조된 스마트 라벨
WO2005058083A2 (en) 2003-12-12 2005-06-30 Beck Gregory S Safety helmet with shock detector, helmet attachement device with shock detector & methods
US7205483B2 (en) * 2004-03-19 2007-04-17 Matsushita Electric Industrial Co., Ltd. Flexible substrate having interlaminar junctions, and process for producing the same
WO2005101935A1 (ja) * 2004-04-06 2005-10-27 Murata Manufacturing Co., Ltd. 内部導体の接続構造及び多層基板
CN101714512B (zh) 2004-08-20 2012-10-10 佐伊科比株式会社 具有三维层叠结构的半导体器件的制造方法
EP1897426A2 (en) * 2005-05-18 2008-03-12 President And Fellows Of Harvard College Fabrication of conductive pathways, microcircuits and microstructures in microfluidic networks
JP5568206B2 (ja) 2006-09-15 2014-08-06 東海ゴム工業株式会社 変形センサ
WO2008136419A1 (ja) * 2007-04-27 2008-11-13 Nec Corporation 半導体装置及び製造方法並びにリペア方法
FR2922342B1 (fr) * 2007-10-11 2010-07-30 Ask Sa Support de dispositif d'identification radiofrequence renforce et son procede de fabrication
US7939945B2 (en) * 2008-04-30 2011-05-10 Intel Corporation Electrically conductive fluid interconnects for integrated circuit devices
US8097926B2 (en) * 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US7854173B2 (en) 2008-11-28 2010-12-21 The Hong Kong Polytechnic University Strain sensor
CN101505575B (zh) * 2008-12-26 2011-01-19 深圳大学 一种基于pdms生物可兼容性的柔性电路的制作方法
US8329493B2 (en) 2009-03-20 2012-12-11 University Of Utah Research Foundation Stretchable circuit configuration
JP2011017626A (ja) 2009-07-09 2011-01-27 Sony Corp 力学量検知部材及び力学量検知装置
DE112011103678T5 (de) 2010-11-04 2014-01-23 Tokai Rubber Industries, Ltd. Biegesensor
US8069735B1 (en) 2010-11-10 2011-12-06 Artann Laboratories Inc. Tactile sensor array for soft tissue elasticity imaging
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
EP2783095B1 (en) * 2011-11-22 2020-09-02 Westport Power Inc. Apparatus and method for fuelling a flexible-fuel internal combustion engine
WO2014058806A1 (en) 2012-10-08 2014-04-17 Stc.Unm Improved pliable pressure-sensing fabric
JP2014086664A (ja) * 2012-10-26 2014-05-12 Nec Corp 配線基板、電子機器、および配線基板の製造方法
IL225374A0 (en) 2013-03-21 2013-07-31 Noveto Systems Ltd Array@Matamari
KR101497230B1 (ko) 2013-08-20 2015-02-27 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판 제조방법
US20160211205A1 (en) * 2013-08-26 2016-07-21 Hitachi Metals, Ltd. Mounting substrate wafer, multilayer ceramic substrate, mounting substrate, chip module, and mounting substrate wafer manufacturing method
CN103474809B (zh) * 2013-09-20 2016-08-10 番禺得意精密电子工业有限公司 电连接器及其制造方法
EP3092661A4 (en) 2014-01-06 2017-09-27 Mc10, Inc. Encapsulated conformal electronic systems and devices, and methods of making and using the same
WO2015151433A1 (ja) 2014-04-01 2015-10-08 パナソニックＩｐマネジメント株式会社 部品実装基板
US9753568B2 (en) 2014-05-15 2017-09-05 Bebop Sensors, Inc. Flexible sensors and applications
KR101689547B1 (ko) * 2015-01-22 2016-12-26 주식회사 유니드 전기 접속 구조의 제조 방법
JP6518451B2 (ja) 2015-02-02 2019-05-22 株式会社フジクラ 伸縮性回路基板
JP2016178121A (ja) * 2015-03-18 2016-10-06 タツタ電線株式会社 ストレッチャブルケーブルおよびストレッチャブル回路基板
KR102432009B1 (ko) 2015-09-03 2022-08-12 엘지이노텍 주식회사 압력 센서
CN108135362B (zh) 2015-10-06 2021-07-09 Lg伊诺特有限公司 压力感测椅
US10617809B2 (en) 2015-12-29 2020-04-14 Fresenius Medical Care Holdings, Inc. Electrical sensor for fluids
US10406269B2 (en) 2015-12-29 2019-09-10 Fresenius Medical Care Holdings, Inc. Electrical sensor for fluids
US11156509B2 (en) 2016-02-29 2021-10-26 Liquid Wire Inc. Sensors with deformable conductors and selective deformation
US10672530B2 (en) 2016-02-29 2020-06-02 Liquid Wire Inc. Deformable conductors and related sensors, antennas and multiplexed systems
US10304604B2 (en) 2016-05-03 2019-05-28 The United States Of America As Represented By The Secretary Of The Army Deformable inductive devices having a magnetic core formed of an elastomer with magnetic particles therein along with a deformable electrode
US10039186B2 (en) 2016-09-16 2018-07-31 Intel Corporation Stretchable and flexible electrical substrate interconnections
US11184975B2 (en) 2017-02-06 2021-11-23 Carnegie Mellon University Method of creating a flexible circuit
US10275069B2 (en) 2017-09-22 2019-04-30 Apple Inc. Pressure resistant force sensing enclosure
JP7269347B2 (ja) 2018-08-22 2023-05-08 リキッド ワイヤ インコーポレイテッド 変形可能な導体を有する構造体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139097A (ja) 2005-04-25 2011-07-14 Brother Industries Ltd パターン形成方法
JP2014505529A (ja) 2010-12-22 2014-03-06 カーディオインサイト テクノロジーズ インコーポレイテッド 多層センサー装置
US20150187692A1 (en) 2012-07-26 2015-07-02 Unimicron Technology Corporation Packaging substrate having a through-holed interposer
JP2015109298A (ja) 2013-12-03 2015-06-11 国立大学法人 筑波大学 漆塗膜の加工方法及び該加工方法で加工された塗膜を備えた製品

Also Published As

Publication number Publication date
US20230290717A1 (en) 2023-09-14
WO2020041605A1 (en) 2020-02-27
JP2025013940A (ja) 2025-01-28
US20220068787A1 (en) 2022-03-03
JP2023100723A (ja) 2023-07-19
US11088063B2 (en) 2021-08-10
US11955420B2 (en) 2024-04-09
EP3841850A1 (en) 2021-06-30
US20240266275A1 (en) 2024-08-08
JP2021534596A (ja) 2021-12-09
EP3841850A4 (en) 2022-10-26
US11594480B2 (en) 2023-02-28
JP7269347B2 (ja) 2023-05-08
CN112956283A (zh) 2021-06-11
US20200066628A1 (en) 2020-02-27
US12125778B2 (en) 2024-10-22

Similar Documents

Publication Publication Date Title
JP7577784B2 (ja) 変形可能な導体を有する構造体
US8435837B2 (en) Panel based lead frame packaging method and device
CN101393899B (zh) 半导体器件
EP3048644A1 (en) Chip package and manufacturing method thereof
US20210280482A1 (en) Deformable Inductors
TW201725678A (zh) 多晶片封裝系統及其形成方法
KR20170002830A (ko) 전자 소자 모듈 및 그 제조 방법
US20140264938A1 (en) Flexible Interconnect
US20220270961A1 (en) Structures with deformable conductors
TWI489599B (zh) 積體電路模組及其製造方法
US20050263482A1 (en) Method of manufacturing circuit device
US20040159913A1 (en) Circuit device and method of manufacture thereof
CN108336069B (zh) 电子模块及半导体封装装置
US8556159B2 (en) Embedded electronic component
KR101503403B1 (ko) 발광소자모듈 및 그 제조방법
CN112701091A (zh) 一种内埋元件的封装结构及封装方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241023

R150 Certificate of patent or registration of utility model

Ref document number: 7577784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150