JP7415463B2 - スイッチング回路 - Google Patents

Description

本明細書に開示の技術は、スイッチング回路に関する。

特許文献１には、並列に接続された複数のスイッチング素子において、スイッチング素子間の干渉によってゲート電圧の振動が生じることが開示されている。この技術では、各スイッチング素子の特性に応じて調整されたバランス抵抗を各スイッチング素子のゲートに接続することで、ゲート電圧の振動を抑制する。

特開２０１８－０７８４０６号公報

特許文献１の技術では、各スイッチング素子の特性を測定し、これらの特性のばらつきに応じた値のバランス抵抗を各ゲートに接続する必要がある。このため、この技術では、スイッチング回路の製造コストが極めて高くなる。また、電気抵抗の調整だけでは、ゲート電圧やコレクタ電圧の振動を十分に抑制できない場合がある。本明細書では、並列接続されたスイッチング素子において、ゲート電圧やコレクタ電圧の振動をより好適に抑制する技術を提案する。

スイッチング回路であって、第１スイッチング素子と、第２スイッチング素子と、スイッチと、第１直列回路と、第２直列回路と、制御部を有する。前記第２スイッチング素子は、前記第１スイッチング素子に対して並列に接続されている。前記スイッチは、第１端子と第２端子を有している。前記第１スイッチング素子及び前記第２スイッチング素子のゲート閾値よりも低い電位に前記第１端子が接続されている。前記第１直列回路は、直列に接続された第１トランジスタと第１抵抗を有する。前記第１直列回路は、前記第１スイッチング素子のゲートと前記第２端子の間に接続されている。前記第１トランジスタが前記第１抵抗よりも前記第１スイッチング素子のゲート側に設けられている。前記第２直列回路は、直列に接続された第２トランジスタと第２抵抗を有している。前記第２直列回路は、前記第２スイッチング素子のゲートと前記第２端子の間に接続されている。前記第２トランジスタが前記第２抵抗よりも前記第２スイッチング素子のゲート側に設けられている。前記制御部は、前記第１スイッチング素子と前記第２スイッチング素子の少なくとも一方の異常を検出したときに前記スイッチをオンする。

このスイッチング回路では、第１スイッチング素子と第２スイッチング素子の少なくとも一方の異常を検出したときに、制御部がスイッチをオンする。すると、第１スイッチング素子のゲートと第２スイッチング素子のゲートが放電されて、第１スイッチング素子と第２スイッチング素子がオフする。このとき、第１スイッチング素子のゲートから第１トランジスタと第１抵抗を介して低電位配線へゲート電流が流れるとともに、第２スイッチング素子のゲートから第２トランジスタと第２抵抗を介して低電位配線へゲート電流が流れる。第１トランジスタと第１抵抗の直列回路に流れるゲート電流はほぼ一定となり、第２トランジスタと第２抵抗の直列回路に流れるゲート電流はほぼ一定となる。このように、ほぼ一定のゲート電流によって第１スイッチング素子のゲートと第２スイッチング素子のゲートが放電されるので、第１スイッチング素子と第２スイッチング素子をオフするときにゲート電圧及びコレクタ電圧の振動を抑制することができる。

実施例１のスイッチング回路の回路図。 ＩＧＢＴをオフするときの各値の変化を示すグラフ。 比較例のスイッチング回路の回路図。 実施例２のスイッチング回路の回路図。

図１に示す実施例１のスイッチング回路１０は、ＩＧＢＴ（insulated gate bipolar transistor）２０ａと、ＩＧＢＴ２０ｂと、高電位配線２４と、低電位配線２６と、ゲート駆動回路３０を有している。高電位配線２４には、低電位配線２６よりも高い電位が印可されている。ＩＧＢＴ２０ａとＩＧＢＴ２０ｂは、高電位配線２４と低電位配線２６の間に並列に接続されている。すなわち、ＩＧＢＴ２０ａのコレクタとＩＧＢＴ２０ｂのコレクタが高電位配線２４に接続されており、ＩＧＢＴ２０ａのエミッタとＩＧＢＴ２０ｂのエミッタが低電位配線２６に接続されている。ＩＧＢＴ２０ａのゲートとＩＧＢＴ２０ｂのゲートは、ゲート駆動回路３０に接続されている。ＩＧＢＴ２０ａとＩＧＢＴ２０ｂは、ゲート駆動回路３０によって同時にオン－オフするように制御される。ＩＧＢＴ２０ａ、２０ｂがオンすると、高電位配線２４から低電位配線２６へ向かって電流が流れる。なお、図１では、ＩＧＢＴ２０ａ、２０ｂのエミッタの電位を、グランドとして示している。グランドの電位は、ＩＧＢＴ２０ａ、２０ｂのゲート閾値よりも低い。

ゲート駆動回路３０は、通常制御回路３２、保護回路４０、異常検出回路５０を有している。

通常制御回路３２は、ゲートオンスイッチ３４ａ、３４ｂ及びゲートオフスイッチ３５ａ、３５ｂを有している。ゲートオンスイッチ３４ａの一方の端子は、電位ＶＣＣ１が印可された配線３８に接続されている。電位ＶＣＣ１は、ＩＧＢＴ２０ａ、２０ｂのゲート閾値よりも高い電位である。ゲートオンスイッチ３４ａの他方の端子は、通常制御回路３２の出力端子３６ａに接続されている。ゲートオフスイッチ３５ａの一方の端子は、出力端子３６ａに接続されている。ゲートオフスイッチ３５ａの他方の端子は、グランドに接続されている。ゲートオンスイッチ３４ｂの一方の端子は、配線３８に接続されている。ゲートオンスイッチ３４ｂの他方の端子は、通常制御回路３２の出力端子３６ｂに接続されている。ゲートオフスイッチ３５ｂの一方の端子は、出力端子３６ｂに接続されている。ゲートオフスイッチ３５ｂの他方の端子は、グランドに接続されている。出力端子３６ａは、ゲート抵抗３７ａを介してＩＧＢＴ２０ａのゲートに接続されている。出力端子３６ｂは、ゲート抵抗３７ｂを介してＩＧＢＴ２０ｂのゲートに接続されている。

通常制御回路３２には、外部から制御信号Ｓが入力される。通常制御回路３２は、制御信号Ｓに従って、ゲートオンスイッチ３４ａ、ゲートオフスイッチ３５ａ、ゲートオンスイッチ３４ｂ、及び、ゲートオフスイッチ３５ｂを制御する。通常制御回路３２は、ゲートオンスイッチ３４ａ、３４ｂが同時にオンするようにこれらを制御する。ゲートオンスイッチ３４ａがオンすると、配線３８からゲートオンスイッチ３４ａとゲート抵抗３７ａを介してＩＧＢＴ２０ａのゲートへゲート電流が流れる。その結果、ＩＧＢＴ２０ａのゲートが充電され、ＩＧＢＴ２０ａがオンする。ゲートオンスイッチ３４ｂがオンすると、配線３８からゲートオンスイッチ３４ｂとゲート抵抗３７ｂを介してＩＧＢＴ２０ｂのゲートへゲート電流が流れる。その結果、ＩＧＢＴ２０ｂのゲートが充電され、ＩＧＢＴ２０ｂがオンする。したがって、ゲートオンスイッチ３４ａ、３４ｂが同時にオンすると、ＩＧＢＴ２０ａ、２０ｂが同時にオンする。

通常制御回路３２は、ゲートオフスイッチ３５ａ、３５ｂが同時にオンするようにこれらを制御する。また、通常制御回路３２は、ゲートオフスイッチ３５ａ、３５ｂが、ゲートオンスイッチ３４ａ、３４ｂと同時にオンしないように、ゲートオフスイッチ３５ａ、３５ｂを制御する。ゲートオフスイッチ３５ａがオンすると、ＩＧＢＴ２０ａのゲートからゲート抵抗３７ａとゲートオフスイッチ３５ａを介してグランドへゲート電流が流れる。その結果、ＩＧＢＴ２０ａのゲートが放電され、ＩＧＢＴ２０ａがオフする。ゲートオフスイッチ３５ｂがオンすると、ＩＧＢＴ２０ｂのゲートからゲート抵抗３７ｂとゲートオフスイッチ３５ｂを介してグランドへゲート電流が流れる。その結果、ＩＧＢＴ２０ｂのゲートが放電され、ＩＧＢＴ２０ｂがオフする。したがって、ゲートオフスイッチ３５ａ、３５ｂが同時にオンすると、ＩＧＢＴ２０ａ、２０ｂが同時にオフする。

保護回路４０は、ゲートオフスイッチ４２を内蔵している。ゲートオフスイッチ４２の一方の端子は、保護回路４０の出力端子４１に接続されている。ゲートオフスイッチ４２の他方の端子は、グランドに接続されている。

出力端子４１は、ゲートオフ抵抗４６ａとバイポーラトランジスタ（ｎｐｎトランジスタ）４４ａを介してＩＧＢＴ２０ａのゲートに接続されている。ゲートオフ抵抗４６ａの一方の端子が出力端子４１に接続されており、ゲートオフ抵抗４６ａの他方の端子がバイポーラトランジスタ４４ａのエミッタに接続されており、バイポーラトランジスタ４４ａのコレクタがＩＧＢＴ２０ａのゲートに接続されている。また、出力端子４１は、ゲートオフ抵抗４６ｂとバイポーラトランジスタ４４ｂ（ｎｐｎトランジスタ）を介してＩＧＢＴ２０ｂのゲートに接続されている。ゲートオフ抵抗４６ｂの一方の端子が出力端子４１に接続されており、ゲートオフ抵抗４６ｂの他方の端子がバイポーラトランジスタ４４ｂのエミッタに接続されており、バイポーラトランジスタ４４ｂのコレクタがＩＧＢＴ２０ｂのゲートに接続されている。バイポーラトランジスタ４４ａのベース、及び、バイポーラトランジスタ４４ｂのベースには、固定電位である電位ＶＣＣ２が印可されている。電位ＶＣＣ２の印可によって、バイポーラトランジスタ４４ａ、４４ｂは常時オンしている。

異常検出回路５０は、図示しない配線によってＩＧＢＴ２０ａ、２０ｂに接続されおり、ＩＧＢＴ２０ａ、２０ｂの異常を検出する。異常検出回路５０は、ＩＧＢＴ２０ａ、２０ｂの少なくとも一方の異常を検出すると、異常フラグを保護回路４０に送信する。例えば、異常検出回路５０は、ＩＧＢＴ２０ａ、２０ｂの過電流や、ＩＧＢＴ２０ａ、２０ｂの温度異常を検出したときに、保護回路４０に異常フラグを送信する。

保護回路４０は、異常フラグを受信すると、ゲートオフスイッチ４２をオンする。ゲートオフスイッチ４２がオンすると、ＩＧＢＴ２０ａのゲートから、バイポーラトランジスタ４４ａ、ゲートオフ抵抗４６ａ、及び、ゲートオフスイッチ４２を介してグランドへゲート電流Ｉｇａが流れる。その結果、ＩＧＢＴ２０ａのゲートが放電され、ＩＧＢＴ２０ａがオフする。また、ゲートオフスイッチ４２がオンすると、ＩＧＢＴ２０ｂのゲートから、バイポーラトランジスタ４４ｂ、ゲートオフ抵抗４６ｂ、及び、ゲートオフスイッチ４２を介してグランドへゲート電流Ｉｇｂが流れる。その結果、ＩＧＢＴ２０ｂのゲートが放電され、ＩＧＢＴ２０ｂがオフする。

ゲート電流Ｉｇａ、Ｉｇｂが流れているときに、バイポーラトランジスタ４４ａ、４４ｂは、飽和領域で動作する。このため、保護回路４０を介してＩＧＢＴ２０ａ、２０ｂを放電するときのゲート電流Ｉｇａ、Ｉｇｂは、定電流となる。具体的には、ゲート電流Ｉｇａがバイポーラトランジスタ４４ａに流れているときに、バイポーラトランジスタ４４ａのエミッタの電位は、バイポーラトランジスタ４４ａのベースの電位ＶＣＣ２よりもバイポーラトランジスタ４４ａのベース－エミッタ間電圧Ｖｂｅａ（固定値）だけ低い電位となる。このため、ゲートオフ抵抗４６ｂの電気抵抗をＲ４６ｂとしたときに、ゲート電流Ｉｇａは、
Ｉｇａ＝（ＶＣＣ２－Ｖｂｅａ）／Ｒ４６ａ・・・（数式１）
の関係を満たす。同様にして、バイポーラトランジスタ４４ｂのベース－エミッタ間電圧をＶｂｅｂ、ゲートオフ抵抗４６ｂの電気抵抗をＲ４６ｂとしたときに、ゲート電流Ｉｇｂは、
Ｉｇｂ＝（ＶＣＣ２－Ｖｂｅｂ）／Ｒ４６ｂ・・・（数式２）
の関係を満たす。

スイッチング回路１０の通常動作中は、通常制御回路３２が、ＩＧＢＴ２０ａ、２０ｂを制御する。すなわち、ゲートオンスイッチ３４ａ、３４ｂがオンし、ゲートオフスイッチ３５ａ、３５ｂがオフすると、ＩＧＢＴ２０ａ、２０ｂがオンする。また、ゲートオンスイッチ３４ａ、３４ｂがオフし、ゲートオフスイッチ３５ａ、３５ｂがオンすると、ＩＧＢＴ２０ａ、２０ｂがオンする。

また、ＩＧＢＴ２０ａ、２０ｂがオンしているときに、異常検出回路５０によってＩＧＢＴ２０ａ、２０ｂの異常が検出されると、異常フラグが異常検出回路５０から保護回路４０へ送信される。すると、保護回路４０は、ゲートオフスイッチ４２をオンし、ＩＧＢＴ２０ａ、２０ｂを強制的にオフする。

例えば、図２は、ＩＧＢＴ２０ａで過電流が検出された場合のスイッチング回路１０の動作を示している。図２において、記号ＩｃａはＩＧＢＴ２０ａのコレクタ電流を示し、記号ＩｃｂはＩＧＢＴ２０ｂのコレクタ電流を示している。また、記号Ｆは、異常検出回路５０から保護回路４０へ送信される信号（異常フラグを通知する信号）を示している。また、記号Ｖｅａ、Ｖｅｂは、バイポーラトランジスタ４４ａ、４４ｂのエミッタの電位を示している。また、記号ＶｇａはＩＧＢＴ２０ａのゲート電圧を示し、記号ＶｇｂはＩＧＢＴ２０ｂのゲート電圧を示している。

タイミングｔ１よりも前の期間においては、通常制御回路３２によってＩＧＢＴ２０ａ、２０ｂのゲート電圧Ｖｇａ、Ｖｇｂが高電圧ＶＣＣ１に制御されており、ＩＧＢＴ２０ａ、２０ｂはオンしている。タイミングｔ１において、ＩＧＢＴ２０ａのコレクタ電流Ｉｃａが異常に増加し、異常検出回路５０で過電流が検出される。すると、異常検出回路５０は、タイミングｔ２において、異常フラグを保護回路４０へ送信する。すると、タイミングｔ３において、保護回路４０がゲートオフスイッチ４２をオンする。また、タイミングｔ３において、通常制御回路３２は、ゲートオンスイッチ３４ａ、３４ｂをオフする。

ゲートオフスイッチ４２がオンすると、保護回路４０の出力端子４１がグランドに接続される。すると、ＩＧＢＴ２０ａのゲートからバイポーラトランジスタ４４ａとゲートオフ抵抗４６ａを介してグランドへゲート電流Ｉｇａが流れ、ＩＧＢＴ２０ａのゲートが放電される。これによって、ＩＧＢＴ２０ａのゲート電圧Ｖｇａが低下する。上述したように、ゲート電流Ｉｇａは上記数式１で示した値の定電流となる。したがって、ゲート電圧Ｖｇａは、略一定の速度で低下する。ゲート電圧Ｖｇａは、電圧Ｖｂｅａと略同じ電圧まで低下する。これによって、ＩＧＢＴ２０ａがオフし、ＩＧＢＴ２０ａが過電流から保護される。また、出力端子４１がグランドに接続されると、ＩＧＢＴ２０ｂのゲートからバイポーラトランジスタ４４ｂとゲートオフ抵抗４６ｂを介してグランドへゲート電流Ｉｇｂが流れ、ＩＧＢＴ２０ｂのゲートが放電される。これによって、ＩＧＢＴ２０ｂのゲート電圧Ｖｇｂが低下する。上述したように、ゲート電流Ｉｇｂは上記数式２で示した値の定電流となる。したがって、ゲート電圧Ｖｇｂは、略一定の速度で低下する。ゲート電圧Ｖｇｂは、電圧Ｖｂｅｂと略同じ電圧まで低下する。これによって、ＩＧＢＴ２０ｂがオフする。

図３は、比較例のスイッチング回路を示している。図３のスイッチング回路は、バイポーラトランジスタ４４ａ、４４ｂを有していない。図３のスイッチング回路では、ＩＧＢＴ２０ａのゲートがゲートオフ抵抗４６ａのみを介してゲートオフスイッチ４２に接続されており、ＩＧＢＴ２０ｂのゲートがゲートオフ抵抗４６ｂのみを介してゲートオフスイッチ４２に接続されている。なお、比較例のスイッチング回路では、ゲートオフ抵抗４６ａ、４６ｂの電気抵抗が、実施例１のスイッチング回路１０と同程度のゲート電流Ｉｇａ、Ｉｇｂが流れるように調整されている。図３のスイッチング回路のその他の構成は、図１のスイッチング回路１０と等しい。図３のスイッチング回路では、ＩＧＢＴ２０ａ、２０ｂの異常によってゲートオフスイッチ４２がオンすると、ゲートオフ抵抗４６ａ、４６ｂを介してゲート電流Ｉｇａ、Ｉｇｂが流れることによってＩＧＢＴ２０ａ、２０ｂのゲートが放電される。このとき、ＩＧＢＴ２０ａ、２０ｂの特性の差によって、ＩＧＢＴ２０ａ、２０ｂのゲートの電位に差が生じる。すると、ＩＧＢＴ２０ａ、２０ｂのゲートの間の電位差によって、ＩＧＢＴ２０ａのゲートとＩＧＢＴ２０ｂのゲートの間に電流が流れる。このような電流が流れると、回路の寄生インダクタンスの影響によってＩＧＢＴ２０ａのゲートとＩＧＢＴ２０ｂのゲートの間に往復するように電流が流れ、ＩＧＢＴ２０ａ、２０ｂのゲート電圧Ｖｇａ、Ｖｇｂが振動する。その結果、ＩＧＢＴ２０ａ、２０ｂのコレクタ電圧（コレクタ‐エミッタ間電圧）も振動する。また、エミッタ電位やコレクタ電位に差が生じることで、ゲート電圧とコレクタ電圧が振動する場合もある。

これに対し、図１に示す実施例１のスイッチング回路１０では、バイポーラトランジスタ４４ａ、４４ｂによって、ＩＧＢＴ２０ａのゲートとＩＧＢＴ２０ｂのゲートの間で電流が往復するように流れることが防止される。これによって、ゲート電圧Ｖｇａ、Ｖｇｂの振動、および、コレクタ電圧の振動を抑制することができる。また、ＩＧＢＴ２０ａ、２０ｂが一定のゲート電流によって放電されるため、エミッタ電位やコレクタ電位の差に起因して生じるゲート電圧及びコレクタ電圧の振動も抑制される。このように、実施例１のスイッチング回路１０によれば、ゲート電圧及びコレクタ電圧の振動を抑制することができる。

また、図２の破線のグラフは、図３に示す比較例のスイッチング回路によってＩＧＢＴ２０ａ、２０ｂをオフするときのゲート電圧Ｖｇａ、Ｖｇｂの変化を示している。なお、図３の破線のグラフでは、ゲート電圧Ｖｇａ、Ｖｇｂが振動しない場合を示している。図３のスイッチング回路はバイポーラトランジスタ４４ａ、４４ｂを有さないので、ゲート電圧Ｖｇａ、Ｖｇｂが低下するほど、ゲート電流Ｉｇａ、Ｉｇｂが減少する。このため、ゲート電圧Ｖｇａ、Ｖｇｂが低下するほど、ゲートの放電速度が遅くなり、ゲート電圧Ｖｇａ、Ｖｇｂの低下速度が遅くなる。このため、ＩＧＢＴ２０ａ、２０ｂのスイッチング速度が遅く、ＩＧＢＴ２０ａ、２０ｂで生じるスイッチング損失が大きい。

これに対し、図１に示す実施例１のスイッチング回路１０では、ゲート電流Ｉｇａ、Ｉｇｂが一定となるので、ゲート電圧Ｖｇａ、Ｖｇｂを一定の速度で低下させることができる。すなわち、ゲート電圧Ｖｇａ、Ｖｇｂが低下しても、ゲート電圧Ｖｇａ、Ｖｇｂの低下速度がほとんど遅くならない。したがって、実施例１のスイッチング回路１０は、比較例のスイッチング回路よりも、ＩＧＢＴ２０ａ、２０ｂで生じるスイッチング損失を抑制することができる。

図４は、実施例２のスイッチング回路を示している。実施例２のスイッチング回路は、ゲートオフ抵抗６０、６２を有している。また、実施例２のスイッチング回路では、通常制御回路３２が、ゲートオフスイッチ３５ａ、３５ｂの代わりに、ゲートオフスイッチ６４を有している。ゲートオフスイッチ６４の一方の端子は、グランドに接続されている。ゲートオフスイッチ６４の他方の端子は、通常制御回路３２の端子６６に接続されている。ゲートオフ抵抗６０の一方の端子は、端子６６に接続されている。ゲートオフ抵抗６０の他方の端子は、バイポーラトランジスタ４４ａのエミッタに接続されている。ゲートオフ抵抗６２の一方の端子は、端子６６に接続されている。ゲートオフ抵抗６２の他方の端子は、バイポーラトランジスタ４４ｂのエミッタに接続されている。実施例２のスイッチング回路のその他の構成は、実施例１のスイッチング回路１０と等しい。

実施例２のスイッチング回路は、通常制御回路３２によってＩＧＢＴ２０ａ、２０ｂをオフするときに、ゲートオフスイッチ６４をオンする。すると、ＩＧＢＴ２０ａのゲートから、バイポーラトランジスタ４４ａ、ゲートオフ抵抗６０、及び、ゲートオフスイッチ６４を介してグランドへゲート電流が流れ、ＩＧＢＴ２０ａのゲートが放電される。同時に、ＩＧＢＴ２０ｂのゲートから、バイポーラトランジスタ４４ｂ、ゲートオフ抵抗６２、及び、ゲートオフスイッチ６４を介してグランドへゲート電流が流れ、ＩＧＢＴ２０ｂのゲートが放電される。このとき流れる各ゲート電流は、バイポーラトランジスタとゲートオフ抵抗の直列回路を介してグランドへ流れるので、定電流となる。したがって、ゲート電圧及びコレクタ電圧の振動が抑制される。このように、実施例２のスイッチング回路によれば、通常制御回路３２によってＩＧＢＴ２０ａ、２０ｂをオフするときにも、ゲート電圧及びコレクタ電圧の振動を抑制することができる。

なお、上述した実施例１、２では、バイポーラトランジスタ４４ａ、４４ｂ（より詳細には、ｎｐｎトランジスタ）を使用したが、バイポーラトランジスタ４４ａ、４４ｂに代えて、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）（例えば、ＮＭＯＳ）を使用してもよい。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０ ：スイッチング回路
２４ ：高電位配線
２６ ：低電位配線
３０ ：ゲート駆動回路
３２ ：通常制御回路
３４ａ、３４ｂ ：ゲートオンスイッチ
３５ａ、３５ｂ ：ゲートオフスイッチ
３７ａ、３７ｂ ：ゲート抵抗
４０ ：保護回路
４２ ：ゲートオフスイッチ
４４ａ、４４ｂ ：バイポーラトランジスタ
４６ａ、４６ｂ ：ゲートオフ抵抗
５０ ：異常検出回路

Claims (3)

1. スイッチング回路であって、
   第１スイッチング素子と、
   前記第１スイッチング素子に対して並列に接続された第２スイッチング素子と、
   第１端子と第２端子を有し、前記第１スイッチング素子及び前記第２スイッチング素子のゲート閾値よりも低い電位に前記第１端子が接続されているスイッチと、
   直列に接続された第１ｎｐｎバイポーラトランジスタと第１抵抗を有する第１直列回路であって、前記第１スイッチング素子のゲートと前記第２端子の間に接続されており、前記第１ｎｐｎバイポーラトランジスタが前記第１抵抗よりも前記第１スイッチング素子のゲート側に設けられており、前記第１ｎｐｎバイポーラトランジスタのエミッタが前記第１抵抗を介して前記第２端子に接続されている第１直列回路と、
   直列に接続された第２ｎｐｎバイポーラトランジスタと第２抵抗を有する第２直列回路であって、前記第２スイッチング素子のゲートと前記第２端子の間に接続されており、前記第２ｎｐｎバイポーラトランジスタが前記第２抵抗よりも前記第２スイッチング素子のゲート側に設けられており、前記第２ｎｐｎバイポーラトランジスタのエミッタが前記第２抵抗を介して前記第２端子に接続されている第２直列回路と、
   前記第１スイッチング素子と前記第２スイッチング素子の少なくとも一方の異常を検出したときに前記スイッチをオンする制御部、
   を有し、
   前記第１ｎｐｎバイポーラトランジスタのベースと前記第２ｎｐｎバイポーラトランジスタのベースに、前記第１ｎｐｎバイポーラトランジスタと前記第２ｎｐｎバイポーラトランジスタをオンさせる固定電位が印加されている、
   スイッチング回路。
2. 前記スイッチがオンしたときに前記第１ｎｐｎバイポーラトランジスタと前記第２ｎｐｎバイポーラトランジスタが飽和領域で動作する、請求項１に記載のスイッチング回路。
3. 前記第１ｎｐｎバイポーラトランジスタのコレクタが前記第１スイッチング素子の前記ゲートに直接接続されており、
   前記第２ｎｐｎバイポーラトランジスタのコレクタが前記第２スイッチング素子の前記ゲートに直接接続されている、
   請求項１または２に記載のスイッチング回路。

Images