JP2003289660A - 制御極付半導体スイッチの直列回路 - Google Patents

Abstract

(57)【要約】 【課題】 直列半導体スイッチのターンオフ時におい
て、従属段のスイッチ素子の動作遅れによって、初段の
素子と初段に近い素子とに印加されるコレクタ・エミッ
タの過電圧を、能動的に制限することができる制御極付
半導体スイッチの直列回路を提供することを目的とする
ものである。 【解決手段】 制御極付半導体スイッチが複数個、直列
接続されている直列回路と、直流電圧バランス抵抗が同
数個、直列接続されている直列回路とが並列接続され、
初段以外の上記各制御極付半導体スイッチの制御極と、
対応する抵抗の接続点とが接続され、上記初段の上記制
御極付半導体スイッチの制御極を制御することによっ
て、残りの上記制御極付半導体スイッチを従属制御する
制御極付半導体スイッチの直列回路において、初段の上
記直流電圧バランス抵抗に、定電圧素子を並列接続した
ものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＦＥＴ、ＩＧＢＴ
等制御極付半導体スイッチを複数個、直列接続して高電
圧のスイッチングを行う制御極付半導体スイッチの直列
回路に関し、特にターンオン、ターンオフ時における半
導体スイッチの過電圧保護機能を有する制御極付半導体
スイッチの直列回路に関する。

【０００２】

【従来の技術】図３は、従来の制御極付半導体スイッチ
の直列回路ＳＳ１１を示す図である。

【０００３】従来の制御極付半導体スイッチの直列回路
ＳＳ１１は、ＦＥＴ、ＩＧＢＴ等の制御極付半導体スイ
ッチ（３個のＩＧＢＴ１、２、３）が、主端子４、５間
に直列接続され、また、過渡電圧バランス用のコンデン
サＣ１、Ｃ２、Ｃ３と、抵抗Ｒ４、Ｒ５、Ｒ６との直列
回路が、同数の直流電圧バランス抵抗Ｒ１、Ｒ２、Ｒ３
と並列に接続され、これらが、主端子４、５間に接続さ
れている。

【０００４】また、各直列電流バランス抵抗Ｒ１、Ｒ
２、Ｒ３の各接続点を、初段のＩＧＢＴ１を除くＩＧＢ
Ｔ２、３の制御極（ゲート極）に接続し、初段のＩＧＢ
Ｔ１の制御極（ゲート極）を、制御回路１５に接続す
る。

【０００５】なお、ＩＧＢＴコレクタ・エミッタ間の過
電圧保護用定電圧素子（たとえばゼナーダイオード）Ｄ
１１、Ｄ１２、Ｄ１３が設けられ、また、ＩＧＢＴ２、
３のゲート・エミッタ過電圧保護用定電圧素子（たとえ
ばゼナーダイオード）Ｄ４、Ｄ５が設けられている。

【０００６】

【発明が解決しようとする課題】上記従来の回路では、
初段のＩＧＢＴ１を、制御回路１５の電圧信号でオンす
れば、これに従属して他のＩＧＢＴ２、３もオンする。

【０００７】また、制御回路１５の電圧信号を、０（ま
たはマイナス）にし、初段のＩＧＢＴ１をオフすれば、
他のＩＧＢＴ２、３もオフする。この回路は、原理的に
は、直列回路初段のＩＧＢＴ１のオフから、順次、上段
のＩＧＢＴ２、続いてＩＧＢＴ３がオフするので、ター
ンオフ時では、最終段のＩＧＢＴ３に近い素子ほど、タ
ーンオフが遅れ、初段のＩＧＢＴ１に過電圧がかかると
いう欠点がある。

【０００８】したがって、過渡電圧バランス用のコンデ
ンサＣ１、Ｃ２、Ｃ３の値と、抵抗Ｒ４、Ｒ５、Ｒ６の
値とを適正に選定したとしても、過電圧を完全に除去す
ることができない。

【０００９】上記過電圧を完全に除去しようとするため
には、さらに、各ＩＧＢＴ１、２、３のコレクタ・エミ
ッタ極間に、並列にゼナーダイオード等の定電圧素子Ｄ
１１、Ｄ１２、Ｄ１３を接続し、過電圧を受動的に制限
し、吸収し、消費することが考えられる。

【００１０】しかし、このようにした場合、スイッチン
グ周波数が上昇すると、ゼナーダイオードの損失が増大
し、また、ゼナーダイオード等にサージ電流が流れる
と、ゼナー電圧が上昇するので、ＩＧＢＴ等を過電圧保
護できないという問題がある。

【００１１】なお、ゼナーダイオードＤ４、Ｄ５は、初
段ＩＧＢＴ１以外が過渡的な動作をするので、ＩＧＢＴ
２、３のゲート・エミッタに過電圧が印加されることを
防止するものである。

【００１２】本発明は、直列半導体スイッチのターンオ
フ時において、従属段のスイッチ素子の動作遅れによっ
て、初段の素子と初段に近い素子とに印加されるコレク
タ・エミッタの過電圧を、能動的に制限することができ
る制御極付半導体スイッチの直列回路を提供することを
目的とするものである。

【００１３】

【課題を解決するための手段】本発明は、制御極付半導
体スイッチが複数個、直列接続されている直列回路と、
直流電圧バランス抵抗が同数個、直列接続されている直
列回路とが並列接続され、初段以外の上記各制御極付半
導体スイッチの制御極と、対応する抵抗の接続点とが接
続され、上記初段の上記制御極付半導体スイッチの制御
極を制御することによって、残りの上記制御極付半導体
スイッチを従属制御する制御極付半導体スイッチの直列
回路において、初段の上記直流電圧バランス抵抗に、定
電圧素子が並列接続されている制御極付半導体スイッチ
の直列回路である。

【００１４】

【発明の実施の形態および実施例】図１は、本発明の第
１の実施例である制御極付半導体スイッチの直列回路Ｓ
Ｓ１を示す回路図である。

【００１５】制御極付半導体スイッチの直列回路ＳＳ１
は、ＦＥＴ、ＩＧＢＴ等の制御極付半導体スイッチの複
数個直列回路において、少なくとも初段、必要に応じて
初段に近い２段目等の直流電圧バランス抵抗に、ゼナー
ダイオード等の定電圧素子Ｄ１、Ｄ２、Ｄ３が並列接続
されている回路である。

【００１６】なお、図３において示した部品と同じ部品
には、図１において、同一の符号を付し、その説明を省
略する。

【００１７】ＩＧＢＴ１、２、３を過電圧から保護する
ために、ゼナーダイオードＤ１、Ｄ２、Ｄ３が設けら
れ、これらのゼナー電圧は、ＩＧＢＴ１、２、３のそれ
ぞれの耐圧よりも低い値に設定されている。たとえば、
ＩＧＢＴの耐圧が１２００Ｖであるとすれば、ゼナー電
圧を、１０００Ｖに設定してある。

【００１８】次に、上記実施例の動作について説明す
る。

【００１９】まず、全ＩＧＢＴ１、２、３がオフの状態
である場合について説明する。

【００２０】抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値は、互いに
実質的に同じ値に設定され、したがって、各ＩＧＢＴの
直流電圧バランスは、同じ電圧である。このバランスし
ている電圧は、上記例では、ゼナー電圧１０００Ｖを越
えない。

【００２１】次に、上記実施例において、ターンオンす
る場合の動作について説明する。

【００２２】制御回路１５からの信号によって、初段の
ＩＧＢＴ１がオンすると、電圧バランス回路Ｒ１、Ｒ
２、Ｒ３の分圧電圧によって、ＩＧＢＴ２が、順バイア
スされ、オンする。ＩＧＢＴ２がオンすることによっ
て、これと同様の動作によって、ＩＧＢＴ３もオンす
る。

【００２３】ＩＧＢＴ２、３のゲート電圧は、主端子
４、５間に設けられている電圧バランス回路Ｒ１、Ｒ
２、Ｒ３で発生される分圧電圧であり、全ＩＧＢＴ１、
２、３のコレクタ電圧は、原理的にはゼロにならない。
つまり、過渡電圧バランス回路と直流電圧バランス抵抗
との作用によって、ＩＧＢＴ１、２、３のゲート電圧
は、最小オン電圧まで飽和する。

【００２４】次に、上記実施例において、ターンオフす
る場合の動作について説明する。

【００２５】制御回路１５からの信号によって、初段の
ＩＧＢＴ１がターンオフし、負荷電流Ｉを遮断すると、
ＩＧＢＴ１のコレクタ電圧が上昇し、ＩＧＢＴ１のコレ
クタ電圧が、電圧バランス回路のゼナーダイオードＤ１
のゼナー電圧１０００Ｖを越えると、２段目のＩＧＢＴ
２のゲート・エミッタ極の充電電荷を放電しながら、負
荷電流Ｉが、図１に破線で示すように、ゼナーダイオー
ドＤ１に移り、ＩＧＢＴ１のコレクタ電圧を、ゼナー電
圧に制限する。

【００２６】これと同時に、上記ゲート電荷の放電電流
によって、ＩＧＢＴ２のゲート極が、ゼナーダイオード
Ｄ４の順方向電圧まで逆バイアスされ、ＩＧＢＴ２は、
急速にターンオフする。ＩＧＢＴ２がオフすれば、ゼナ
ーダイオードＤ１の電流は、継続しないので、電力損失
が最小化される。

【００２７】ＩＧＢＴ２がターンオフを開始し、そのコ
レクタ電位が上昇すると、これと同様に、３段目のＩＧ
ＢＴ３のゲート・エミッタ極の充電電荷を放電しなが
ら、負荷電流Ｉの一部が、ゼナーダイオードＤ２に移
り、ＩＧＢＴ２のコレクタ電圧をゼナー電圧に制限す
る。

【００２８】これと同時に、上記ゲート電荷の放電電流
によって、ＩＧＢＴ３のゲート極が、ゼナーダイオード
Ｄ５の順方向電圧まで逆バイアスされ、ＩＧＢＴ３は、
急速にターンオフする。ＩＧＢＴ３がオフすれば、ゼナ
ーダイオードＤ２の電流は、継続しないので、電力損失
が最小化される。

【００２９】上記動作の間に、過渡電圧バランス回路と
直流電圧バランス抵抗との動作も同時に生じ、これらが
複合的に動作する。

【００３０】また、ゼナーダイオードＤ３は、上に従属
するＩＧＢＴが存在しないので、ゼナーダイオードＤ３
を省略することができる。しかし、ＩＧＢＴ３のコレク
タ・ゲート間の電圧、実質的にコレクタ・エミッタの電
圧を制限し、過電圧保護機能を持つためには、ゼナーダ
イオードＤ３を設けることが好ましい。

【００３１】上記実施例によれば、電圧バランス回路に
接続されているゼナーダイオード等の定電圧素子は、単
にＩＧＢＴのコレクタ・エミッタ電圧を制限するだけで
なく、ゼナー電流が、ゲート・エミッタ間を逆方向に流
れ、ＩＧＢＴのゲート電荷を急速に放電し、ターンオフ
を高速化する作用がある。

【００３２】また、ゼナーダイオードへの電流も、ＩＧ
ＢＴがオフするまでの短時間であり、ゼナー損失が増加
し難いという利点がある。

【００３３】なお、ＩＧＢＴ２、３のゲート・エミッタ
極に並列なゼナーダイオードＤ４、Ｄ５は、上記ターン
オン、ターンオフ動作において、ＩＧＢＴ２、３のゲー
ト・エミッタが過渡的に順方向過電圧または逆方向過電
圧になることによって、ＩＧＢＴ２、３が絶縁破壊する
ことを保護するものである。

【００３４】図２は、本発明の第２の実施例である制御
極付半導体スイッチング直列回路ＳＳ２を示す回路図で
ある。

【００３５】制御極付半導体スイッチング直列回路ＳＳ
２は、制御極付半導体スイッチング直列回路ＳＳ１と基
本的には同じであり、制御極付半導体スイッチング直列
回路ＳＳ１において、ゼナーダイオードＤ２、Ｄ３が削
除されている回路である。

【００３６】つまり、制御極付半導体スイッチング直列
回路ＳＳ２は、初段の直流電圧バランス抵抗のみに、定
電圧素子が並列接続されている。

【００３７】また、初段の直流電圧バランス抵抗と、２
段目の直流電圧バランス抵抗とのみに、定電圧素子を並
列接続するようにしてもよい。

【００３８】すなわち、初段の直流電圧バランス抵抗
に、定電圧素子が並列接続され、しかも、初段の上記直
流電圧バランス抵抗以外の上記直流電圧バランス抵抗
に、定電圧素子が並列接続されているようにしてもよ
い。

【００３９】なお、上記実施例において、ＩＧＢＴ１、
２、３の代わりに、ＦＥＴ等、ＩＧＢＴ以外の制御極付
半導体スイッチを使用するようにしてもよい。

【００４０】

【発明の効果】本発明によれば、半導体スイッチの直列
回路のターンオフ時の過電圧を、ゼナーダイオード等定
電圧素子を用いて能動的に、簡単に、確実に保護できる
という効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施例である制御極付半導体ス
イッチの直列回路ＳＳ１を示す回路図である。

【図２】本発明の第２の実施例である制御極付半導体ス
イッチの直列回路ＳＳ２を示す回路図である。

【図３】従来の制御極付半導体スイッチの直列回路ＳＳ
１１を示す回路図である。

【符号の説明】

ＳＳ１、ＳＳ２…制御極付半導体スイッチの直列回路、 １〜３…ＩＧＢＴ、 Ｄ１〜Ｄ５…ゼナーダイオード、 Ｒ１…初段の直流電圧バランス抵抗、 Ｒ２…２段目の直流電圧バランス抵抗、 Ｒ３…３段目の直流電圧バランス抵抗。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂井 一夫 東京都豊島区高田１丁目18番１号 オリジ ン電気株式会社内 (72)発明者 戸巻 照夫 東京都豊島区高田１丁目18番１号 オリジ ン電気株式会社内 (72)発明者 渡辺 清美 東京都豊島区高田１丁目18番１号 オリジ ン電気株式会社内 Ｆターム(参考） 5H740 BA11 BB01 BC02 JA01 JB01 LL03 MM06 5J055 AX12 AX32 AX44 AX55 AX56 AX64 BX16 CX07 DX09 DX12 DX42 DX52 DX72 EY01 EY10 EY13 GX01

Claims (4)

【特許請求の範囲】
1. 【請求項１】 制御極付半導体スイッチが複数個、直列
   接続されている直列回路と、直流電圧バランス抵抗が同
   数個、直列接続されている直列回路とが並列接続され、
   初段以外の上記各制御極付半導体スイッチの制御極と、
   対応する抵抗の接続点とが接続され、上記初段の上記制
   御極付半導体スイッチの制御極を制御することによっ
   て、残りの上記制御極付半導体スイッチを従属制御する
   制御極付半導体スイッチの直列回路において、 初段の上記直流電圧バランス抵抗に、定電圧素子が並列
   接続されていることを特徴とする制御極付半導体スイッ
   チの直列回路。
2. 【請求項２】 請求項１において、 上記制御極付半導体スイッチは、ＦＥＴまたはＩＧＢＴ
   であることを特徴とする制御極付半導体スイッチの直列
   回路。
3. 【請求項３】 請求項１において、 上記定電圧素子は、ゼナーダイオードであることを特徴
   とする制御極付半導体スイッチの直列回路。
4. 【請求項４】 請求項１において、 初段の上記直流電圧バランス抵抗以外の上記直流電圧バ
   ランス抵抗に、定電圧素子が並列接続されていることを
   特徴とする制御極付半導体スイッチの直列回路。