CN102948076A - 具有串联布置的jfet的开关装置 - Google Patents

具有串联布置的jfet的开关装置 Download PDF

Info

Publication number
CN102948076A
CN102948076A CN201180017894XA CN201180017894A CN102948076A CN 102948076 A CN102948076 A CN 102948076A CN 201180017894X A CN201180017894X A CN 201180017894XA CN 201180017894 A CN201180017894 A CN 201180017894A CN 102948076 A CN102948076 A CN 102948076A
Authority
CN
China
Prior art keywords
jfet
terminal
circuit
switching device
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180017894XA
Other languages
English (en)
Other versions
CN102948076B (zh
Inventor
D·艾格勒
J·比埃拉
J·W·科拉尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eidgenoessische Technische Hochschule Zurich ETHZ
Original Assignee
Eidgenoessische Technische Hochschule Zurich ETHZ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eidgenoessische Technische Hochschule Zurich ETHZ filed Critical Eidgenoessische Technische Hochschule Zurich ETHZ
Publication of CN102948076A publication Critical patent/CN102948076A/zh
Application granted granted Critical
Publication of CN102948076B publication Critical patent/CN102948076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/107—Modifications for increasing the maximum permissible switched voltage in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Electronic Switches (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种开关装置，用于切换第一端子与第二端子之间的电流，包括至少两个JFET(J1-Jn)的串联电路，其中上方JFET(J2-Jn)串联连接到最下方JFET(J1)，并且其中用于稳定JFET(J1-Jn)的栅极电压的线路网络连接在第二端子(2)和第一端子(1)之间。一个附加电路（5）连接在每个上方JFET(J2-Jn)的栅极端子(GJ2,GJ3...GjN)与线路网络的二极管(DAV)的对应的阴极端子之间。在接通期间以及接通状态中，所述附加电路使各个栅极端子的电势高于对应的源极端子的电势。

Description

具有串联布置的JFET的开关装置
技术领域
本发明涉及电子开关技术领域，尤其涉及根据本申请的权利要求1和9的前序部分具有结型JFET（结型场效应晶体管）串联布置的开关装置。
背景技术
在电力电子电路中通过以级联或串行布置晶体管的方式可以实现在高工作电压下转换的电力开关或开关装置。由此，根据US6,822,842或DE19926109A1,这种开关装置例如为共发共基放大器电路，并且基于如图1中所示的一个MOSFET M和至少一个JFET J1的特定布置。开关被布置在第一端子1和第二端子2之间，并由MOSFET M的控制线路3控制。这种已知的用于高工作电压的基于共发共基放大器拓扑布置的开关装置设计了一种具有若干串联的JFET J2...Jn的线路,且因此获得了高的截止电压。电路网络4被连接到第一端子1和第二端子2之间，用于无源地控制由串联布置的晶体管构成的电力开关的动态截止电压分布，其中电路网络4的雪崩二极管DAV,1-DAV,n连接在JFET的栅极端子之间。公开出版物“Balancing Circuit for a 5kV/50ns Pulsed Power Switch Based on SiC-JFETSuper Cascode”((J.Biela,D.Aggeler,J.W.Kolar,Proceedings of the 17thIEEE Pulsed Power Conference(PPCV’09))中描述了电路网络4的用于JFET的截止电压对称分布的作用方式。
在接通情况下，由于串联布置的各个半导体开关M和J1...Jn的正向电阻，每个元件上的压降上升。由此总的压降使得图1中最上方的JFET Jn的栅极-源极电压与下方的JFETs的栅极-源极电压存在差异。这种不同的栅极-源极电压会导致最上方的晶体管断开，并因此在接通状态中变成高阻抗并形成高正向电压，其在最坏的情况下将导致损坏。
发明内容
因此本发明的目的在于提供一种能够克服上述缺陷的具有上述类型的串联布置的JFET的开关装置。
该目的通过具有串联布置JFET以及专利权利要求1的特征的开关装置来实现。
因此，用于切换第一端子与第二端子之间的电流的开关装置包括串联布置的至少两个JFET，其中最下方JFET连接到第一端子或通过串联布置的控制开关连接到第一端子。还具有至少另一个JFET，串联连接到最下方JFET,其中距离最下方JEFT的距离最远的JFET被称为最上方JFET，其漏极端子连接到所述第二端子。与最下方或第一JFET不同的JFET也均被称为上方JFET。用于动态截止电压分布以及稳定JFET的栅极电压的电路网络连接在第一端子和第二端子之间。电路网络例如每一个均包括位于两个相邻JFET的栅极之间的工作在截止方向的二极管。由此，每个附加电路连接在上方JFET的端子以及对应的二极管的阴极之间，且该附加电路在电路接通状态中在上方JFET的栅极端子上维持高电势，并阻止上方JFET发生不希望的断开。
通过这种方式，接通上方JFET，上方栅极的电压被保持为略高，然而优选为根据负载电流等于或稍低于各个源极端子上的电压。优选地，使栅极-源极电压比没有附加电路的情况减小为至少二分之一，优选为五分之一或十分之一。由此，当接通时，上方JFET比没有附加电路时更趋向于保持在接通状态。通过这种方式，还特别地阻止了第一端子和第二端子之间的最上方JFET变成高阻抗状态以及承受整个电压。
附加电路的效果是，当接通时，电路网络的各个寄生电容可通过附加电路的二极管释放，同时通过与附加电路的二极管并联的电容使JFET的各个栅极的电压保持为高。
通过这种方式，由于整个附加电路网络，使由串联布置的晶体管构成的电力开关的动态接通可保持平稳和同步。
总体而言，从本质上看附加电路，对于每个JFET都能够在其栅极端子和源极端子之间施加可设置电压。该附加电路实现了串联连接的JFET的栅极-源极端子的对称的电压负载。
在本发明的优选实施例中，附加电路并不连接到每个上方JFET，而是仅连接到一个或多个JFET上，优选连接到更接近顶部的JFET。
在本发明的优选实施例中，在至少一个附加电路中，额外二极管与已有二极管反向平行地连接，并串联到附加电路的电容器。所形成的激发电路的效果是附加电路的电容器在动态接通和静态接通情况下不放电，因此上方JFET的栅极电势保持在限定的电势。
在本发明的优选实施例中，串联布置的二极管和附加电路序列为其他形式：附加电路不连接在栅极端子和阴极端子之间，而是连接在各个较低JFET的栅极端子和相应二极管的阳极端子之间。
基本上,本申请上下文中电路还可应用其他改进方式，用p沟道JFET代替此处指出的n沟道JFET。由此，互补地，漏极端子对应于源极端子，源极端子对应于漏极端子。
更多的优选实施例可从从属权利要求中推导出来。
附图说明
在下文中，通过附图中表示的优选实施例的方式详细描述本发明的主题。其中每个附图说明如下：
图1为根据现有技术描述的JFET的串联布置；以及
图2本发明的第一实施例；以及
图3本发明的第二实施例。
基本上，图中相同的部件用相同的附图标记表示。
具体实施方式
图1中示出了一种本发明的用于高工作电压的开关装置。该开关包括MOSFET M与第一或最下方JFET J1以及串联到该第一JFET J1的至少另一个或上方JFET J2-Jn的共发共基放大器布置。因此，最下方或第一JFET在共发共基放大器电路中由作为控制开关的MOSFET激活。串联连接的多个JFET中的最后一个JFET，也是距离第一JFET最远的JFET，也被称为为最上方的JFET Jn。电路网络4被布置为稳定JFET的栅极电压并使JFET的电压负载平滑。电路网络中，每两个相邻JFET的栅极之间包括并联布置的二极管DAV,1,DAV,2,...DAV,n和RC电路RD,1,CT,1,RD,1,CT,2,..RD,n,CT,n，其中所述二极管工作在截止方向。
每个上方JFET J2-Jn（不包括第一JFET）的栅极和源极之间连接有电阻器（图1中：RGS,2-RGS,n），。也可以使用齐纳二极管代替电阻器。
附加电路5连接到栅极(GJ2,GJ3…GJn)和电路网络的二极管的阴极端子(K1,K2,…Kn-1)的两者之间，用于动态和静态地控制栅极电压。根据图2，每个附加电路5包括并联布置的齐纳二极管DZ,1,DZ,2…DZ,n-1和电容器CCL,1,CCL,2…CCL,n-1。其效果是，上方JFET的栅极端子上的电势被保持为高，因此，一方面二极管的正向电压以及另一方面由正向电阻导致的压降得到补偿，且栅极端子和源极端子之间的电压优选等于零或被保持为略微为正。
相比于工作在截止方向的二极管的结电容和各个JFET的漏极-源极电容，附加电路的电容或电容器要大许多倍，因此，当接通时，具有所储存的能量不会完全被取消的效果，从而保持附加电路的电容器两端上的电压，并使各个栅极的电压被保持为高。
电路网络中充电电流从JFET(J1-Jn)的栅极端子流到各个指定的储能元件（在截止方向工作的二极管的结电容和对于附加电路的电路网络的RC-元件的电容）的，因此实现串联连接的JFET的动态稳定。
附加电路中可使用具有相同作用的其他开关元件，例如串联连接的仅一个或两个或多个齐纳二极管，并联连接的仅一个或两个或多个电容器，来代替齐纳二极管和电容器。
在本发明的优选实施例中，附加电路并不连接到每个上方JFET，而是仅连接到一个或多个JFET上，优选连接到位于更上方的JFET。
图3示出了本发明的可替代优选实施例，其中额外二极管DZR,1,DZR,2....DZR,n-1中的每一个串联连接到电容器且与附加电路的二极管反向并联。
上述内容是对本发明基本情况的整体描述，该电路还可以其他改进方式，应用于p沟道JFET，来代替此处示出的n沟道JFET。

Claims (10)

1.一种开关装置，用于切换第一端子(1)和第二端子(2)之间的电流，包括串联布置的至少两个JFET(J1-Jn),
其中最下方的JFET(J1)连接到所述第一端子(1)，或者最下方的JFET(J1)以共发共基放大器布置通过控制开关(M)连接到所述第一端子(1),
其他上方JFET(J2-J5)中的一个或多个串联连接到最下方JFET(J1),其中距离最下方JEFT(J1)的距离最远的JFET(Jn)被称为最上方JFET(Jn)，其漏极端子连接到所述第二端子(2),以及
其中用于动态激发JFET(J1-Jn)的栅极电压的无源电路网络(4)连接在JEFT(J1-Jn)的栅极端子与所述第一端子(1)之间，
其中所述每两个相邻JFET的栅极之间电路网络(4)包括工作在截止方向的二极管(DAV，1,DAV,2,...DAV,n)，
其特征在于，附加电路(50)连接到所述上方JFET(J2,J3,…,Jn)的所述栅极端子(GJ2,GJ3…GJn)与所述电路网络(4)的所述二极管的阴极端子(KDAV,2,KDAV,3…KDAV,n-1)之间，或者连接到所述电路网络(4)的所述二极管的阳极端子与指定的JFET(J1,J3,…,Jn-1)的所述栅极端子(GJ2,GJ3…GJn)之间，在动态接通以及静态接通状态中，所述附加电路使各个栅极端子上的电势相对于对应的源极端子(SJ2,SJ3,…,SJn)被保持为高。
2.根据权利要求1所述的开关装置，其中具有所述附加电路(5)的所述电路网络(4)中充电电流通过所述附加电路(5)从JFET(J1-Jn)的栅极端子流到电路网络(4)的各个指定的储能元件，从而实现串联连接的JFET的动态稳定。
3.根据权利要求1或2所述的开关装置，其中所述附加电路(5)与所述电路网络(4)一起实现所述JFET(J1-Jn)的栅极端子的对称电压负载，另外当接通时以及处于接通状态时，通过使在有附加电路的情况下保持各个栅极端子上的电势高于没有附加电路的情况，从而实现了所述上方JFETs(J2-Jn)完全的接通行为。
4.根据前述权利要求中任一项所述的开关装置，其中所述附加电路(5)包括一个或多个串联并处于截止方向工作的二极管(DZ,1,DZ,2…DZ,n-1)，所述二极管(DZ,1,DZ,2…DZ,n-1)位于所述栅极端子(GJ2,GJ3…GJn)与所述阴极端子(K1,K2,…Kn-1)之间。
5.根据前述权利要求中任一项所述的开关装置，其中所述附加电路(5)包括一个或多个电容器(CCL,1,CCL,2…CCL,n-1)，其分别与处于截止方向工作的二极管(DZ,1,DZ,2…DZ,n-1)并联。
6.根据前述权利要求中任一项所述的开关装置，其中具有至少一个包括所述附加电路和额外二极管(DZR,1,DZR,2…DZR,n-1)的激发电路(6)。
7.根据权利要求6所述的开关装置，其中在所述附加电路(6)的至少一个中，额外二极管(DZR,1,DZR,2…DZR,n-1)串联连接到附加电路的电容器，且反向并联于所述附加电路的所述二极管(DZ,1,DZ,2…DZ,n-1)。
8.根据前述权利要求中任一项所述的开关装置，其中所述附加电路(5)和激发电路(6)被设计为，使得在接通过程以及接通状态下，降低所述上方JFET上产生的压降以及所述电路网络(4)的以截止方向工作的所述二极管上的正向电压，其中相比于不具有附加电路(5)或激发电路(6)的开关装置，栅极-源极电压减小为原来的至少二分之一，优选为五分之一或十分之一，或者没有压降或所述栅极-源极电压略微为正。
9.一种开关装置，用于切换第一端子和第二端子之间的电流，包括串联布置的至少两个p沟道JFET，
其中最下方的JFET连接到所述第一端子，或者最下方的JFET以共发共基放大器布置通过控制开关连接到所述第一端子,
上方JFET中的一个或多个串联连接到最下方JFET(J1),其中距离最下方JFET的距离最远的JFET被称为最上方JFET，其源极端子连接到所述第二端子,以及
其中用于动态激发JFET的栅极电压的无源电路网络连接在JEFT的栅极端子与所述第一端子之间，
其中所述每两个相邻JFET的栅极之间电路网络包括工作在截止方向的二极管，
其特征在于，附加电路连接到所述上方JFET的所述栅极端子与所述电路网络的所述二极管的阴极端子之间，或者连接到所述电路网络的所述二极管的阳极端子与指定的JFET的所述栅极端子之间，在动态接通以及静态接通状态中，所述附加电路使各个栅极端子上的电势相对于对应的漏极端子被保持为高。
10.根据权利要求9所述的开关装置，其中具有所述附加电路的所述电路网络中充电电流通过所述附加电路(5)从JFET的栅极端子流到电路网络的各个指定的储能元件，从而实现串联连接的p沟道JFET的动态稳定。
CN201180017894.XA 2010-04-07 2011-04-06 具有串联布置的jfet的开关装置 Active CN102948076B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CH5002010A CH702971A2 (de) 2010-04-07 2010-04-07 Schalteinrichtung mit jfet-serieschaltung.
CH500/10 2010-04-07
PCT/CH2011/000072 WO2011123962A1 (de) 2010-04-07 2011-04-06 Schalteinrichtung mit jfet-serieschaltung

Publications (2)

Publication Number Publication Date
CN102948076A true CN102948076A (zh) 2013-02-27
CN102948076B CN102948076B (zh) 2016-04-20

Family

ID=44227928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180017894.XA Active CN102948076B (zh) 2010-04-07 2011-04-06 具有串联布置的jfet的开关装置

Country Status (7)

Country Link
US (1) US8912840B2 (zh)
EP (1) EP2556590B1 (zh)
JP (1) JP5728076B2 (zh)
CN (1) CN102948076B (zh)
CH (1) CH702971A2 (zh)
RU (1) RU2550551C2 (zh)
WO (1) WO2011123962A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106712749A (zh) * 2016-11-14 2017-05-24 南京工程学院 基于碳化硅mosfet和jfet的混合高压器件
CN106787632A (zh) * 2016-11-14 2017-05-31 南京工程学院 一种SiC JFET串的多阶段驱动电路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2913925B1 (en) * 2014-02-26 2021-03-31 General Electric Technology GmbH Balancing and/or discharge resistor arrangements
US9621110B1 (en) * 2014-11-03 2017-04-11 Acco Capacitive cross-coupling and harmonic rejection
US9190993B1 (en) * 2015-01-08 2015-11-17 United Silicon Carbide, Inc. High voltage switch
US9866213B1 (en) * 2016-09-08 2018-01-09 United Silicon Carbide, Inc. High voltage switch module
EP3613132B1 (en) 2017-04-28 2021-09-29 ABB Power Grids Switzerland AG Power module based on normally-on semiconductor switches
WO2019049158A1 (en) * 2017-09-07 2019-03-14 Visic Technologies Ltd. HIGH VOLTAGE FAST SWITCHING DEVICES
US10756726B2 (en) * 2018-10-01 2020-08-25 Texas Instruments Incorporated Systems with power transistors, transistors coupled to the gates of the power transistors, and capacitive dividers coupled to the power transistors
US11784641B2 (en) 2021-01-15 2023-10-10 North Carolina State University High voltage cascaded supercascode power switch
US11728804B1 (en) * 2022-05-05 2023-08-15 National Technology & Engineering Solutions Of Sandia, Llc High voltage switch with cascaded transistor topology

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030168919A1 (en) * 2001-07-23 2003-09-11 Peter Friedrichs Switching device for switching at a high operating voltage
JP2003289660A (ja) * 2002-03-28 2003-10-10 Origin Electric Co Ltd 制御極付半導体スイッチの直列回路
CN1486532A (zh) * 2001-01-16 2004-03-31 西门子公司 电子开关装置及其运行方法
US7148736B1 (en) * 1999-06-08 2006-12-12 Infineon Technologies Ag Power switch

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6135444U (ja) * 1984-08-06 1986-03-04 オリジン電気株式会社 制御極付半導体デバイスの縦続回路
JPS61285770A (ja) * 1985-06-12 1986-12-16 Toshiba Corp 拡散型半導体素子
RU2106673C1 (ru) * 1992-02-27 1998-03-10 Адольф Иванович Генин Многофункциональное устройство генина а.и. (варианты)
DE10260650B4 (de) * 2002-12-23 2006-06-08 Infineon Technologies Ag Leistungsschalteranordnung und Abschaltverfahren dafür
DE102008035075A1 (de) * 2008-07-28 2010-02-04 Siemens Aktiengesellschaft Schalteinrichtung und Schaltungsanordnungen zum Schalten bei einer hohen Betriebsspannung
CH700419A2 (de) * 2009-02-05 2010-08-13 Eth Zuerich Jfet-serieschaltung.
CH700697A2 (de) * 2009-03-27 2010-09-30 Eth Zuerich Schalteinrichtung mit einer kaskodeschaltung.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148736B1 (en) * 1999-06-08 2006-12-12 Infineon Technologies Ag Power switch
CN1486532A (zh) * 2001-01-16 2004-03-31 西门子公司 电子开关装置及其运行方法
US20030168919A1 (en) * 2001-07-23 2003-09-11 Peter Friedrichs Switching device for switching at a high operating voltage
JP2003289660A (ja) * 2002-03-28 2003-10-10 Origin Electric Co Ltd 制御極付半導体スイッチの直列回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.BIELA ET AL: "Balancing Circuit for a 5kV/50ns Pulsed Power Switch Based on SiC-JFET Super Cascode", 《PROCEEDINGS OF THE 17TH IEEE PULSED POWER CONFERENCE(PPCV’09)》, 28 June 2009 (2009-06-28), pages 635 - 640, XP031615057 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106712749A (zh) * 2016-11-14 2017-05-24 南京工程学院 基于碳化硅mosfet和jfet的混合高压器件
CN106787632A (zh) * 2016-11-14 2017-05-31 南京工程学院 一种SiC JFET串的多阶段驱动电路
CN106787632B (zh) * 2016-11-14 2021-05-25 南京工程学院 一种SiC JFET串的多阶段驱动电路

Also Published As

Publication number Publication date
JP5728076B2 (ja) 2015-06-03
EP2556590A1 (de) 2013-02-13
US20130057332A1 (en) 2013-03-07
CN102948076B (zh) 2016-04-20
WO2011123962A1 (de) 2011-10-13
JP2013526129A (ja) 2013-06-20
US8912840B2 (en) 2014-12-16
CH702971A2 (de) 2011-10-14
EP2556590B1 (de) 2015-08-19
RU2012146465A (ru) 2014-05-20
RU2550551C2 (ru) 2015-05-10

Similar Documents

Publication Publication Date Title
CN102948076A (zh) 具有串联布置的jfet的开关装置
KR101997333B1 (ko) 전자 시스템
CN107431482B (zh) 高压开关
US20030116780A1 (en) Field effect transistor switch circuit
US9543751B2 (en) Self-powered DC solid state circuit breakers
CN107301991B (zh) 多信道瞬时电压抑制器
CN202034896U (zh) 一种开关器件电路
US20150249448A1 (en) Electronic Circuit Operable as an Electronic Switch
CN108462163A (zh) 满足负向浪涌要求的直流防反接电路
US8891260B2 (en) Power converter with voltage fluctuation suppression in switching elements
CN204597470U (zh) 用于减小过压的电路装置
US10014763B2 (en) Protection circuit for semiconductor switching element, and power conversion device
CN102751854A (zh) 一种开关器件电路
JP2017017775A (ja) 力率改善回路および電源装置
EP1696566A3 (en) Ultra-low power limiter
CN105529924B (zh) 一种准z源降压dc-dc变换电路
US20150035581A1 (en) Switch circuit arrangements and method for powering a driver circuit
CN103516340A (zh) 一种最大电压选择电路、方法及子选择电路
US9235227B2 (en) Apparatus and method for mitigating perturbations in a power converter
US9755498B2 (en) Semiconductor device, and inverter, converter and power conversion device employing the same
CN107946299B (zh) 一种负载开关及电子设备
JP2017055544A (ja) 力率改善回路および電源装置
CN103916111A (zh) 交流开关及其控制方法
US20230179198A1 (en) Method for operating a silicon carbide (sic) mosfet arrangement and device
CN210669566U (zh) 一种带防反接功能的串并联切换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant