CN106787632A - 一种SiC JFET串的多阶段驱动电路 - Google Patents

一种SiC JFET串的多阶段驱动电路 Download PDF

Info

Publication number
CN106787632A
CN106787632A CN201611029426.5A CN201611029426A CN106787632A CN 106787632 A CN106787632 A CN 106787632A CN 201611029426 A CN201611029426 A CN 201611029426A CN 106787632 A CN106787632 A CN 106787632A
Authority
CN
China
Prior art keywords
jfet
pipes
low pressure
drive circuit
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611029426.5A
Other languages
English (en)
Other versions
CN106787632B (zh
Inventor
倪喜军
李先允
韩焕菊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Institute of Technology
Original Assignee
Nanjing Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Institute of Technology filed Critical Nanjing Institute of Technology
Priority to CN201611029426.5A priority Critical patent/CN106787632B/zh
Publication of CN106787632A publication Critical patent/CN106787632A/zh
Application granted granted Critical
Publication of CN106787632B publication Critical patent/CN106787632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明公开了一种SiC JFET串的多阶段驱动电路，包括主要由低压MOSFET管和N个JFET管依次串联构成的JFET串以及N个JFET管驱动电路。本发明可以实现至少6kV的高耐压和开关频率几十kHz的功率器件，不仅提高了器件的运行效率和频率，而且有效的控制了成本。

Description

一种SiC JFET串的多阶段驱动电路
技术领域
本发明涉及一种SiC JFET串的多阶段驱动电路，属于电力电子的技术领域。
背景技术
近年来，随着风能等新能源的大力发展及电力电子的广泛应用，变流器成为变速恒频发电，电机变频调速、并网逆变器的主要组成部分。为克服硅基器件开关频率低和损耗高等缺点，多电平变流器越来越多地应用于大功率、中高压领域。多电平变流器作为一种新型的高压大容量变流器，虽然具有开关频率低，输出波形质量高，系统效率高等优点，但多电平变流器由于其使用的开关器件和储能器件数量较多，一方面造成其体积较大，另一方面造成其控制和调制技术比较复杂，同时系统散热也相对困难，特别是针对高功率密度，其缺陷也越来越显著。虽然使用高压硅基器件可以简化其拓扑结构，但高压硅基器件开关频率仅能在1kHz之内，被动器件体积较大，功率密度难以提高。如果选用新型的碳化硅器件，开关频率可以提高至几十kHz，但到目前为止，只有1200V和1700V SiC MOSFET和SiC JFET已经有一些商业化产品，更高电压等级SiC器件还处于实验室研究阶段，由于技术和成本原因，目前还未得到大规模使用。
发明内容
为了解决上述技术问题，本发明提供了一种SiC JFET串的多阶段驱动电路。
为了达到上述目的，本发明所采用的技术方案是：
一种SiC JFET串的多阶段驱动电路，包括主要由低压MOSFET管和N个JFET管依次串联构成的JFET串以及N个JFET管驱动电路；
N个JFET管驱动电路依次串联，第i个JFET管驱动电路的输出端与其相邻的第i+1个JFET管驱动电路的输入端连接，i为整数，0<i<N，N个JFET驱动电路的输出端分别与N个JFET的栅极连接。
还包括N个驱动电阻，驱动电阻的两端分别与JFET管驱动电路的输出端以及该JFET管驱动电路驱动的JFET栅极连接。
第1个JFET管驱动电路包括辅助低压JFET管，辅助低压JFET管的栅极输入辅助低压JFET管的驱动脉冲信号PGJA，辅助低压JFET管的源极与JFET串的源极连接，辅助低压JFET管的漏极为第1个JFET管驱动电路的输出端。
第二个至第N个JFET管驱动电路结构一致，包括并联的二极管、静态均压电阻和电阻电容串联回路，二极管的阳极、静态均压电阻的一端以及电阻电容串联回路的一端连接成第一节点，第一节点为JFET管驱动电路的输入端，二极管的阴极、静态均压电阻的另一端以及电阻电容串联回路的另一端连接成第二节点，第二节点为JFET管驱动电路的输出端，第2个JFET管驱动电路输入端输入N个JFET管的驱动脉冲信号PGJ。
第N个JFET管驱动电路的输出端与JFET串的漏极之间设置有静态均压电阻。
JFET串的具体结构为，低压MOSFET管的源极作为JFET串的源极，低压MOSFET管的栅极输入低压MOSFET管的驱动脉冲信号PGM，N个JFET管依次串联，第i个JFET管的漏极与其相邻的第i+1个JFET的源极连接，第1个JFET管的源极与低压MOSFET管的漏极连接，第1个JFET管栅极作为JFET串的栅极，第N个JFET管的漏极作为JFET串的漏极。
N＝6。
本发明所达到的有益效果：1、本发明可以实现至少6kV的高耐压和开关频率几十kHz的功率器件，不仅提高了器件的运行效率和频率，而且有效的控制了成本；2、本发明还实现了完整的器件保护和启动过程控制，非常适合于高压、高温、高功率密度电力电子变换器领域；3、本发明开关频率较其他高压器件高很多，因此其组成的换流器功率密度高；4、静态均压电阻可以实现各SiC JFET均压，保证各SiC JFET不至于被击穿，此外，由于该电阻很大，相对静态损耗较小；5、动态运行时，分压由电阻电容串联回路中的电阻电容决定，且电容的储能基本用于SiC JFET器件的开通过程，因此，实际运行的开关损耗较小；6、电路中电流反向流动时，通过对驱动钳位电容自动放电，电流仅流过SiC JFET通道，既降低了导通损耗，又节省了反并联二极管；7、多阶段正电压驱动，可以抵消驱动二极管的压降，加速SiCJFET串的开通过程，且能保证各SiC JFET运行在安全范围内；8、利用低压MOSFET常通时的内在小电阻检测过流或短路电流，电路简单，既能保证静态或故障时Cascode结构的完整运行，又降低保护电路成本；9、利用低压MOSFET、辅助低压JFET和逻辑芯片CPLD的组合控制，可保证SiC JFET串任何时刻都不被击穿或自然短路。
附图说明
图1为本发明的电路图。
图2为本发明的多阶段驱动的脉冲信号图。
图3为本发明的保护电路图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
如图1所示，一种SiC JFET串的多阶段驱动电路，包括低压MOSFET管、6个JFET管、6个JFET管驱动电路和6个驱动电阻。
低压MOSFET管的源极作为JFET串的源极，低压MOSFET管的栅极输入低压MOSFET管的驱动脉冲信号PGM，6个JFET管依次串联，两个相邻JFET管的漏极与源极连接，第1个JFET管的源极与低压MOSFET管的漏极连接，第1个JFET管栅极作为JFET串的栅极，第6个JFET管的漏极作为JFET串的漏极。
6个JFET管驱动电路依次串联，两个相邻JFET管驱动电路的输出端与输入端连接，6个JFET驱动电路的输出端分别通过6个驱动电阻与6个JFET的栅极连接。
第1个JFET管驱动电路包括辅助低压JFET管，辅助低压JFET管的栅极输入辅助低压JFET管的驱动脉冲信号PGJA，辅助低压JFET管的源极与JFET串的源极连接，辅助低压JFET管的漏极为第1个JFET管驱动电路的输出端。
第二个至第6个JFET管驱动电路结构一致，包括并联的二极管、静态均压电阻和电阻电容串联回路，二极管的阳极、静态均压电阻的一端以及电阻电容串联回路的一端连接成第一节点，第一节点为JFET管驱动电路的输入端，二极管的阴极、静态均压电阻的另一端以及电阻电容串联回路的另一端连接成第二节点，第二节点为JFET管驱动电路的输出端，第2个JFET管驱动电路输入端输入N个JFET管的驱动脉冲信号PGJ，第6个JFET管驱动电路的输出端与JFET串的漏极之间也设置静态均压电阻，静态均压电阻可以实现各JFET管均压，保证各JFET管不至于被击穿，此外，由于该电阻很大，相对静态损耗较小。JFET管驱动电路中的二极管可以用JFET寄生的二极管代替。
上述电路的静止状态到启动过程原理如下：
为了更好的说明上述工作原理，对图1中的各符号进行说明：J1～J6分别为6个JFET管，M1为低压MOSFET管，JA为辅助低压JFET管，R1～R5分别为5个电阻电容串联回路中的电阻，C1～C5分别为5个电阻电容串联回路中的电容，RF1～RF6分别为6个静态均压电阻，DF1～DF5分别为5个二极管，JGD1～JGD6分别为6个驱动电阻，CJS为JFET串的源极，对应低压MOSFET管的源极，CJD为JFET串的漏极，对应J6的漏极，CJMG为低压MOSFET管的栅极，CJGA为辅助低压JFET管的栅极，CJS1～CJS6分别为J1～J6的源极，CJG1～CJG6分别对应J1～J6的驱动节点。
A1、静态工作(即没有开关动作)：此时加在M1栅极CJGM的驱动电路输出信号为0V(或驱动电路不工作)，此值大于M1的门极阈值，因此M1是关断态。此时M1是静止状态，当直流高压加到SiC JFET串两端时，M1的漏极和源极电压会上升。JA此时也没有封锁信号，因此JA漏极和源极是短路状态，两者的电压差极小，即节点CJG1和CJS两端电压几乎相等，因此当M1的漏极和源极电压上升时，即节点CJS1电压上升，此时J1的栅极和源极电压会减小，即节点CJG1和CJS1电压会下降到J1的栅极阈值以下，J1进入关断过程。很明显，现在JFET管和M1组成一个完整的Cascode结构，通过这个电路可以保证SiC JFET串处于关断状态，承受SiC JFET串漏极和源极两端直流高压。
B1、J1开始关断后，R1C1串联回路两端CJG2和CJG1电压也随之上升，而DF1必然反向截止；虽然J1漏极和源极两端电压与R1C1串联回路两端电压的上升率不同，但在该模式下，最终的电压状态由RF1～RF6决定，因为JFET管的漏电流相对静态均压电阻的流通电流很小，即节点CJG2～CJG6将会继续被钳位，保证各JFET管的承受耐压在器件额定值范围内。事实上，该SiC JFET串静态均压电阻的流通电流都是uA级，因此其静态损耗极低，可以忽略不计。
C1、在检测到SiC JFET串无短路情况，并确保PGJ为闭锁信号后，逻辑芯片开始启动过程，首先PGJA将延迟输出闭锁信号，然后PGM将延迟输出常导通信号；此后，PGJ就可以正常输出脉冲信号，实现变流器PWM输出。
上述电路的工作原理，具体分为正常关断过程、正常硬开关开通过程以及正常软开关开通过程。
A2、正常关断过程：此时加在CJGM的驱动电路输出信号为-18V，该值小于M1的门极阈值，因此M1进入常导通状态；而此时突加在CJG1的驱动电路输出信号为-18V，此值小于J1的门极阈值，因此J1进入关断过程。实际电路关断过程开始后，SiC JFET串的CJD和CJS之间必然承受一定高压直流电压，因此CJS2和CJS1两端电压将会首先上升；此时J1通道中部分电流转移至R1C1串联回路，RF1由于阻值很大而可以忽略流通电流，因此CJG2和CJG1两端电压必然也随之上升，DF1必然反向截止；由于CJS2和CJS1两端电压的上升率小于CJG2和CJG1电压的上升率(J1漏极和源极的输出电容值比C1值大)，因此，当CJS2和CJS1两端电压上升至一定数值时，CJG2和CJG1电压被上升至CJS2和CJS1两端电压与JFET管阈值电压之和，即CJG2和CJS2两端电压差变为小于JFET管的门极阀值电压，J2开始关断过程，随后CJS3和CJS2两端电压开始上升，CJG3和CJG2电压也同步上升；相同原理，由于CJS3和CJS2两端电压的上升率小于CJG3和CJG2电压的上升率(J2漏极和源极的输出电容值比C2值大)，当CJS3和CJS2两端电压上升至一定数值时，J3也开始关断过程；J3～J6的关断过程类似，整个关断过程无需常规Cascode结构MOSFET的击穿，各碳化硅器件关断是个渐进过程。因为正常的开关频率比较高，在每个开关周期很短的时间内，CJG2～CJG6各节点的电势不会变化很大，此时CJG2～CJG6各节点的电势由合理设置C1～C5数值来控制的电压上升率维持。
B2、正常硬开关开通过程：
(1)当开通信号刚加到CJG1时，R1C1串联回路的C1还未开始放电，DF1、DZ1都是逆向截止，此时所有JFET管截止状态不受影响；由于J1的栅极接受驱动正脉冲，因此，J1的输出电容开始通过J1通道放电，CJS2和CJS1两端电压开始下降。由于R1C1串联回路的C1仍未放电，即节点CJG2的相对电势保持不变，随着CJS2和CJS1两端电压下降，即节点CJS2的电势下降，CJG2和CJS2两端电压差变为大于SiC JFET的门极阀值电压，J2开始缓慢导通，即CJS3和CJS2两端电压开始下降，此时R1C1串联回路的C1通过J2的栅极放电，即相当于输出J1驱动脉冲信号。
(2)随着J2开通，J2的输出电容开始通过J2通道放电，CJS3和CJS2两端电压开始下降。由于R2C2串联回路的C2仍未放电，即节点CJG3的相对电势保持不变，随着CJS3和CJS2两端电压下降，即节点CJS3的电势下降，CJG3和CJS3两端电压差变为大于SiC JFET的门极阀值电压，J2开始缓慢导通，此时R2C2串联回路的C2通过J3的栅极放电，即相当于输出J3驱动脉冲信号。
(3)J4～J6采用完全类似的开通过程，所有器件的整体过程是相关交叉，仅是依次相差一个小的延时(大约20～50ns)，其依次开通的先后延时由电阻电容串联回路的电容控制。
(4)等所有器件都开通后，加到SiC JFET串的栅极CJG1的驱动信号通过DF1～DF5钳位各JFET管的栅极电压，保证所有SiC JFET的栅极都处于门极阈值电压以上，都能完全导通，并以此来减少导通电阻。
C2、正常ZVS软开关开通过程：ZVS软开关开通过程和硬开关开通过程的区别在于，此时SiC JFET串的栅极CJG1没有驱动信号，且此时电流的方向相反。具体的原理如下：
(1)此时SiC JFET串的栅极CJG1无驱动信号，R1C1串联回路的C1还未开始放电，DF1、DZ1都是逆向截止，此时所有SiC JFET截止状态不受影响；由于电流的方向相反，因此，该反向电流对J1的输出电容放电，CJS2和CJS1两端电压开始下降。由于R1C1串联回路的C1仍未放电，即节点CJG2的相对电势保持不变，随着CJS2和CJS1两端电压下降，即节点CJS2的电势下降，CJG2和CJS2两端电压差变为大于SiC JFET的门极阀值电压，J2开始缓慢导通，即CJS3和CJS2两端电压开始下降，此时R1C1串联回路的C1通过J2的栅极放电，即相当于输出J2驱动脉冲信号。
(2)随着J2开通，J2的输出电容开始通过J2通道放电，同时反向电流也对J2的输出电容放电，CJS3和CJS2两端电压开始下降。由于R2C2串联回路的C2仍未放电，即节点CJG3的相对电势保持不变，随着CJS3和CJS2两端电压下降，即节点CJS3的电势下降，CJG3和CJS3两端电压差变为大于SiC JFET的门极阀值电压，J3开始缓慢导通，此时R2C2串联回路的C2通过J3的栅极放电，即相当于输出J3驱动脉冲信号。
(3)J4～J6采用完全类似的开通过程，所有器件的整体过程是相关交叉，仅是依次相差一个小的延时，其依次开通的先后延时由电阻电容串联回路的电容和反向电流大小控制。
(4)等所有器件都开通后，虽然J1的栅极没有驱动信号，但反向电流可以短时走JFET管相应的寄生二极管，仅是相应的电压压降较大，即损耗大，而J2～J6的栅极都处于“0”电位，因此J2～J6的栅极电压都在门极阈值电压以上，都能完全导通，该过程中J2～J6无需相应的并联二极管参与导通。正常运行期间，经过短时的死区时间后，J1栅极会加驱动开通信号，实现同步整流模式，反向电流可以由寄生二极管转入J1的通道，以此来减少导通压降。
上述电路的多阶段的工作原理，具体脉冲波形见图2描述：
A3、正常情况下，SiC JFET的门极阈值电压约为-13～-6V，因此，常规Cascode结构SiC JFET的门极正向脉冲峰值为“0V”。但本发明涉及SiC JFET串的驱动电路是通过二极管钳位各SiC JFET门极电位，由于在二极管和SiC JFET通道上有一定的压降，因此，随着JFET管标号变大，其门极的驱动电压峰值会越来越小，导致该JFET管导通电阻较大(即导通损耗较大)，甚至会导致该JFET管不能正常导通，因为其节点电压可能小于SiC JFET门极阈值。
B3、SiC JFET栅极和源极等效为一个二极管，其正常压降约为3V，因此本发明中多阶段驱动期间的最后稳态电压设定为3V，该值可以保证J1的栅极和源极间不会被正压驱动电压导通而产生额外驱动损耗，又能抵消门极钳位二极管的压降，保证SiC JFET器件都可以正常导通。此外，在多阶段驱动脉冲的前期，脉冲峰值设定为10V，但脉冲时间控制在100ns以内，既能保证JFET管栅极和源极间不会流通很大电流导致发热严重，又能利用高电压加速SiC JFET串的开通过程。
SiC JFET串保护电路的工作原理，具体电路见图3描述：
A4、正常情况下，M1的门极脉冲是常导通，因此M1等效为一个小电阻。如图3所示，通过监测M1漏极和源极电压，即节点CJS1和CJS两端电压，就能实现过流或短路故障判断。
B4、测量到的M1漏极和源极电压，首先通过模拟滤波电路和整流电路，转换成纯正值的电压信号；然后将该电压信号连接到高速比较器的负输入端，当其数值大于高速比较器的正输入端的设定值时，就输出翻转比较结果；该比较结果进入数字滤波电路和整形电路，最后输出封锁脉冲信号；封锁脉冲信号直接与驱动脉冲信号进行与操作，输出直接关断SiC JFET的驱动脉冲PGJ，并同时关断M1的驱动脉冲PGM和JA的驱动脉冲PGJA。
上述实施例是取N＝6时的情况，当然N也可为其他不小于2的正整数，具体数字根据实际的情况而定。
上述电路通过使用碳化硅器件直接串联，可以实现至少6kV的高耐压和开关频率几十kHz的功率器件，不仅提高了器件的运行效率和频率，而且有效的控制了成本；还实现了完整的器件保护和启动过程控制，非常适合于高压、高温、高功率密度电力电子变换器领域。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (7)

1.一种SiC JFET串的多阶段驱动电路，其特征在于：包括主要由低压MOSFET管和N个JFET管依次串联构成的JFET串以及N个JFET管驱动电路；
N个JFET管驱动电路依次串联，第i个JFET管驱动电路的输出端与其相邻的第i+1个JFET管驱动电路的输入端连接，i为整数，0<i<N，N个JFET驱动电路的输出端分别与N个JFET的栅极连接。
2.根据权利要求1所述的一种SiC JFET串的多阶段驱动电路，其特征在于：还包括N个驱动电阻，驱动电阻的两端分别与JFET管驱动电路的输出端以及该JFET管驱动电路驱动的JFET栅极连接。
3.根据权利要求1所述的一种SiC JFET串的多阶段驱动电路，其特征在于：第1个JFET管驱动电路包括辅助低压JFET管，辅助低压JFET管的栅极输入辅助低压JFET管的驱动脉冲信号PGJA，辅助低压JFET管的源极与JFET串的源极连接，辅助低压JFET管的漏极为第1个JFET管驱动电路的输出端。
4.根据权利要求1所述的一种SiC JFET串的多阶段驱动电路，其特征在于：第二个至第N个JFET管驱动电路结构一致，包括并联的二极管、静态均压电阻和电阻电容串联回路，二极管的阳极、静态均压电阻的一端以及电阻电容串联回路的一端连接成第一节点，第一节点为JFET管驱动电路的输入端，二极管的阴极、静态均压电阻的另一端以及电阻电容串联回路的另一端连接成第二节点，第二节点为JFET管驱动电路的输出端，第2个JFET管驱动电路输入端输入N个JFET管的驱动脉冲信号PGJ。
5.根据权利要求1所述的一种SiC JFET串的多阶段驱动电路，其特征在于：第N个JFET管驱动电路的输出端与JFET串的漏极之间设置有静态均压电阻。
6.根据权利要求1所述的一种SiC JFET串的多阶段驱动电路，其特征在于：JFET串的具体结构为，
低压MOSFET管的源极作为JFET串的源极，低压MOSFET管的栅极输入低压MOSFET管的驱动脉冲信号PGM，N个JFET管依次串联，第i个JFET管的漏极与其相邻的第i+1个JFET的源极连接，第1个JFET管的源极与低压MOSFET管的漏极连接，第1个JFET管栅极作为JFET串的栅极，第N个JFET管的漏极作为JFET串的漏极。
7.根据权利要求1-6任意一项所述的一种SiC JFET串的多阶段驱动电路，其特征在于：N＝6。
CN201611029426.5A 2016-11-14 2016-11-14 一种SiC JFET串的多阶段驱动电路 Active CN106787632B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611029426.5A CN106787632B (zh) 2016-11-14 2016-11-14 一种SiC JFET串的多阶段驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611029426.5A CN106787632B (zh) 2016-11-14 2016-11-14 一种SiC JFET串的多阶段驱动电路

Publications (2)

Publication Number Publication Date
CN106787632A true CN106787632A (zh) 2017-05-31
CN106787632B CN106787632B (zh) 2021-05-25

Family

ID=58971265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611029426.5A Active CN106787632B (zh) 2016-11-14 2016-11-14 一种SiC JFET串的多阶段驱动电路

Country Status (1)

Country Link
CN (1) CN106787632B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108092493A (zh) * 2017-12-26 2018-05-29 南京工程学院 一种SiC MOSFET串联电路
CN108134506A (zh) * 2017-12-15 2018-06-08 全球能源互联网研究院有限公司 均压模块及电子器件
CN110224690A (zh) * 2019-06-04 2019-09-10 西安交通大学 一种SiC MOSFET串联驱动电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110291738A1 (en) * 2009-02-05 2011-12-01 Eth Zurich JFET Series Connection
CN102948076A (zh) * 2010-04-07 2013-02-27 Eth苏黎世公司 具有串联布置的jfet的开关装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110291738A1 (en) * 2009-02-05 2011-12-01 Eth Zurich JFET Series Connection
CN102948076A (zh) * 2010-04-07 2013-02-27 Eth苏黎世公司 具有串联布置的jfet的开关装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
倪喜军: "高压SiC器件在FREEDM系统中的应用", 《电源学报》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108134506A (zh) * 2017-12-15 2018-06-08 全球能源互联网研究院有限公司 均压模块及电子器件
CN108134506B (zh) * 2017-12-15 2020-10-16 全球能源互联网研究院有限公司 均压模块及电子器件
CN108092493A (zh) * 2017-12-26 2018-05-29 南京工程学院 一种SiC MOSFET串联电路
CN108092493B (zh) * 2017-12-26 2020-12-25 南京工程学院 一种SiC MOSFET串联电路
CN110224690A (zh) * 2019-06-04 2019-09-10 西安交通大学 一种SiC MOSFET串联驱动电路

Also Published As

Publication number Publication date
CN106787632B (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
CN105790236B (zh) 一种直流电流关断装置及其控制方法
CN105281289A (zh) 一种双向混合式直流断路器及其控制方法
CN101980437B (zh) 一种五电平并网逆变器
CN105305372B (zh) 一种高压直流断路器及其控制方法
CN108092493B (zh) 一种SiC MOSFET串联电路
CN101483334B (zh) 串联igbt均压保护控制电路
CN101867174B (zh) 一种变频器中igbt短路保护电路及其方法
CN106787632A (zh) 一种SiC JFET串的多阶段驱动电路
CN104980137B (zh) 一种强迫换流型全固态高速直流断路器和换流开关
CN104065295B (zh) 适用于电压比为1：2的h桥混合级联逆变器的控制方法
CN109980905A (zh) 碳化硅场效应管的串扰抑制电路、驱动电路及桥式变换器
CN106936298A (zh) 一种半导体器件、控制方法以及变流器
CN108390547B (zh) 一种基于电流阈值判断的逆导型igbt门极预退饱和驱动方法
CN101478226B (zh) 一种直流电源预置电压链式电压型逆变器功率单元的旁路电路
CN106712749A (zh) 基于碳化硅mosfet和jfet的混合高压器件
CN103281002B (zh) 基于igbt串联的固体开关式高压脉冲电源
CN103825328A (zh) 高效大功率超级电容器模组电压均衡装置及方法
CN205429693U (zh) 一种双向混合式直流断路器
CN110994560A (zh) 一种低损耗模块化多电平换流器故障穿越方法
CN110492727A (zh) 一种用于igbt串联均压的驱动电路
CN109240408A (zh) SiCMOSFET门极驱动电压控制电路及其控制方法
CN204707055U (zh) 一种新型光伏并网逆变器
CN204578353U (zh) 电动汽车用直流变换器中的次级整流吸收电路
CN205212407U (zh) 一种高压直流断路器
CN1201476C (zh) 交流电动机的驱动装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Han Huanju

Inventor after: Li Xianyun

Inventor after: Ni Xijun

Inventor before: Ni Xijun

Inventor before: Li Xianyun

Inventor before: Han Huanju

GR01 Patent grant
GR01 Patent grant